[go: up one dir, main page]

TWI786702B - 積體電路裝置之檢測系統、訊號源及電源供應裝置 - Google Patents

積體電路裝置之檢測系統、訊號源及電源供應裝置 Download PDF

Info

Publication number
TWI786702B
TWI786702B TW110123609A TW110123609A TWI786702B TW I786702 B TWI786702 B TW I786702B TW 110123609 A TW110123609 A TW 110123609A TW 110123609 A TW110123609 A TW 110123609A TW I786702 B TWI786702 B TW I786702B
Authority
TW
Taiwan
Prior art keywords
power supply
chip
supply device
switches
voltage
Prior art date
Application number
TW110123609A
Other languages
English (en)
Other versions
TW202300933A (zh
Inventor
黃崇瑋
沈惟德
廖家平
劉凱莉
Original Assignee
南亞科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亞科技股份有限公司 filed Critical 南亞科技股份有限公司
Priority to TW110123609A priority Critical patent/TWI786702B/zh
Priority to US17/564,514 priority patent/US20220413043A1/en
Priority to CN202210592777.6A priority patent/CN115598493A/zh
Application granted granted Critical
Publication of TWI786702B publication Critical patent/TWI786702B/zh
Publication of TW202300933A publication Critical patent/TW202300933A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31721—Power aspects, e.g. power supplies for test circuits, power saving during test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/28—Provision in measuring instruments for reference values, e.g. standard voltage, standard waveform
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834—Automated test systems [ATE]; using microprocessors or computers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924—Voltage or current aspects, e.g. driver, receiver
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current 
    • G05F1/46—Regulating voltage or current  wherein the variable actually regulated by the final control device is DC
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion

Landscapes

  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Electromagnetism (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

本揭露提供一種積體電路裝置之檢測系統、訊號源及電源供應裝置。該訊號源提供複數個供應電壓和一編程電壓予複數個半導體晶片群組。該訊號源包括一電源供應裝置和一開關集合。該電源供應裝置經配置以產生一附加電壓、複數個基礎電壓及該編程電壓；該開關集合配置在該電源供應裝置與該等半導體晶片群組之間，並將該附加電壓和該等基礎電壓轉換成為該等供應電壓。

Description

積體電路裝置之檢測系統、訊號源及電源供應裝置
本揭露係關於一種積體電路裝置之檢測系統、訊號源及電源供應裝置，特別是關於一種藉由電源分配而提高測試能力的積體電路裝置之檢測系統、訊號源及電源供應裝置。
在積體電路裝置製造過程中，測試程序為確保裝置功能正常的重要步驟。在典型的測試程序中，係利用自動測試機(automated test equipment；ATE)產生測試訊號。自動測試機耦接晶圓探針測試機台(wafer prober station)。晶圓探針測試機台透過探針頭(probe head)及探針卡(probe card)提供測試訊號至待測裝置(device-under-test，DUT)；藉由測量受測物件對測試信號的響應(例如，藉由測量及/或量化所得到的信號)，可以得知受測物件的操作及/或性能是否正常。
上文之「先前技術」說明僅係提供背景技術，並未承認上文之「先前技術」說明揭示本揭露之標的，不構成本揭露之先前技術，且上文之「先前技術」之任何說明均不應作為本案之任一部分。
本揭露之一實施例提供一種訊號源，包括：一電源供應裝 置，經配置以產生一附加電壓、複數個基礎電壓及一編程電壓；以及一開關集合，配置在該電源供應裝置與該等半導體晶片群組之間，將該附加電壓和該等基礎電壓轉換成複數個供應電壓。
在本揭露之實施例中，該開關集合包括一第一開關，耦接於該電源供應裝置與該等半導體晶片群組之間，並位在該附加電壓的傳遞路徑上。
在本揭露之實施例中，該開關集合包括複數個第二開關，電性耦接於該電源供應裝置與該等半導體晶片群組之間，並位在該等基礎電壓的傳遞路徑上。
在本揭露之實施例中，該等附加電壓通過該等第二開關傳遞至該等半導體晶片群組。
在本揭露之實施例中，當該等第二開關進入該導通狀態時，該電源供應裝置提供一基礎電流予各該半導體晶片群組，當該第一開關進入一導通狀態時，該電源供應裝置提供一附加電流予各該半導體晶片群組，該附加電流小於該基礎電流。
在本揭露之實施例中，該開關集合更包括複數個第三開關，耦接於該電源供應裝置與該複半導體晶片群組之間，並位在該編程電壓的傳遞路徑。
在本揭露之實施例中，當該等第三開關進入一導通狀態時，該電源供應裝置提供一編程電流予各該半導體晶片群組，該編程電流小於該附加電流。
在本揭露之實施例中，該編程電流等於該基礎電流。
在本揭露之實施例中，該訊號源更包括一控制器，電性連 接於該第一開關、該等第二開關及該等第三開關，該第一開關、該等第二開關及該等第三開關接受該控制器的控制而於該導通狀態和一斷路狀態中切換。
在本揭露之實施例中，該電源供應裝置包括：一第一電源供應器，經配置以產生該附加電壓；一第二電源供應器，經配置以產生該等基礎電壓；以及一第三電源供應器，經配置以產生該編程電壓。
本揭露之另一實施例提供一種檢測系統，包括：一第一晶片；一第二晶片；以及一電源供應裝置；其中該電源供應裝置包括一第一電源供應器，經配置以產生一附加電流；以及一第二電源供應器，經配置以產生一第一基礎電流及一第二基礎電流；其中該附加電流和該第一基礎電流中之一者提供予該第一晶片，該附加電流和該第二基礎電流提供予該第二晶片。
在本揭露之實施例中，該檢測系統更包括一第一開關，其中該第一電源供應器之該附加電壓經該第一開關傳遞至該第一晶片和該第二晶片。
在本揭露之實施例中，該檢測系統更包括複數個第二開關，其中該第一電源供應器之該附加電壓和該第二電源供應器之第一基礎電流及第二基礎電流經該等第二開關分別傳遞至該第一晶片和該第二晶片。
在本揭露之實施例中，該檢測系統更包括一第三電源供應器，經配置以產生一編程電壓予該第一晶片和該第二晶片。
在本揭露之實施例中，該第一晶片更包括一第一接觸墊，該第二晶片更包括一第二接觸墊，以及該編程電壓經該第一接觸墊進入該 第一晶片，該編程電壓經該第二接觸墊進入該第二晶片。
在本揭露之實施例中，該檢測系統更包括複數個第三開關，該第三電源供應器之該編程電壓經該等第三開關傳遞至該第一晶片和該第二晶片。
本揭露之另一實施例提供一種電源供應裝置，包括：一第一電源供應器，提供一附加電壓；一第二電源供應器，提供一基礎電壓；以及一第三電源供應器，經配置以提供一編程電壓；其中，該第一電源供應器電性耦接於該第二電源供應器以配合產生一組合電流。
在本揭露之實施例中，該電源供應裝置更包括一第一開關，其中該第一電源供應器之該附加電壓經該第一開關傳遞至該第一晶片和該第二晶片。
在本揭露之實施例中，該電源供應裝置更包括複數個第二開關，其中該第一電源供應器之該附加電壓和該第二電源供應器之該第一基礎電流及該第二基礎電流經該等第二開關分別傳遞至該第一晶片和該第二晶片。
在本揭露之實施例中，該第一晶片更包括一第一接觸墊，該第二晶片更包括一第二接觸墊，以及該編程電壓經該第一接觸墊進入該第一晶片，該編程電壓經該第二接觸墊進入該第二晶片。
在本揭露之實施例中，該電源供應裝置更包括複數個第三開關，該第三電源供應器之該編程電壓經該等第三開關分別傳遞至該第一晶片和該第二晶片。
上文已相當廣泛地概述本揭露之技術特徵及優點，俾使下文之本揭露詳細描述得以獲得較佳瞭解。構成本揭露之申請專利範圍標的 之其它技術特徵及優點將描述於下文。本揭露所屬技術領域中具有通常知識者應瞭解，可相當容易地利用下文揭示之概念與特定實施例可作為修改或設計其它結構或製程而實現與本揭露相同之目的。本揭露所屬技術領域中具有通常知識者亦應瞭解，這類等效建構無法脫離後附之申請專利範圍所界定之本揭露的精神和範圍。
10:檢測系統
20:受測物件
30:檢測系統
40:控制器
100:平台
102:承載表面
200_1:半導體晶片群組
210_2:半導體晶片群組
210:半導體晶片
210_1:半導體晶片
210_2:半導體晶片
212:接觸墊
212A:接觸墊
212B:接觸墊
220:半導體晶圓
230:分割預定線
310:本體
312:測試卡
314:探針組
316:探針
320:訊號源
325:訊號分析器
330:電源供應裝置
320a:訊號源
325:訊號分析器
330a:電源供應裝置
330_1:第一電源供應器
330_2:第二電源供應器
330_3:第三電源供應器
340:開關集合
350:控制元件
3102:安裝面
D1:第一距離
D2:第二距離
I1:附加電流
I2:基礎電流
I3:編程電流
S1:第一開關
S2:第二開關
S3:第三開關
V1:附加電壓
V2_1:基礎電壓
V2_2:基礎電壓
VDD:供應電壓
VPP:編程電壓
參閱實施方式與申請專利範圍合併考量圖式時，可得以更全面了解本申請案之揭示內容，圖式中相同的元件符號係指相同的元件。
圖1為示意圖，例示本揭露實施例的檢測系統。
圖2是俯視圖，例示本揭露實施例的受測物件。
圖3是示意圖，例示本揭露實施例的探針組和半導體晶片。
圖4是電路方塊，例示本揭示實施例之電訊號與反應訊號在檢測系統與受測物件之間的傳遞。
圖5是電路方塊圖，例示本揭露實施例的訊號源和受測物件。
圖6是電路圖，例示本揭露實施例的訊號源和受測物件。
圖7是電路方塊圖，例示本揭露實施例的訊號源和受測物件。
圖8是電路圖，例示本揭露實施例的訊號源和受測物件。
圖9是電路方塊圖，例示本揭露實施例的訊號源和受測物件。
圖10是電路圖，例示本揭露實施例的訊號源和受測物件。
本揭露之以下說明伴隨併入且組成說明書之一部分的圖式，說明本揭露之實施例，然而本揭露並不受限於該實施例。此外，以下 的實施例可適當整合以下實施例以完成另一實施例。
「一實施例」、「實施例」、「例示實施例」、「其他實施例」、「另一實施例」等係指本揭露所描述之實施例可包含特定特徵、結構或是特性，然而並非每一實施例必須包含該特定特徵、結構或是特性。再者，重複使用「在實施例中」一語並非必須指相同實施例，然而可為相同實施例。
為了使得本揭露可被完全理解，以下說明提供詳細的步驟與結構。顯然，本揭露的實施不會限制該技藝中的技術人士已知的特定細節。此外，已知的結構與步驟不再詳述，以免不必要地限制本揭露。本揭露的較佳實施例詳述如下。然而，除了詳細說明之外，本揭露亦可廣泛實施於其他實施例中。本揭露的範圍不限於詳細說明的內容，而是由申請專利範圍定義。
此外，為易於說明，本文中可能使用例如「之下(beneath)」、「下面(below)」、「下部的(lower)」、「上方(above)」、「上部的(upper)」等空間相對關係用語來闡述圖中所示的一個元件或特徵與另一(其他(元件或特徵的關係。所述空間相對關係用語旨在除圖中所繪示本揭露之的取向外亦囊括元件在使用或操作中的不同取向。所述裝置可具有其他取向(旋轉90度或處於其他取向)且本文中所用的空間相對關係描述語可同樣相應地進行解釋。
圖1例示本揭露之檢測系統10的示意圖。參照圖1，檢測系統10包括一受測物件20和一檢測系統30；檢測系統30經配置以對受測物件20中的複數個半導體晶片210的動作及/或性能進行檢驗，進而判斷每個半導體晶片210的效能是否符合設計規格。
圖2繪示本揭露之受測物件20的俯視圖。參照圖2，受測物件20可包括一半導體晶圓220(例如矽晶圓)，半導體晶圓220的表面係以相互交叉之複數個分割預定線230劃成複數功能區域，半導體晶片210分別位在功能區域內；換言之，相鄰的半導體晶片210係由分割預定線230隔開。每個半導體晶片210可包括一或多個主動元件(例如二極體、電晶體)、一或多個被動元件(例如電阻器、電容器)，以及用於電性耦接主動元件和被動元件的複數個圖案化互連構件；主動元件、被動元件和互連構件是藉由包括摻雜、沉積、光微影、蝕刻和平坦化等一系列的積體電路裝置製作程序而形成在半導體晶圓220中及/或半導體晶圓220的表面上。典型地，受測物件20的半導體晶片210具有相同的結構。於此，半導體晶片210為記憶體，例如是包括金屬氧化物半導體電晶體和電容器的動態隨機存取記憶體。
半導體晶片210上設有複數個接觸墊212，可以電性連接於半導體晶片210中的不同的主動元件、被動元件，或者主動元件和被動元件的組合；藉此，受測元件20接受測試時，檢測系統30可透過接觸墊212對主動元件、被動元件，以及由主動元件和被動元件構成之電路的電性進行量測，從而可確保每個半導體晶片210的品質。接觸墊212主要以金屬材料(例如銅、鋁)製作而成。在圖2中，每個半導體晶片210的接觸墊212呈直線排列，且相鄰的兩個接觸墊212間隔一第一距離D1。在一些實施方式中，接觸墊212可排列為矩陣狀或其它利於檢測系統30進行檢測的形狀。
參照圖1，在半導體晶片210製作完成但未進行單體化之前，檢測系統30會對受測物件20進行檢驗，以識別出不滿足製作程序要 求的半導體晶片210；其中，半導體晶片210的單體化是以機械鋸或雷射沿著分割預定線230切分半導體晶圓220，以形成複數個獨立的晶片，每個晶片至少包括一個半導體晶片210。申言之，檢測系統30主要是用於對受測物件20執行晶圓層級測試(wafer level test)。
參照圖1及圖3，檢測系統30包括一本體310及一測試卡312；本體310可具有一安裝面3102，測試卡312固定在本體310的安裝面3102上。在一些實施方式中，測試卡312可利用螺絲(未圖式)鎖固在本體310上。當本體310受到控制器40的驅動而進行平移(即在XY方向移動)或升降(即在Z軸方向移動)時，測試卡312的位置將跟著改變。測試卡312設有複數探針組314，每個探針組314包括複數探針316(如圖3所示)。探針316主要以導電材料製作而成，例如可選自鉑、銠、鈀、銀、銅、銥或其合金。測試卡312的表面可以佈設有導電線路(未圖式)，導電線路用於讓探針組314中相對應的探針316形成電性連接。舉例來說，導電線路可以讓位在每個探針組314最左側的探針316形成電性連接。申言之，測試卡312除了供安裝探針316，還能夠用於傳遞電訊號。在一些實施方式中，測試卡312包含電路板。
參照圖3，探針316可為垂直式(Vertical)探針或旋臂式(Cantilever)探針；垂直式探針主要以挫曲提供彈性力，具有小體積、易於組裝和更換等特點；懸臂式探針的尖端距離小，適用於對具有窄間距接觸墊212之半導體晶片210進行電性檢測。在一些實施方式中，探針組314的數量等於受測物件20上半導體晶片210的數量，且探針316的數量可等於接觸墊212的數量，藉此可以有效地降低檢測時間。其次，在每個探針組312中，相鄰二探針316的尖端間隔的一第二距離D2不小於相鄰二接 觸墊212間隔的第一距離D1，藉以避免傳遞錯誤測試訊號給半導體晶片210內的元件或電路，而導致檢測結果不正確的問題，甚至是毀壞半導體晶片210內元件的狀況。
參照圖1，檢測系統10還可包括平台100，其具有一承載表面102；承載表面102面對探針卡312。在進行檢測之前，探針316的尖端與平台100的承載表面102之間的間距大於受測物件20的高度，以利於擺放待測物件20。平台100和檢測系統30可分別電性連接於控制器40。在半導體晶片210製作完成之後，受測物件20會被裝載在平台100的支持表面102上以準備接受測試。當進行受測物件20的測試時，首先控制器40會水平移動平台100或檢測系統30，以讓探針卡312之探針316對準半導體晶片210的接觸墊212。接著，控制器40可藉由將檢測系統30的探針卡312下降，而使探針316接觸對應的接觸墊212。在一些實施方式中，在探針316和接觸墊212對準之後，控制器40可以藉由使平台100的垂直上升，而讓探針316接觸接觸墊212。控制器40經配置可具有高度檢測功能，以使探針316和接觸墊212相互接觸，但探針316不壓迫接觸墊212的位置，藉以避免半導體晶片210毀壞或探針316斷裂。
參照圖3和圖4，在探針316與對應的接觸墊212接觸之後，檢測系統30產生複數個電訊號S就能夠通過探針316傳遞至半導體晶片210，以對半導體晶片210中的元件及/或由多個元件構成的電路進行電性檢測；其中，半導體晶片210中元件或電路檢測的參數及內容可以依據設計或使用上的需求而進行調整。
參照圖4，檢測系統30包括至少一訊號源320，產生至少一個電訊號S。例如，訊號源320可放置在檢測系統30的本體310中，並通過 導線(未圖式)而與測試卡312形成電性連接；傳遞到測試卡312的電訊號S，可以透過在其表面及其中的導電線路而傳遞至探針316。當半導體晶片210為半導體記憶體(例如動態隨機存取記憶體)時，訊號源320產生的電訊號可包括適於對半導體晶片210進行寫入測試和讀取測試的指令。
參照圖4，檢測系統30另包括一訊號分析器325，接收由半導體晶片210提供的反應訊號Sr，其中反應訊號Sr可以呈現半導體晶片210內的元件或電路對檢測系統30提供之電訊號S作出的響應。檢測系統30可藉由分析反應訊號Sr以確定每個半導體晶片210的基本電性。在完成半導體晶片210的基本電性的測試之後，檢測系統10還能夠在不良的半導體晶片210處標記，以節省封裝和成本測試的成本。在一些實施方式中，探針組314中的部分探針316除了用於將電訊號S傳遞至半導體晶片210，還能夠將半導體晶片210提供的反應訊號Sr傳遞至檢測系統30。
參照圖4，訊號源320產生的電訊號S可以進一步包括用於驅動半導體晶片210的電力訊號；具體言之，檢測系統30的訊號源320可包括一或多個電源供應裝置330，產生半導體晶片210執行寫入測試和讀取測試時需求的電壓和電流。
圖5例示本揭露實施例之訊號源320和受測物件20的功能方塊圖；圖6例示本揭露實施例之訊號源320和受測物件20的電路圖。參照圖5和圖6，受測物件20包括二個半導體晶片群組200_1和200_2，每個半導體晶片群組200_1和200_2可包括複數個半導體晶片210；在一些實施方式中，所有的半導體晶片群組200_1和200_2具有相同數量的半導體晶片210。
參照圖5及圖6，訊號源320經配置可產生二供應電壓VDD_1、VDD_2和一編程電壓VPP。當半導體晶片210為動態隨機存取記憶體時，供應電壓VDD_1、VDD_2用於啟動/驅動半導體晶片210，編程電壓VPP用於為半導體晶片210的字元線提供電壓；進一步地，當半導體晶片210為第四代雙倍資料率同步動態隨機存取記憶體(Double-Data-Rate Fourth Generation Synchronous Dynamic Random Access Memory，簡稱為DDR4 SDRAM)時，供應電壓VDD_1、VDD_2為1.2伏特，編程電壓VPP為2.5伏特。
參照圖5及圖6，訊號源320可包括一個電源供應裝置330、一開關集合340及一控制元件350。電源供應裝置330經配置可以產生一附加電壓V1和複數個基礎電壓V2_1、V2_2，開關集合340配置在電源供應裝置330和半導體晶片群組200_1和200_2之間，並接受控制元件350的控制而將電源供應裝置330產生的附加電壓V1和基礎電壓V2_1、V2_2轉換成為供應電壓VDD_1、VDD_2。
參照圖6，開關集合340包括一第一開關S1及複數個第二開關S2；其中，第二開關S2的數量等於半導體晶片210的數量。第二開關S2耦接於電源供應裝置330和半導體晶片210之間。具體言之，每個第二開關S2與一個半導體晶片210串聯連接以形成一個開關電路；由多個第二開關S2與多個半導體晶片210組成的多個開關開路呈並聯連接。當第二開關S2接受控制元件350產生的一控制訊號而進入導通狀態時，基礎電流I2進入每個半導體晶片210，進行電性測試；此外，第一開關S1耦接於電源供應裝置330和半導體晶片210之間，當第一開關S1接受控制元件350提供的一控制訊號而進入導通狀態時，半導體裝置210呈並聯連接，第一開關S1 串接在電源供應器330和並聯連接的多個半導體裝置210之間。
進一步地，參照圖6，當第一開關S1和第二開關S2同時進入導通狀態時，附加電流I1和基礎電流I2一併流經第二開關S2進入半導體晶片210，進行電性測試；其中，基礎電流I2大於附加電流I1。舉例來說，附加電流I1可為100毫安培，基礎電流I2為200毫安培；換言之，電源供應裝置330可提供300毫安培的電流予半導體晶片210，藉以啟動半導體晶片210。
此外，參照圖6，訊號源320更可以產生編程電壓VPP予每個半導體晶片210；當施加編程電壓VPP予半導體晶片210，一編程電流I3進入半導體晶片210。編程電流I3可例如為100毫安培。
藉由前述電路配置，控制元件350能夠藉由改變第一開關S1和每個第二開關S2的狀態，而判斷每個半導體晶片210是否能夠正常操作。舉例來說，在電源供應裝置330不提供編程電壓VPP予半導體晶片210的情況下，若半導體晶片210依然能夠執行寫入測試和讀取測試，則可判定這個半導體晶片210中的元件和電路毀壞。
圖7例示本揭露實施施之訊號源320和受測物件20的功能方塊圖；圖8例示本揭露實施施之訊號源320和受測物件20的電路圖。參照圖7和圖8，受測物件20包括二半導體晶片群組200_1和200_2，每個半導體晶片群組200_1和200_2可包括複數個半導體晶片210；在一些實施方式中，半導體晶片群組200_1和200_2具有相同數量的半導體晶片210。
參照圖7和圖8，訊號源320可包括一個電源供應裝置330、一開關集合340及一控制元件350。電源供應裝置330經配置以產生一附加電壓V1、複數個基礎電壓V2_1、V2_2，以及一編程電壓VPP；其中編程 電壓VPP、附加電壓V1和基礎電壓V2_1、V2_2由電源供應裝置330的不同輸出端傳遞至開關集合340。
參照圖7和圖8，開關集合340配置在電源供應裝置330和半導體晶片群組200_1和200_2之間，並根據控制元件350產生的控制訊號而傳遞編程電壓VPP、附加電壓V1和基礎電壓V2_1、V2_2中的至少一者至半導體晶片群組200_1和200_2。具體言之，開關集合340包括一第一開關S1、複數個第二開關S2和複數個第三開關S3，當第二開關S2進入導通狀態時，基礎電流I2通過第一接觸墊212A進入半導體晶片210；此外，當第一開關S1進入導通狀態時，附加電流I1通過第一接觸墊212A進入半導體晶片210。
進一步地，當第一開關S1和第二開關S2同時進入導通狀態時，附加電流I1和基礎電流I2一併流經第二開關S2並經第一接觸墊212A進入半導體晶片210，藉以啟動半導體晶片210。此外，當第三開關S3進入導通狀態時，編程電流I3通過一第二接觸墊212B進入半導體晶片210。
藉由前述電路配置，藉由改變第一開關S1和每個第二開關S2的狀態，而判斷每個半導體晶片210是否能夠正常操作。舉例來說，在電源供應裝置320不提供編程電壓VPP予半導體晶片210的情況下，若半導體晶片210依然能夠執行寫入測試和讀取測試，則可判定這個半導體晶片210中的元件和電路毀壞。
圖9例示本揭露實施施之訊號源320a和受測物件20的功能方塊圖；圖10例示本揭露實施施之訊號源320a和受測物件20的電路圖。參照圖9和圖10，受測物件20包括二半導體晶片210_1和210_2。
訊號源320a可包括一個電源供應裝置330a、一開關集合340 及一控制元件350。電源供應裝置330a包括一第一電源供應器330_1、一第二電源供應器330_2及一第三電源供應器330_3，第一電源供應器330_1經配置可以產生一附加電壓V1，第二電源供應器330_2經配置以產生二基礎電壓V2_1、V2_2，第三電源供應器330_3經配置以產生一編程電壓VPP；開關集合340配置在電源供應裝置330a和半導體晶片群組200_1和200_2之間，並接受控制元件350的控制而將電源供應裝置330a產生的附加電壓V1和基礎電壓V2_1、V2_2轉換成為供應電壓VDD_1、VDD_2。
參照圖9及圖10，開關集合340包括一第一開關S1及複數個第二開關S2；其中，第二開關S2的數量等於半導體晶片群組200_1和200_2的數量。第二開關S2耦接於電源供應裝置330a和半導體晶片210_1和210_2之間。具體言之，每個第二開關S2與一個半導體晶片210_1和210_2串聯連接以形成一個開關電路；由多個第二開關S2與多個半導體晶片210_1和210_2組成的多個開關開路呈並聯連接。當第二開關S2接受控制元件350產生的一控制訊號而進入導通狀態時，基礎電流I2進入每個半導體晶片210_1和210_2，進行電性測試；此外，第一開關S1耦接於電源供應器340和半導體晶片210_1和210_2之間，當第一開關S1接受控制元件350提供的一控制訊號而進入導通狀態時，半導體晶片210_1和210_2呈並聯連接，第一開關S1串接在電源供應器330a和並聯連接的多個半導體晶片210_1和210_2之間。
進一步地，當第一開關S1和第二開關S2同時進入導通狀態時，附加電流I1和基礎電流I2形成一組合電流，一併流經第二開關S2進入半導體晶片210_1和210_2，進行電性測試；其中，基礎電流I2大於附加電流I1。舉例來說，附加電流I1可為100毫安培，基礎電流I2為200毫安 培。換言之，電源供應裝置330a可提供300毫安培的電流予半導體晶片210，藉以啟動半導體晶片210。
此外，訊號源320之第三電源供應器330_3產生編程電壓VPP予半導體晶片210_1和210_2；當第三開關S3進入導通狀態時，第三電源供應器330_3施加編程電壓VPP予半導體晶片210_1和210_2，編程電流I3進入每個半導體晶片群組200_1和200_2，其中編程電流I3可例如為100毫安培。
藉由前述電路配置，控制元件350能夠藉由改變第一開關S1和每個第二開關S2的狀態，而判斷每個半導體晶片210是否能夠正常操作。舉例來說，在電源供應裝置330a不提供編程電壓VPP予半導體晶片210_1和210_2的情況下，若半導體晶片210_1和210_2依然能夠執行寫入測試和讀取測試，則可判定這個半導體晶片210_1和210_2中的元件和電路毀壞。
本揭露提供一種訊號源，用於提供複數個供應電壓和一編程電壓予複數個半導體晶片群組。該訊號源包括一電源供應裝置和一開關集合。電源供應裝置經配置以產生一附加電壓、複數個基礎電壓及該編程電壓；開關集合配置在該電源供應裝置與該等半導體晶片群組之間，並用於將該附加電壓和該等基礎電壓轉換成為該等供應電壓。
雖然已詳述本揭露及其優點，然而應理解可進行各種變化、取代與替代而不脫離申請專利範圍所定義之本揭露的精神與範圍。例如，可用不同的方法實施上述的許多製程，並且以其他製程或其組合替代上述的許多製程。
再者，本申請案的範圍並不受限於說明書中所述之製程、 機械、製造、物質組成物、手段、方法與步驟之特定實施例。該技藝之技術人士可自本揭露的揭示內容理解可根據本揭露而使用與本文所述之對應實施例具有相同功能或是達到實質上相同結果之現存或是未來發展之製程、機械、製造、物質組成物、手段、方法、或步驟。據此，此等製程、機械、製造、物質組成物、手段、方法、或步驟係包含於本申請案之申請專利範圍內。
210_1:半導體晶片
210_2:半導體晶片
I1:附加電流
I2:基礎電流
I3:編程電流
S1:第一開關
S2:第二開關
S3:第三開關
V1:附加電壓
V2_1:基礎電壓
V2_2:基礎電壓
VDD:供應電壓
VPP:編程電壓

Claims (21)

  1. 一種訊號源，用於提供對複數半導體晶片群組進行電性測試時需求之一測試指令和複數電力訊號，該訊號源包括：一電源供應裝置，經配置以產生一附加電壓、複數個基礎電壓及一編程電壓，該附加電壓及該等基礎電壓作為該等半導體晶片群組進行電性測試時需求之該等電力訊號，該編程電壓作為對該等半導體晶片群組進行電性測試時需求之該測試指令；以及一開關集合，配置在該電源供應裝置與該等半導體晶片群組之間，其中，該開關集合使該等基礎電壓對應地耦接至該等半導體晶片群組以進行電性測試，或者該開關集合使該附加電壓連同該等基礎電壓一起耦接至該等半導體晶片群組時以進行電性測試。
  2. 如請求項1所述之訊號源，其中該開關集合包括一第一開關，耦接於該電源供應裝置與該等半導體晶片群組之間，並位在該附加電壓的傳遞路徑上。
  3. 如請求項2所述之訊號源，其中該開關集合包括複數個第二開關，電性耦接於該電源供應裝置與該等半導體晶片群組之間，並位在該等基礎電壓的傳遞路徑上。
  4. 如請求項3所述之訊號源，其中該等附加電壓通過該等第二開關傳遞至該等半導體晶片群組。
  5. 如請求項4所述之訊號源，其中當該等第二開關進入該導通狀態時，該電源供應裝置提供一基礎電流予各該半導體晶片群組，當該第一開關進入一導通狀態時，該電源供應裝置提供一附加電流予各該半導體晶片群組，該附加電流小於該基礎電流。
  6. 如請求項5所述之訊號源，其中該開關集合更包括複數個第三開關，耦接於該電源供應裝置與該等半導體晶片群組之間，並位在該編程電壓的傳遞路徑。
  7. 如請求項6所述之訊號源，其中當該等第三開關進入一導通狀態時，該電源供應裝置提供一編程電流予各該半導體晶片群組，該編程電流小於該附加電流。
  8. 如請求項7所述之訊號源，其中該編程電流等於該基礎電流。
  9. 如請求項6所述之訊號源，更包括一控制器，電性連接於該第一開關、該等第二開關及該等第三開關，該第一開關、該等第二開關及該等第三開關接受該控制器的控制而於該導通狀態和一斷路狀態中切換。
  10. 如請求項1所述之訊號源，其中該電源供應裝置包括：一第一電源供應器，經配置以產生該附加電壓；一第二電源供應器，經配置以產生該等基礎電壓；以及一第三電源供應器，經配置以產生該編程電壓。
  11. 一種檢測系統，包括：一第一晶片；一第二晶片；一電源供應裝置，用於提供該第一晶片和該第二晶片進行電性測試時需求的複數電力訊號，該電源供應裝置包括：一第一電源供應器，經配置以產生一附加電流；以及一第二電源供應器，經配置以產生一第一基礎電流及一第二基礎電流，該附加電流、該第一基礎電流及該第二基礎電流作為對該第一晶片和該第二晶片進行電性測試需求之該等電力訊號；以及一開關集合，配置在該電源供應裝置與該第一晶片之間，以及在該電源供應裝置與該第二晶片之間，其中，該開關集合使該第一基礎電流和該第二基礎電流對應地進入該第一晶片和該第二晶片，以對該第一晶片和該第二晶片進行電性測試；或者該開關集合使該第一基礎電流進入該第一晶片、使該第二基礎電流進入該第二晶片，以及使該附加電流進入該第一晶片和該第 二晶片，以對該第一晶片和該第二晶片進行電性測試。
  12. 如請求項11所述之檢測系統，更包括一第一開關，其中該第一電源供應器之該附加電壓經該第一開關傳遞至該第一晶片和該第二晶片。
  13. 如請求項12所述之檢測系統，更包括複數個第二開關，其中該第一電源供應器之該附加電壓和該第二電源供應器之第一基礎電流及第二基礎電流經該等第二開關分別傳遞至該第一晶片和該第二晶片。
  14. 如請求項11所述之檢測系統，更包括一第三電源供應器，經配置以產生一編程電壓予該第一晶片和該第二晶片。
  15. 如請求項14所述之檢測系統，其中該第一晶片更包括一第一接觸墊，該第二晶片更包括一第二接觸墊，以及該編程電壓經該第一接觸墊進入該第一晶片，該編程電壓經該第二接觸墊進入該第二晶片。
  16. 如請求項15所述之檢測系統，更包括複數個第三開關，該第三電源供應器之該編程電壓經該等第三開關傳遞至該第一晶片和該第二晶片。
  17. 一種電源供應裝置，用於提供檢測一半導體晶片進行電性測試時需求之一測試指令及複數個電力訊號，該電源供應裝置包括：一第一電源供應器，提供一附加電壓；一第二電源供應器，提供一基礎電壓，該附加電壓及該基礎電壓 作為該半導體晶片進行電性測試時需求之該等電力訊號；以及一第三電源供應器，經配置以提供一編程電壓，該編程電壓為對該半導體晶片進行電性測試時需求之該測試指令；其中，該第二電源供應裝置係單獨地提供該基礎電壓予該半導體晶片進行電性測試，或者該第一電源供應裝置和該第二電源供應裝置係配合提供該基礎電壓和該附加電壓予該半導體晶片執行電性測試。
  18. 如請求項17所述之電源供應裝置，更包括一第一開關，其中該第一電源供應器之該附加電壓經該第一開關傳遞至該第一晶片和該第二晶片。
  19. 如請求項18所述之電源供應裝置，更包括複數個第二開關，其中該第一電源供應器之該附加電壓和該第二電源供應器之該第一基礎電流及該第二基礎電流經該等第二開關分別傳遞至該第一晶片和該第二晶片。
  20. 如請求項17所述之電源供應裝置，其中該第一晶片更包括一第一接觸墊，該第二晶片更包括一第二接觸墊，以及該編程電壓經該第一接觸墊進入該第一晶片，該編程電壓經該第二接觸墊進入該第二晶片。
  21. 如請求項17所述之電源供應裝置，更包括複數個第三開關，該第三電源供應器之該編程電壓經該等第三開關分別傳遞至該第一晶片和該第二晶片。
TW110123609A 2021-06-28 2021-06-28 積體電路裝置之檢測系統、訊號源及電源供應裝置 TWI786702B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW110123609A TWI786702B (zh) 2021-06-28 2021-06-28 積體電路裝置之檢測系統、訊號源及電源供應裝置
US17/564,514 US20220413043A1 (en) 2021-06-28 2021-12-29 Testing system for integrated circuit device, and signal source and power supplying apparatus
CN202210592777.6A CN115598493A (zh) 2021-06-28 2022-05-27 集成电路装置的检测系统、信号源及电源供应装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110123609A TWI786702B (zh) 2021-06-28 2021-06-28 積體電路裝置之檢測系統、訊號源及電源供應裝置

Publications (2)

Publication Number Publication Date
TWI786702B true TWI786702B (zh) 2022-12-11
TW202300933A TW202300933A (zh) 2023-01-01

Family

ID=84543051

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110123609A TWI786702B (zh) 2021-06-28 2021-06-28 積體電路裝置之檢測系統、訊號源及電源供應裝置

Country Status (3)

Country Link
US (1) US20220413043A1 (zh)
CN (1) CN115598493A (zh)
TW (1) TWI786702B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201112249A (en) * 2007-02-16 2011-04-01 Mosaid Technologies Inc Non-volatile semiconductor memory having multiple external power supplies
US20120218817A1 (en) * 2011-02-28 2012-08-30 Samsung Electronics Co., Ltd. Nonvolatile memory device, memory system including the same, and method of operating nonvolatile memory device
US20130010539A1 (en) * 2011-07-06 2013-01-10 Sang-Won Shim Nonvolatile memory device providing negative voltage
TW201712686A (zh) * 2015-09-25 2017-04-01 愛思開海力士有限公司 半導體記憶體裝置
TW201935471A (zh) * 2018-02-09 2019-09-01 華邦電子股份有限公司 位元線電源供應裝置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1070243A (ja) * 1996-05-30 1998-03-10 Toshiba Corp 半導体集積回路装置およびその検査方法およびその検査装置
US6657455B2 (en) * 2000-01-18 2003-12-02 Formfactor, Inc. Predictive, adaptive power supply for an integrated circuit under test

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201112249A (en) * 2007-02-16 2011-04-01 Mosaid Technologies Inc Non-volatile semiconductor memory having multiple external power supplies
US20120218817A1 (en) * 2011-02-28 2012-08-30 Samsung Electronics Co., Ltd. Nonvolatile memory device, memory system including the same, and method of operating nonvolatile memory device
US20130010539A1 (en) * 2011-07-06 2013-01-10 Sang-Won Shim Nonvolatile memory device providing negative voltage
TW201712686A (zh) * 2015-09-25 2017-04-01 愛思開海力士有限公司 半導體記憶體裝置
TW201935471A (zh) * 2018-02-09 2019-09-01 華邦電子股份有限公司 位元線電源供應裝置

Also Published As

Publication number Publication date
TW202300933A (zh) 2023-01-01
CN115598493A (zh) 2023-01-13
US20220413043A1 (en) 2022-12-29

Similar Documents

Publication Publication Date Title
JP3135378B2 (ja) 半導体試験装置
US6597187B2 (en) Special contact points for accessing internal circuitry of an integrated circuit
JP5486866B2 (ja) 半導体装置の製造方法
US8237462B2 (en) Method for wafer-level testing of integrated circuits
US8310253B1 (en) Hybrid probe card
KR100712561B1 (ko) 웨이퍼 형태의 프로브 카드 및 그 제조방법과 웨이퍼형태의 프로브 카드를 구비한 반도체 검사장치
JP2004288672A (ja) 半導体集積回路装置の製造方法
US9448285B2 (en) Method and apparatus of wafer testing
JP2003084047A (ja) 半導体装置の測定用治具
KR100787829B1 (ko) 프로브 카드 테스트 장치 및 테스트 방법
US7719301B2 (en) Testing method of semiconductor integrated circuit and information recording medium
TWI786702B (zh) 積體電路裝置之檢測系統、訊號源及電源供應裝置
JP2951166B2 (ja) 半導体テスト装置、半導体テスト回路チップ及びプローブカード
CN1855412A (zh) 使用具有集成电路的小片进行半导体测试的方法和装置
JP6157270B2 (ja) プローブ装置及びプローブ方法
TWI735915B (zh) 與面向受測裝置側之光源整合的晶圓探針卡及製造方法
JP3290760B2 (ja) プローブテスト装置およびプローブテスト方法
TWI449933B (zh) 晶片之測試系統
JP2004095802A (ja) 半導体試験装置
KR100718457B1 (ko) 반도체 테스트 장치와 이를 이용한 반도체 소자 검사방법
JP2007165598A (ja) プローバ、プローブ接触方法及びそのためのプログラム
JP4744884B2 (ja) ウエハ検査装置及びウエハ検査方法
JP2006261391A (ja) 半導体装置およびその検査方法
JP2007012709A (ja) 半導体検査装置および半導体装置の検査方法
JP2007085735A (ja) 半導体装置の検査方法