[go: up one dir, main page]

TWI761283B - 收發器 - Google Patents

收發器 Download PDF

Info

Publication number
TWI761283B
TWI761283B TW110131701A TW110131701A TWI761283B TW I761283 B TWI761283 B TW I761283B TW 110131701 A TW110131701 A TW 110131701A TW 110131701 A TW110131701 A TW 110131701A TW I761283 B TWI761283 B TW I761283B
Authority
TW
Taiwan
Prior art keywords
signal
digital
timing control
echo
gain
Prior art date
Application number
TW110131701A
Other languages
English (en)
Other versions
TW202310577A (zh
Inventor
陳建文
Original Assignee
瑞昱半導體股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 瑞昱半導體股份有限公司 filed Critical 瑞昱半導體股份有限公司
Priority to TW110131701A priority Critical patent/TWI761283B/zh
Priority to US17/589,463 priority patent/US11652506B2/en
Application granted granted Critical
Publication of TWI761283B publication Critical patent/TWI761283B/zh
Publication of TW202310577A publication Critical patent/TW202310577A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H04B3/02—Details
    • H04B3/20—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other
    • H04B3/23—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other using a replica of transmitted signal in the time domain, e.g. echo cancellers
    • H04B3/232—Reducing echo effects or singing; Opening or closing transmitting path; Conditioning for transmission in one direction or the other using a replica of transmitted signal in the time domain, e.g. echo cancellers using phase shift, phase roll or frequency offset correction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)

Abstract

一種收發器包含第一數位類比轉換器、第二數位類比轉換器及時序控制模組。在校正模式下，第一數位類比轉換器輸出發射訊號；第二數位類比轉換器輸出回音消除訊號；及時序控制模組依據發射訊號的回音訊號與回音消除訊號取得其間在時序控制模組中時序偏移，並依據該時序偏移分別產生第一時序控制訊號與第二時序控制訊號至第一數位類比轉換器與第二數位類比轉換器。第一數位類比轉換器依據第一時序控制訊號調整輸出發射訊號的傳輸延遲，及/或第二數位類比轉換器依據第二時序控制訊號調整輸出回音消除訊號的傳輸延遲。

Description

收發器
本發明是關於一種收發器，特別是關於一種能夠調整延遲不匹配的收發器。
在收發器中，因為非理想因素，訊號路徑的傳輸延遲可能會與預期的不同，而造成訊號的失真與雜訊升高，進而使類比數位轉換器實際可用的動態範圍降低。因此，要如何改善上述問題已成為本領域被關注的問題之一。
本發明揭露一種收發器，其包含第一數位類比轉換器、第二數位類比轉換器及時序控制模組。在校正模式下，第一數位類比轉換器用以輸出發射訊號；第二數位類比轉換器用以輸出回音消除訊號；及時序控制模組用以依據發射訊號的回音訊號與回音消除訊號取得回音訊號與該回音消除訊號之間在時序控制模組中時序偏移，並依據該時序偏移分別產生第一時序控制訊號與第二時序控制訊號至第一數位類比轉換器與第二數位類比轉換器。第一數位類比轉換器依據第一時序控制訊號調整輸出發射訊號的傳輸延遲，及/或第二數位類比轉換器依據第二時序控制訊號調整輸出回音消除訊號的傳輸延遲。
本發明揭露一種收發器，其包含第一數位類比轉換器及時序控制模組。在校正模式下，第一數位類比轉換器用以輸出第一訊號與第二訊號。時序控制模組包含時間數位轉換器及控制器。在校正模式下，時間數位轉換器用以依據第一訊號與第二訊號取得第一時間數位訊號與第二時間數位訊號。控制器用以依據第一時間數位訊號與第二時間數位訊號取得第一訊號與第二訊號之間在時序控制模組中的第一時序偏移，並依據第一時序偏移調整第一數位類比轉換器輸出第一訊號的傳輸延遲與第二訊號的傳輸延遲以降低第一時序偏移。
本發明的收發器利用時序控制模組來調整訊號的傳輸延遲，使訊號間的時序錯誤降低，以降低訊號的雜訊。
圖1為本發明收發器10的實施例的示意圖。收發器10為雙工(duplex)模式，具有發射器與接收器的功能。在收發器10傳輸發射訊號STX並接收輸入訊號SRX時，收發器10也同時接收了發射訊號STX的回音訊號SE。回音訊號SE會增加輸入訊號SRX的雜訊，因此收發器10在內部產生回音消除訊號SC來抵銷回音訊號SE造成的影響。
然而，當回音訊號SE與回音消除訊號SC的傳輸延遲不同，使回音訊號SE與回音消除訊號SC之間具有時序偏移時，不僅難以完整消除回音訊號SE，且亦無法有效地降低輸入訊號SRX的雜訊。本發明的收發器10可調整發射訊號STX及/或回音消除訊號SC的傳輸延遲，以調整回音訊號SE與回音消除訊號SC之間的時序偏移。
收發器10包含數位類比轉換器DAC1、數位類比轉換器DAC2、可程式增益放大器PGA、類比數位轉換器ADC與時序控制模組TCM。
輸入/輸出端IO用以輸出發射訊號STX，以及接收輸入訊號SRX。同時，輸入/輸出端IO也接收發射訊號STX的回音訊號SE。數位類比轉換器DAC2用以產生回音消除訊號SC。在收發器10的一般模式下，可程式增益放大器PGA用以提供增益值予輸入訊號SRX以產生增益輸入訊號SA。類比數位轉換器ADC用以對增益輸入訊號SA執行類比數位轉換以產生資料訊號SD。當回音訊號SE與回音消除訊號SC間在時序上的對應關係因某些因素造成誤差時，造成的雜訊會經程式增益放大器PGA放大，使得增益輸入訊號SA的雜訊大幅增加。為了解決這個問題，在本發明中，收發器10在進入一般模式之前會先進入校正模式。在校正模式下，時序控制模組TCM依據回音訊號SE與回音消除訊號SC調整回音訊號SE與回音消除訊號SC的傳輸延遲，進而降低回音訊號SE與回音消除訊號SC之間的時序偏移。
在一些實施例中，在校正模式下，收發器10傳輸發射訊號STX以接收回音訊號SE，此時不傳輸回音消除訊號SC，使時序控制模組TCM可以先單獨處理回音訊號SE。接著，收發器10不傳輸發射訊號STX僅傳輸回音消除訊號SC，使時序控制模組TCM可以單獨處理回音消除訊號SC。
時序控制模組TCM包含增益單元AMP、比較器COM、時間數位轉換器TDC與控制器CTR。
增益單元AMP用以提供增益值予回音訊號SE與回音消除訊號SC以分別產生增益回音訊號SEA與增益回音消除訊號SCA。增益單元AMP對回音訊號SE與回音消除訊號SC實施增益係為了使後續可有較大振幅的訊號執行訊號處理。在一些實施例中，回音訊號SE與回音消除訊號SC為差動訊號，增益單元AMP更用以將該些差動訊號轉換成單端訊號，但不以此為限。
比較器COM用以對增益回音訊號SEA與增益回音消除訊號SCA執行比較操作以分別產生比較訊號SP1與比較訊號SP2。比較訊號SP1與比較訊號SP2為數位訊號。具體來說，比較器COM對增益回音訊號SEA與一參考值進行比較以產生比較訊號SP1，及對增益回音消除訊號SCA與該參考值進行比較以產生比較訊號SP2。在一些實施例中，比較器COM對增益回音訊號SEA與增益回音消除訊號SCA執行解析度為一位元的類比數位轉換以產生比較訊號SP1與比較訊號SP2，但不以此為限。在進一步的實施例中，比較器COM對增益回音訊號SEA與增益回音消除訊號SCA執行比較操作時亦額外提供一增益，使產生的比較訊號SP1與比較訊號SP2具有較大的振幅。
時間數位轉換器TDC用以依據參考訊號SR將比較訊號SP1與比較訊號SP2分別轉換成時間數位訊號ST1與時間數位訊號ST2。時間數位轉換器TDC的操作請同時參考圖2。圖2為本發明時間數位轉換器TDC的實施例的示意圖。時間數位轉換器TDC包含參考輸入端NR、資料輸入端ND、複數個延遲器BF1~BFN與複數個正反器FF1~FFN。在一些實施例中，正反器FF1~FFN為D型正反器。
該些延遲器BF1~BFN串聯耦接參考輸入端NR。該些正反器FF1~FFN並聯耦接資料輸入端ND與對應的延遲器BF1~BFN的輸出端，其中正反器FF1~FFN的時脈端點CLK耦接資料輸入端ND，正反器FF1~FFN各自的端點D耦接對應的延遲器BF1~BFN的輸出端，及正反器FF1~FFN各自的端點Q用以輸出時間數位訊號ST1與時間數位訊號ST2中每一位元的資料Q1~QN。參考輸入端NR用以接收參考訊號SR，其中參考訊號SR為一時脈訊號。資料輸入端ND用以接收比較訊號SP1與比較訊號SP2。
當回音訊號SE與回音消除訊號SC之間的時序偏移尚未調整之前，回音訊號SE與回音消除訊號SC的傳輸延遲不同(亦即回音訊號SE與回音消除訊號SC到達時序控制模組TCM的時間不同)，從而比較訊號SP1與比較訊號SP2到達時間數位轉換器TDC的時間亦不同。因此，當比較訊號SP1與比較訊號SP2在不同的時間進入資料輸入端ND後，分別啟動了正反器FF1~FFN其中的不同二者。被啟動的其中二者之後對應的端點Q產生與在前的正反器FF1~FFN的端點Q產生不同數位值的資料Q1~QN，進而組成時間數位訊號ST1與時間數位訊號ST2。例如，時間數位訊號ST1=00011111和ST2=00000011，則代表比較訊號SP1與比較訊號SP2間的時間偏移相差了3個最小單位時間(所指的是時間數位轉換器TDC的最小單位時間)。換言之，時間數位訊號ST1與時間數位訊號ST2紀錄了比較訊號SP1與比較訊號SP2間傳輸延遲的時間差。在一些實施例中，比較訊號SP1與比較訊號SP2間傳輸延遲的時間差大致等於回音訊號SE與回音消除訊號SC之間的時序偏移。
控制器CTR用以接收時間數位訊號ST1與時間數位訊號ST2，並依據時間數位訊號ST1、ST2紀錄的時間差分別產生時序控制訊號STC1與時序控制訊號STC2至數位類比轉換器DAC1與數位類比轉換器DAC2。數位類比轉換器DAC1與數位類比轉換器DAC2再分別依據時序控制訊號STC1與時序控制訊號STC2調整輸出發射訊號STX與回音消除訊號SC的傳輸延遲。例如，當時間數位訊號ST1、ST2紀錄的時間表示比較訊號SP2比比較訊號SP1早3個最小單位時間到達時間數位轉換器TDC，數位類比轉換器DAC1依據時序控制訊號STC1不調整輸出發射訊號STX的傳輸延遲，而數位類比轉換器DAC2依據時序控制訊號STC2將輸出回音消除訊號SC的傳輸延遲增加3個最小單位時間 (亦即晚3個最小單位時間輸出回音消除訊號SC)。
在數位類比轉換器DAC1與數位類比轉換器DAC2分別依據時序控制訊號STC1與時序控制訊號STC2調整輸出發射訊號STX與回音消除訊號SC的傳輸延遲後，回音訊號SE與回音消除訊號SC之間的時序被校正回正確的關係。在一些實施例中，回音訊號SE與回音消除訊號SC之間的時序偏移被校正至但不限於小於1個最小單位時間。此後，收發器10離開校正模式並進入一般模式。
在其他些實施例中，時序控制模組TCM使用相位偵測器來取代時間數位轉換器TDC。相位偵測器用以偵測比較訊號CP1與比較訊號CP2之間的相位差，再利用兩者之間的相位差產生數位時間訊號ST。
在一些實施例中，如圖3所示，時序控制模組TCM不包含增益單元AMP。時序控制模組TCM耦接可程式增益放大器PGA的輸出端，用以接收被可程式增益放大器PGA增益的回音訊號SE與回音消除訊號SC。相對於圖1的實施例而言，圖3的時序控制模組TCM利用被可程式增益放大器PGA增益的增益回音訊號SE'與回音消除訊號SC來代替增益回音訊號SEA與增益回音消除訊號SCA來產生時序控制訊號STC1與時序控制訊號STC2。
請同時參考圖4。圖4為本發明數位類比轉換器DAC3的實施例的示意圖。數位類比轉換器DAC3可以應用於收發器10的數位類比轉換器DAC1及/或數位類比轉換器DAC2。數位類比轉換器DAC3內部包含多個電流源路徑。例如，數位類比轉換器DAC3的解析度為3位元，其具有對應二進位3位元的溫度計編碼(thermometer code)的數量(此例中數量為7，但有部分路徑省略)的電流源路徑。每個電流源路徑分別包含耦接至二進位至溫度計編碼解碼器110的閂鎖器121~127、延遲器131~137與電流產生器141~147。當二進位至溫度計編碼解碼器110解碼二進位訊號SB而開啟不同的電流產生器141~147後，來自不同的電流產生器141~147的訊號S1~S7可能具有不同的傳輸延遲，進而惡化數位類比轉換器DAC3的在非線性誤差(Integral Non-linearity, INL)及差分非線性誤差(Differential Non-linearity, DNL)等參數外又帶來的時間延遲誤差。
為了減少數位類比轉換器DAC3內部各電流源路徑的延遲上的不匹配，收發器10更用以依據訊號S1~S7來取得其間的時序偏移，再依據訊號S1~S7間的時序偏移產生時序控制訊號STC1。在一些實施例中，數位類比轉換器DAC3根據相等的間隔時間依序地開啟電流產生器141~147，使時序控制模組TCM可依序地接收訊號S1、訊號S1~S2的總和、訊號S1~S3的總和、…、訊號S1~S7的總和。因此，時序控制模組TCM可藉由每次訊號的變化分辨每個電流源路徑的傳輸延遲。時序控制訊號STC1包含時序控制訊號STC11~STC17分別傳輸至延遲器131~137，數位類比轉換器DAC3接收時序控制訊號STC11~STC17後分別調整延遲器131~137使各電流源路徑的延遲一致。值得注意的是，解決數位類比轉換器DAC1與數位類比轉換器DAC2之間的時序不匹配的問題時，時序控制訊號STC11~STC17相互相等，亦即數位類比轉換器DAC1中每個電流源路徑的傳輸延遲調整的幅度相等。而當解決類比轉換器DAC1內部電流源路徑相互的時序不匹配問題時，時序控制訊號STC11~STC17可以彼此不相同。
上文的敘述簡要地提出了本申請某些實施例之特徵，而使得本申請所屬技術領域具有通常知識者能夠更全面地理解本申請內容的多種態樣。本申請所屬技術領域具有通常知識者當可明瞭，其可輕易地利用本申請內容作為基礎，來設計或更動其他製程與結構，以實現與此處該之實施方式相同的目的和/或達到相同的優點。本申請所屬技術領域具有通常知識者應當明白，這些均等的實施方式仍屬於本申請內容之精神與範圍，且其可進行各種變更、替代與更動，而不會悖離本申請內容之精神與範圍。
10:收發器 110:二進位至溫度計編碼解碼器 121:閂鎖器 122:閂鎖器 127:閂鎖器 131:延遲器 132:延遲器 137:延遲器 141:電流產生器 142:電流產生器 147:電流產生器 ADC:類比數位轉換器 AMP:增益單元 BF1:延遲器 BF2:延遲器 BF3:延遲器 BFN:延遲器 CLK:時脈端點 COM:比較器 CTR:控制器 D:端點 DAC1:數位類比轉換器 DAC2:數位類比轉換器 DAC3:數位類比轉換器 FF(N-1):正反器 FF1:正反器 FF2:正反器 FF3:正反器 FFN:正反器 IO:輸入/輸出端 ND:資料輸入端 NR:參考輸入端 PGA:可程式增益放大器 Q(N-1):資料 Q:端點 Q1:資料 Q2:資料 Q3:資料 QN:資料 S1:訊號 S2:訊號 S7:訊號 SA:增益輸入訊號 SB:二進位訊號 SC:回音消除訊號 SCA:增益回音消除訊號 SD:資料訊號 SE:回音訊號 SE':增益回音訊號 SEA:增益回音訊號 SP1:比較訊號 SP2:比較訊號 SR:參考訊號 SRX:輸入訊號 ST:時間數位訊號 STC1:時序控制訊號 STC1:時序控制訊號 STC12:時序控制訊號 STC17:時序控制訊號 STC2:時序控制訊號 STX:發射訊號 TCM:時間控制模組 TDC:時間數位轉換器
在閱讀了下文實施方式以及附隨圖式時，能夠最佳地理解本申請的多種態樣。應注意到，根據本領域的標準作業習慣，圖中的各種特徵並未依比例繪製。事實上，為了能夠清楚地進行描述，可能會刻意地放大或縮小某些特徵的尺寸。 圖1為本發明一些實施例中，收發器的示意圖。 圖2為本發明一些實施例中，時間數位轉換器的示意圖。 圖3為本發明其他實施例中，收發器的示意圖。 圖4為本發明其他實施例中，數位類比轉換器的示意圖。
10:收發器
ADC:類比數位轉換器
AMP:增益單元
COM:比較器
CTR:控制器
DAC1:數位類比轉換器
DAC2:數位類比轉換器
IO:輸入/輸出端
PGA:可程式增益放大器
SA:增益輸入訊號
SC:回音消除訊號
SCA:增益回音消除訊號
SD:資料訊號
SE:回音訊號
SEA:增益回音訊號
SP1:比較訊號
SP2:比較訊號
SR:參考訊號
SRX:輸入訊號
ST:時間數位訊號
STC1:時序控制訊號
STC2:時序控制訊號
STX:發射訊號
TCM:時間控制模組
TDC:時間數位轉換器

Claims (10)

  1. 一種收發器，包含： 一第一數位類比轉換器，在一校正模式下，用以輸出一發射訊號； 一第二數位類比轉換器，在該校正模式下，用以輸出一回音消除訊號；及 一時序控制模組，在該校正模式下，用以依據該發射訊號的一回音訊號與該回音消除訊號取得該回音訊號與該回音消除訊號之間在該時序控制模組中的一時序偏移，並依據該時序偏移分別產生一第一時序控制訊號與一第二時序控制訊號至該第一數位類比轉換器與該第二數位類比轉換器， 其中該第一數位類比轉換器依據該第一時序控制訊號調整輸出該發射訊號的一傳輸延遲，及/或該第二數位類比轉換器依據該第二時序控制訊號調整輸出該回音消除訊號的一傳輸延遲。
  2. 如請求項1中的收發器，其中該時序控制模組包含： 一比較器，用以依據該回音訊號與該回音消除訊號分別產生一第一比較訊號與一第二比較訊號；及 一控制器，用以依據該第一比較訊號與該第二比較訊號產生該第一時序控制訊號與該第二時序控制訊號。
  3. 如請求項2中的收發器，其中該時序控制模組更包含： 一增益單元，用以提供一增益值予該回音訊號與該回音消除訊號以分別產生一增益回音訊號與一增益回音消除訊號， 其中該比較器用以對該增益回音訊號與該增益回音消除訊號執行一比較操作以產生該第一比較訊號與該第二比較訊號。
  4. 如請求項3中的收發器，其中該時序控制模組更包含： 一相位偵測器，用以依據該第一比較訊號與該第二比較訊號以偵測該回音訊號與該回音消除訊號之間的一相位差， 其中該控制器用以依據該相位差取得該時序偏移。
  5. 如請求項3中的收發器，其中該時序控制模組更包含： 一時間數位轉換器，用以依據一參考訊號將該第一比較訊號與該第二比較訊號分別轉換成一第一時間數位訊號與一第二時間數位訊號， 其中該控制器用以依據該時間數位訊號取得該時序偏移。
  6. 一種收發器，包含： 一第一數位類比轉換器，在一校正模式下，用以輸出一第一訊號與一第二訊號；及 一時序控制模組，包含： 一時間數位轉換器，在該校正模式下，用以依據該第一訊號與該第二訊號取得一第一時間數位訊號與一第二時間數位訊號； 一控制器，用以依據該第一時間數位訊號與該第二時間數位訊號取得該第一訊號與該第二訊號之間在該時序控制模組中的一第一時序偏移，並依據該第一時序偏移調整該第一數位類比轉換器輸出該第一訊號的一傳輸延遲與該第二訊號的一傳輸延遲以降低該第一時序偏移。
  7. 如請求項6中的收發器，其中該時序控制模組更包含： 一增益單元，用以提供一增益值予該第一訊號與該第二訊號以分別產生一增益第一訊號與一增益第二訊號；及 一比較器，用以對該第一增益訊號與該第二增益訊號執行一比較操作以產生一第一比較訊號與一第二比較訊號。
  8. 如請求項7中的收發器，其中該時間數位轉換器用以依據一參考訊號將該第一比較訊號與該第二比較訊號分別轉換成該第一時間數位訊號與該第二時間數位訊號，其中該第一時間數位訊號與該第二時間數位訊號紀錄一第一時間差。
  9. 如請求項6中的收發器，其中該第一數位類比轉換器在該校正模式下更用以輸出一發射訊號，其中該收發器更包含： 一第二數位類比轉換，在該校正模式下，用以輸出一回音消除訊號， 其中該時序控制模組更用以取得該發射訊號的一回音訊號與該回音消除訊號之間在該時序控制模組中的一第二時序偏移。
  10. 如請求項9中的收發器，其中該增益單元更用以提供該增益值予該回音訊號與該回音消除訊號以分別產生一增益回音訊號與一增益回音消除訊號，其中該比較器更用以對該增益回音訊號與該增益回音消除訊號執行該比較操作以產生一第三比較訊號與一第四比較訊號。
TW110131701A 2021-08-26 2021-08-26 收發器 TWI761283B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW110131701A TWI761283B (zh) 2021-08-26 2021-08-26 收發器
US17/589,463 US11652506B2 (en) 2021-08-26 2022-01-31 Transceiver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW110131701A TWI761283B (zh) 2021-08-26 2021-08-26 收發器

Publications (2)

Publication Number Publication Date
TWI761283B true TWI761283B (zh) 2022-04-11
TW202310577A TW202310577A (zh) 2023-03-01

Family

ID=82199247

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110131701A TWI761283B (zh) 2021-08-26 2021-08-26 收發器

Country Status (2)

Country Link
US (1) US11652506B2 (zh)
TW (1) TWI761283B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200713841A (en) * 2005-08-17 2007-04-01 Teranetics Inc Receiver ADC clock delay based on echo signals
US8254490B2 (en) * 2010-07-19 2012-08-28 Plx Technology, Inc. Reducing transmit signal components of a receive signal of a transceiver using a shared DAC architecture
TWI404392B (zh) * 2008-06-25 2013-08-01 Realtek Semiconductor Corp 多通道全雙工收發器之時序控制裝置與相關方法
US20200313840A1 (en) * 2019-03-29 2020-10-01 Nxp B.V. Communications device and method of communications

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7466746B2 (en) * 2005-06-09 2008-12-16 Teranetics, Inc. Single amplifier presale processing circuitry
US8891383B2 (en) * 2010-06-29 2014-11-18 Aquantia Corp. High-speed ethernet transceiver calibration with echo canceller reuse

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200713841A (en) * 2005-08-17 2007-04-01 Teranetics Inc Receiver ADC clock delay based on echo signals
TWI404392B (zh) * 2008-06-25 2013-08-01 Realtek Semiconductor Corp 多通道全雙工收發器之時序控制裝置與相關方法
US8254490B2 (en) * 2010-07-19 2012-08-28 Plx Technology, Inc. Reducing transmit signal components of a receive signal of a transceiver using a shared DAC architecture
US20200313840A1 (en) * 2019-03-29 2020-10-01 Nxp B.V. Communications device and method of communications

Also Published As

Publication number Publication date
US11652506B2 (en) 2023-05-16
US20230060378A1 (en) 2023-03-02
TW202310577A (zh) 2023-03-01

Similar Documents

Publication Publication Date Title
US7379007B2 (en) A/D converter, A/D converter apparatus, and sampling clock skew control method
US8269657B2 (en) Background calibration of offsets in interleaved analog to digital converters
CN111654285B (zh) 一种pipelined SAR ADC电容失配和增益误差的数字后台校准方法
US20090243904A1 (en) Randomized thermometer-coding digital-to-analog converter and method therefor
US20130234871A1 (en) Self-compensating digital-to-analog converter and methods of calibration and operation thereof
US8547257B2 (en) Digital error correction in an analog-to-digital converter
CN106953637B (zh) 电荷域幅度误差校准电路及采用该校准电路的dds电路
CN102118169B (zh) 一种数模转换器
US10090854B1 (en) Digital-to-analog converter and method for correcting gain mismatch between a first segment and a second segment of a digital-to-analog converter
CN109361390A (zh) 用于时间交织adc通道间采样时间误差校正模块及方法
US9407279B2 (en) Systems and methods of element scrambling for compensation and calibration of analog-to-digital converter feedback
TWI761283B (zh) 收發器
CN115776299A (zh) 一种低复杂度的tiadc时间失配误差校准方法
JP5577232B2 (ja) 時間デジタル変換器
TWI531168B (zh) 用於類比至數位轉換器之動態抖動化方法及裝置
CN115733508A (zh) 收发器
Krishna et al. VLSI DESIGN OF 12-BIT ADC WITH 1GSPS IN 180NM CMOS INTEGRATING WITH SAR AND TWO-STEP FLASH ADC.
CN106933299A (zh) 具有幅度和相位误差自校准功能的低功耗dds电路
CN116155285A (zh) 一种基于数字域编码重映射的数模转换器校准方法
US10587283B1 (en) Mismatch compensation in an analog-to-digital converter using reference path reconfiguration
Guo et al. Split-based time-interleaved ADC with digital background timing-skew calibration
US20080129571A1 (en) Touch control apparatus and analog-to-digital converting apparatus and method thereof
TWI270255B (en) Comparator offset calibration for A/D converters
JP2024113921A (ja) Ａｄｃ回路
US20230344441A1 (en) Slope analog-to-digital converter, a system and a method for converting an analog input signal to a digital representation