CN115776299A - 一种低复杂度的tiadc时间失配误差校准方法 - Google Patents

Abstract

本发明提供了一种低复杂度的TIADC时间失配误差校准方法，属于数字信号处理和高速高精度TIADC技术领域。解决了TIADC系统中估计和校准最难的时间失配问题。其技术方案为：包括以下步骤：S1：将外部输入连续的模拟信号转换成为M个通道的数字信号；S2:合路成一路信号y[n]；S3：得到各通道ADC校准后的输出信号；S4：对各通道ADC残留的时间失配误差进行估计；S5：将估计的时间失配误差信号反馈到串行改进型泰勒补偿校准模块中作为输入。本发明的有益效果为：本发明当16位的TIADC输入信号频率在整个奈奎斯特频段内，经过3阶校准后，TIADC系统的SFDR平均提高56.2dB，SNR平均提高55.6dB。

Description

一种低复杂度的TIADC时间失配误差校准方法

技术领域

本发明涉及数字信号处理和高速高精度TIADC技术领域，尤其涉及一种低复杂度的TIADC时间失配误差校准方法。

背景技术

伴随着数字信号处理技术在数字接收机、军用雷达、测试仪器采集等方面的广泛应用，作为连接模拟信号和数字信号之间桥梁的模数转换器ADC显得越来越重要。但由于受到半导体材料和制造工艺的限制，单片ADC很难同时兼顾高速度和高精度。然而，时间交替模数转换器TIADC的提出，使得高速高精度的实现成为一种可能。其原理是将几片相同低速度且高精度的ADC对同一个模拟输入信号x(t)进行交替采样，在理想情况下，该方法不仅可以维持原有的ADC精转换度，而且还可以成倍地提升采样速率。

然而，由于电路的非理想特性以及TIADC不同通道之间的不匹配特性影响，使得组成的TIADC系统通道内部存在着许多失配误差。如果对这些失配误差不加以校准，会对整个TIADC系统的各项动态性能指标造成恶劣影响。通过目前的校准方法表明，时间失配相比于增益失配和偏置失配更难检测和校准。基于此，如何消除TIADC中的时间失配误差成为国内外研究的热点问题。

目前针对TIADC时间失配误差估计和校准，在文献：WANG C Y,WU J T.AMultiphase Timing-Skew Calibration Technique Using Zero-Crossing Detection[J].Circuits and Systems I:Regular Papers,IEEE Transactions on,2009,56(6):1102-1114.提出基于过零点统计的误差估计算法，但该方法由于增加了额外的比较器电路，不仅硬件成本会增加，而且还会引入新的电路误差。在文献：YUE X Z,SHANG L Z,YONGC L,et al.Timing Mismatch Compensation in Time-Interleaved ADCs Based onMultichannel Lagrange Polynomial Interpolation[J].IEEE Transactions onInstrumentation&Measurement,2011,60(4):1123-1131.采用数字插值滤波器对失配误差进行补偿，但一旦失配误差参数发生变化，滤波器的参数也要随之改变，该方法很明显不利于实时对失配误差进行校准。在文献：CHEN S,WANG L,ZHANG H,et al.All-DigitalCalibration of Timing Mismatch Error in Time-Interleaved Analog-to-DigitalConverters[J].IEEE Transactions on Very Large Scale Integration Systems,2017,25(9):2552-2560.提出Farrow结构滤波器对失配误差进行校准，虽然该方法在一定程度上降低了硬件消耗，但当系统输入信号为较高频率时，校准效果通常会变的不理想。在文献：JAMAL S M,FU D,SINGH M P,et al.Calibration of sample-time error in a two-channel time-interleaved analog-to-digital converter[J].Circuits and SystemsI:Regular Papers,IEEE Transactions on，2004,51(1):130-139.提出希尔伯特滤波器的校准方法，但该方法只适用于2通道，不能扩展到任意通道，在一定程度上限制了整个系统的采样速率。在文献：ELBORNSSON J,GUSTAFSSON F,EKLUND J E.Blind equalization oftime errors in atime-interleaved ADC system[J].IEEE Transactions on SignalProcessing,2005,53(4):1413-1424.提出了一种盲估计算法，其显著优势是无需知道输入信号的相关信息，但要求输入信号频谱需要具有稀疏特性，且计算过程繁琐，一般不利于工程实现。在文献：王亚军,李明.TIADC通道误差自适应修正方法[J].西安电子科技大学学报,2013,40(03):27-35.提出引入参考通道的校准方法，该方法不仅需要多余的ADC参考通道，而且收敛速度与参考通道ADC精度有关，校准效果一般。此外，对现有的大多数TIADC通道失配校准方法仅适用于14bit精度以下的TIADC系统，对于更高精度的TIADC系统(16bit及以上)，应用甚少，且适用性尚未得到验证。

如何解决上述问题，是本发明的课题。

发明内容

本发明的目的在于提供一种低复杂度的TIADC时间失配误差校准方法；解决了TIADC系统中估计和校准最难的时间失配问题；当16位的TIADC输入信号频率在整个奈奎斯特频段内，经过3阶校准后，TIADC系统的SFDR平均提高56.2dB，SNR平均提高55.6dB。相比于传统的泰勒补偿方法，进一步缩小了硬件实现规模。

为了实现上述发明目的，本发明采用技术方案具体为：一种低复杂度的TIADC时间失配误差校准方法，包括以下部件：

时钟分频模块，用于产生TIADC中各个子ADC通道的采样时钟信号；

模数转换模块，用于将外部输入的连续的模拟信号经ADC转换为数字信号；

数据复合模块，用于将各个信号输出为一路信号；

误差估计模块，采用线性近似和统计方法来提取各通道ADC的时间失配误差；

误差校准模块，采用串行改进型泰勒补偿方法来校准各个通道ADC的时间失配误差。

一种低复杂度的TIADC时间失配误差校准方法，包括以下步骤：

S1：模数转换模块在时钟分频模块控制下将外部输入连续的模拟信号x(t)转换成为M个通道的数字信号y₁[n]，y₂[n]，…，y_m[n]，…y_M[n]，并传递给数据复合模块；m＝1，2，…，M；

其中：y_m[n]表示第m通道ADC实际采样值，m＝1，2，…，M；

S2:用数据复合模块对TIADC系统M个通道的数字信号y₁[n],y₂[n],...,y_m[n],…y_M[n]合路成一路信号y[n]，并将合路后的y[n]传递给误差校准模块；

其中：m＝1，2，…，M；

S3：采用基于串行改进型泰勒补偿的误差校准模块对TIADC合路信号y[n]进行校准，对校准后的合路信号

进行一定延时并M倍降采样，分别得到各个ADC校准后的输出信号

并传递给误差估计模块；

其中：

表示第m通道ADC校准后的数字信号，m＝1，2，…，M；

S4：采用基于线性近似和统计的误差估计模块来对各通道ADC残留的时间失配误差进行估计，将通道ADC1作为参考通道，认为通道ADC1是没有时间失配误差。得到M-1个时间失配误差Δt₂，Δt₃，…，Δt_m，…，Δt_M，将得到的M-1个时间失配误差与数据0一起传递给所述的数据复合模块；

其中：Δt_m表示第m通道ADC的时间失配误差，m＝2，3…，M；

S5：用数据复合模块将0，Δt₂，Δt₃，…，Δt_m，…，Δt_M合路成一路信号，并将合路后的[0，Δt₂，Δt₃，…，Δt_m，…，Δt_M]信号反馈到串行改进型泰勒补偿校准模块中作为输入。

所述步骤S3具体包括以下步骤：

S3.1：对于第m通道ADC实际采样值y_m用泰勒级数展开为：

其中：x_m(t)表示第m通道ADC理想采样值，

代表第m通道ADC理想采样值的l阶导数，Δt_m表示第m通道ADC时间失配误差；l为时间失配误差展开的阶数；

S3.2：基于步骤S3.1，第m通道ADC实际采样值y_m，展开成理想采样值x_m(t)与时间失配误差多项式

之和的形式；通常来说，更高阶的误差项所蕴含的误差能量会更小，甚至可以忽略不计；

忽略高于4次方时间失配误差阶数的多项式，则将步骤S3.1的表达式重新写成：

其中：x_m(t)表示第m通道ADC理想采样值，x′_m(t)，x″_m(t)，x″′_m(t)，

分别为第m通道ADC理想采样值的1，2，3，4阶导数；

由于在误差校准时，第m通道理想采样值x_m(t)是未知的，因此无法求得

可以使用第m通道ADC实际采样值y_m来代替x_m(t)，从而近似求得

S3.3：消除1阶误差项，用步骤S3.2的表达式减去1阶误差项的估计值Δt_my′_m，得出第m通道ADC经过1阶误差补偿后的输出

为：

S3.4：消除2阶误差项，对Δt_my′_m求一阶导并乘以

得到：

S3.5：将经过1阶误差补偿后的输出

减去步骤S3.4表达式，得到2阶误差补偿后的输出

为：

S3.6：消除3阶误差项，对

求一阶导并乘以

得到：

S3.7：将经过2阶误差补偿后的输出

减去步骤3.6表达式，得到3阶误差补偿后的输出

为：

所述步骤S4具体包括以下步骤：

S4.1：设TIADC系统第m和m+1通道的实际采样值分别为y_m[n]和y_m+1[n]；

根据线性近似原理，相邻子ADC通道的实际差值D_m近似为相邻子ADC通道实际采样时间间隔T_s+ΔT_m+1-ΔT_m乘以子ADC通道输出的导数y′_m[n]；m＝1，2，…，M；

对4通道TIADC，有如下近似公式：

其中：T_s表示TIADC的采样周期，y′_m[n]表示第m通道ADC的实际采样值导数

其中ΔT_m(ΔT_m＝Δt_mT_s)和ΔT_m+1(ΔT_m+1＝Δt_m+1T_s)分别表示第m和m+1通道的时间失配误差量；

S4.2：对步骤S4.1的表达式差值D_m，m＝1，2，3，4；取绝对值并求期望，得到：

其中：E代表求期望；

S4.3：对广义平稳信号，它本身及其它的导数的期望值是一个定值，并且具有时不变的特性。而本次实验TIADC中的每个子ADC都采样相同的模拟输入正弦信号x(t)。所以，认为每个子ADC输出的导数的期望值与原始输入信号x(t)导数的期望值相同，即：

E(|y′_m[n]|)＝E(|x′(t)D＝δ

其中：E(|y′_m[n]|)表示第m通道ADC输出导数绝对值的期望，E(|x′(t)|)表示输入信号导数绝对值的期望，δ表示常数；

S4.4：将步骤4.3的表达式代入到步骤4.2表达式可得：

S4.5：基于步骤S4.4表达式，A_m，m＝1，2，3，4；是近似关于相邻子ADC通道实际采样时间间隔的函数；

考虑到全部相邻子ADC通道时间间隔之和是一个定值MT_s；

其中：M是TIADC中子ADC通道数目；

将各个A_m值相加起来求平均，得到如下公式：

S4.6：基于步骤S4.5表达式，

是与整个系统采样周期T_s成比例，而与时间失配ΔT_m无关；将步骤4.4表达式与步骤4.5表达式相减，得到含有时间失配误差相关量：

S4.7：采用最小均方LMS方法对Δt_m进行迭代，迭代公式如下：

Δt_m(n+1)＝Δt_m(n)+μ×B_m

其中：Δt_m(n)前一时刻的时间失配误差值；Δt_m(n+1)后一时刻的时间失配误差值；μ为该算法的迭代步长。

与现有技术相比，本发明的有益效果为：

(1)本发明提出的基于一种低复杂度的TIADC时间失配误差校准方案全在数字域完成，而传统的校准方案大多都在数模混合域或者模拟域完成，易受外界环境温度等因素影响。

(2)本发明当输入信号为较低频率时，f_in/f_s＝0.11，f_s＝500MHz，未校准前有许多杂散谱，其中无杂散动态范围SFDR＝46.2dB,信噪比SNR＝42.2dB,有效位数ENOB＝6.72；经过三阶校准后，大部分杂散谱已基本抑制，其中无杂散动态范围SFDR＝104.1dB,信噪比SNR＝96.3dB,有效位数ENOB＝15.7。当输入信号为较高频率时，f_in/fs＝0.347，f_s＝500MHz，未校准前有许多杂散谱，其中无杂散动态范围SFDR＝36.1dB,信噪比SNR＝32.3dB,有效位数ENOB＝5.07；经过三阶校准后，大部分杂散谱已基本抑制，其中无杂散动态范围SFDR＝97.1dB,信噪比SNR＝93.5dB,有效位数ENOB＝15.23。当输入信号在整个Nyquist频段内，三阶校准前后SFDR平均提升58.4dB，SNR平均提升55.7dB。最后，当输入信号为多个频率时，f_in/fs＝0.147、0.247、0.347，f_in＝500MHz，经过三阶校准后，杂散谱大部分都被抑制。

(3)本发明提出的误差估计模块采用线性近似和统计方法，该方法只含有加减法运算，不涉及到乘法运算，在一定程度上降低了硬件资源消耗和算法复杂度。

(4)本发明提出的误差校准模块采用串行改进型泰勒补偿结构，相比于传统的泰勒补偿结构所用到的加法器、乘法器和微分器数目更少。比如对于四通道TIADC，经过改进的泰勒补偿结构要比传统的泰勒补偿结构所用到微分器要减少15个、乘法器要减少31个、加法器要减少15个。同理，如果TIADC通道数继续增加，资源消耗会减少更多。

(5)本发明提出的校准方案中估计模块和校准模块一起构成反馈式校准结构，可以实现对失配误差进行实时估计与校准。

(6)本发明提出的校准方案可推广到任意M通道TIADC系统，非常适合工程应用。

附图说明

附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。

图1为本发明的系统结构示意图；

图2为本发明TIADC系统结构图，(a)为TIADC原理图，(b)为TIADC时序图；

图3为本发明的TIADC中相邻子通道ADC采样波形图；

图4为本发明的四通道TIADC时间失配误差提取原理图；

图5为本发明的改进三阶级联泰勒补偿结构图；

图6为本发明的四通道TIADC时间失配误差校准算法整体框图；

图7为本发明的四通道TIADC在低频输入时，三阶校正前后所对应的输出频谱图，

(a)为校准之前图，(b)为一阶校准图，(c)为二阶校准图，(d)为三阶校准图；

图8为本发明的四通道TIADC在高频输入时，三阶校正前后所对应的输出频谱图，

(a)为校准之前图，(b)为一阶校准图，(c)为二阶校准图，(d)为三阶校准图；

图9为本发明的四通道TIADC在不同输入频率时，三阶校准前后SFDR和SNR变化；

图10为本发明的四通道TIADC在多频输入时，三阶校正前后所对应的输出频谱图；

(a)为校准之前图，(b)为一阶校准图，(c)为二阶校准图，(d)为三阶校准图。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。当然，此处所描述的具体实施例仅用以解释本发明，并不用于限定本发明。

实施例1

参见图1，本发明提供其技术方案为，一种低复杂度的TIADC时间失配误差校准方法，包括以下部件：

时钟分频模块，用于产生TIADC中各个子ADC通道的采样时钟信号；

模数转换模块，用于将外部输入的连续的模拟信号经ADC转换为数字信号；

数据复合模块，用于将各个信号输出为一路信号；

误差估计模块，采用线性近似和统计方法来提取各通道ADC的时间失配误差；

误差校准模块，采用串行改进型泰勒补偿方法来校准各个通道ADC的时间失配误差。

一种低复杂度的TIADC时间失配误差校准方法，包括以下步骤：

S1：模数转换模块在时钟分频模块控制下将外部输入连续的模拟信号x(t)转换成为M个通道的数字信号y₁[n]，y₂[n]，…，y_m[n]，…y_M[n]，并传递给数据复合模块；m＝1，2，…，M；

其中：y_m[n]表示第m通道ADC实际采样值，m＝1，2，…，M；

S2：用数据复合模块对TIADC系统M个通道的数字信号y₁[n]，y₂[n]，…，y_m[n]，…y_M[n]合路成一路信号y[n]，并将合路后的y[n]传递给误差校准模块；

其中：m＝1，2，…，M；

S3：采用基于串行改进型泰勒补偿的误差校准模块对TIADC合路信号y[n]进行校准，对校准后的合路信号

进行一定延时并M倍降采样，分别得到各个ADC校准后的输出信号

并传递给误差估计模块；

其中：

表示第m通道ADC校准后的数字信号，m＝1，2，…，M；

S4：采用基于线性近似和统计的误差估计模块来对各通道ADC残留的时间失配误差进行估计，将通道ADC1作为参考通道，认为通道ADC1是没有时间失配误差。得到M-1个时间失配误差量Δt₂，Δt₃，…，Δt_m，…，Δt_M，将得到的M-1个时间失配误差量与数据0一起传递给所述的数据复合模块；

其中：Δt_m表示第m通道ADC的时间失配误差，m＝2，3…，M；

S5：用数据复合模块将0,Δt₂,Δt₃,…，Δt_m，…，Δt_M合路成一路信号，并将合路后的[0,Δt₂,Δt₃，…，Δt_m，…，Δt_M]信号反馈到串行改进型泰勒补偿校准模块中作为输入。

所述步骤S3具体包括以下步骤：

S3.1：对于第m通道ADC实际采样值y_m用泰勒级数展开为：

其中：x_m(t)表示第m通道ADC理想采样值，

代表第m通道ADC理想采样值的l阶导数，Δt_m表示第m通道ADC时间失配误差；l为时间失配误差展开的阶数；

S3.2：基于步骤S3.1，第m通道ADC实际采样值y_m，展开成理想采样值x_m(t)与时间失配误差多项式

之和的形式；通常来说，更高阶的误差项所蕴含的误差能量会更小，甚至可以忽略不计；

忽略高于4次方时间失配误差阶数的多项式，则将步骤S3.1的表达式重新写成：

其中：x_m(t)表示第m通道ADC理想采样值，x′_m(t)，x″_m(t)，x″′_m(t)，

分别为第m通道ADC理想采样值的1，2，3，4阶导数；

由于在误差校准时，第m通道理想采样值x_m(t)是未知的，因此无法求得

可以使用第m通道ADC实际采样值y_m来代替x_m(t)，从而近似求得

S3.3：消除1阶误差项，用步骤S3.2的表达式减去1阶误差项的估计值Δt_my′_m，得出第m通道ADC经过1阶误差补偿后的输出

为：

S3.4：消除2阶误差项，对Δt_my′_m求一阶导并乘以

得到：

S3.5：将经过1阶误差补偿后的输出

减去步骤S3.4表达式，得到2阶误差补偿后的输出

为：

S3.6：消除3阶误差项，对

求一阶导并乘以

得到：

S3.7：将经过2阶误差补偿后的输出

减去步骤3.6表达式，得到3阶误差补偿后的输出

为：

所述步骤S4具体包括以下步骤：

S4.1：设TIADC系统第m和m+1通道的实际采样值分别为y_m[n]和y_m+1[n]；

根据线性近似原理，相邻子ADC通道的实际差值D_m近似为相邻子ADC通道实际采样时间间隔T_s+ΔT_m+1-ΔT_m乘以子ADC通道输出的导数y′_m[n]；m＝1，2，…，M；

对4通道TIADC，有如下近似公式：

其中：T_s表示TIADC的采样周期，y′_m[n]表示第m通道ADC的实际采样值导数，ΔT_m(ΔT_m＝Δt_mT_s)和ΔT_m+1(ΔT_m+1＝Δt_m+1T_s)分别表示第m和m+1通道的时间失配误差量；

S4.2：对步骤S4.1的表达式差值D_m，m＝1，2，3，4；取绝对值并求期望，得到：

其中：E代表求期望；

S4.3：对广义平稳信号，它本身及其它的导数的期望值是一个定值，并且具有时不变的特性。而本次实验TIADC中的每个子ADC都采样相同的模拟输入正弦信号x(t)。所以，认为每个子ADC输出的导数的期望值与原始输入信号x(t)导数的期望值相同，即：

E(|y′_m[n]|)＝E(|x'(t)|)＝δ

其中：E(|y′_m[n]|)表示第m通道ADC输出导数绝对值的期望，E(|x′(t)|)表示输入信号导数绝对值的期望，δ表示常数；

S4.4：将步骤4.3的表达式代入到步骤4.2表达式可得：

S4.5：基于步骤S4.4表达式，A_m，m＝1，2，3，4；是近似关于相邻子ADC通道实际采样时间间隔的函数；

考虑到全部相邻子ADC通道时间间隔之和是一个定值MT_s；

其中：M是TIADC中子ADC通道数目；

将各个A_m值相加起来求平均，得到如下公式：

S4.6：基于步骤S4.5表达式，

是与整个系统采样周期T_s成比例，而与时间失配ΔT_m无关；将步骤4.4表达式与步骤4.5表达式相减，得到含有时间失配误差相关量：

S4.7：采用最小均方LMS方法对Δt_m进行迭代，迭代公式如下：

Δt_m(n+1)＝Δt_m(n)+μxB_m

其中：Δt_m(n)前一时刻的时间失配误差值；Δt_m(n+1)后一时刻的时间失配误差值；μ为该算法的迭代步长。

实施例2

在实施例1的基础上，首先，对本发明的四通道TIADC系统进行说明，将四通道TIADC系统的采样率设置为500MHz，即每个内部ADC的采样速率设置为250MHZ，分辨率设置16位，量程为±1v。在仿真过程中加入高斯白噪声，来模拟系统实际中的量化误差、随机噪声等各种固有噪声。同时将通道ADC1视为参考通道，对通道ADC2、ADC3和ADC4依次加入[0.01,0.02,0.03]T_S的时间失配误差。

图2a和图2b分别显示了M通道TIADC系统结构原理图和时序图。其中T_s表示TIADC采样间隔，f_s表示TIADC采样频率；。

图3为本发明的TIADC中相邻子通道ADC采样波形图。其中黑色点和白色点分别表示理想采样值和实际采样值，从图中可以看到，根据线性近似原理，相邻子ADC通道的实际差值D_m可以近似为相邻子ADC通道实际采样时间间隔T_s+ΔT_m+1-ΔT_m乘以子ADC通道输出的导数y′_m[n]。

图4为本发明的四通道TIADC时间失配误差提取原理图。从图中可以看出，估计模块中只含有加减法运算，不涉及到相对复杂的乘法运算，在一定程度上降低了硬件资源消耗和算法复杂度。

图5为本发明的改进三阶级联泰勒补偿结构图。从图中可以看出，微分器、乘法器以及加法器所用数目较少。

表1为本发明四通道TIADC改进与传统三阶级联泰勒补偿结构消耗对比表；从表中可以看出，以四通道TIADC为例，经过改进的泰勒补偿结构要比传统的泰勒补偿结构所用到微分器要减少15个、乘法器要减少31个、加法器要减少15个。同理，如果TIADC通道数继续增加，资源消耗会减少更多。

表1：四通道TIADC改进与传统的三阶级联泰勒补偿结构消耗对比表

图6为本发明的四通道TIADC时间失配误差校准算法整体框图。从图中可以看出，误差补偿模块与误差估计模块一起构成反馈式校准结构，以便于能够对时间失配误差进行实时估计与校准。

图7为本发明的四通道TIADC在低频输入时(f_in/f_s＝0.11，f_s＝500MHz)，未校准前和各阶校准后输出频谱图。从图7(a)中可看出，输入信号为较低频率时，未校准前有许多杂散谱，其中无杂散动态范围SFDR＝46.2dB,信噪比SNR＝42.2dB,有效位数ENOB＝6.72；从图7(b)中可看出，经过一阶校准后，杂散谱有所抑制，其中无杂散动态范围SFDR＝77.9dB,信噪比SNR＝75.2dB,有效位数ENOB＝12.2；从图7(c)中可看出，经过二阶校准后，杂散谱也有所抑制，其中无杂散动态范围SFDR＝100.2dB,信噪比SNR＝95.5dB,有效位数ENOB＝15.57；从图7(d)中可看出，经过三阶校准后，杂散谱更也有所抑制，其中无杂散动态范围SFDR＝104.1dB,信噪比SNR＝96.3dB,有效位数ENOB＝15.7。

图8为本发明的四通道TIADC在高频输入时(f_in/f_s＝0.347，f_s＝500MHz)，未校准前和各阶校准后输出频谱图。从图8(a)中可看出，输入信号为较高频率时，未校准前有许多杂散谱，其中无杂散动态范围SFDR＝36.1dB,信噪比SNR＝32.3dB,有效位数ENOB＝5.07；从图8(b)中可看出，经过一阶校准后，杂散谱有所抑制，其中无杂散动态范围SFDR＝63.1dB,信噪比SNR＝62.7dB,有效位数ENOB＝10.12；从图8(c)中可看出，经过二阶校准后，杂散谱也有所抑制，其中无杂散动态范围SFDR＝94.1dB,信噪比SNR＝90.7dB,有效位数ENOB＝14.77；从图8(d)中可看出，经过三阶校准后，杂散谱更也有所抑制，其中无杂散动态范围SFDR＝97.1dB,信噪比SNR＝93.5dB,有效位数ENOB＝15.23。

表2为本发明四通道TIADC的不同阶数改进泰勒补偿效果表。从表中可看出，当泰勒补偿的级联阶数达到四阶和五阶时，相对于三阶级联校准，TIADC各项动态性能指标发生微小变化。因为，假设时间失配误差的数量级是10^-2，则四阶和五阶误差项的数量级分别达到10^-8和10^-10。所以对更高阶的误差项的补偿可以忽略不计。因此从校准性能和资源消耗方面折中考虑，一般利用三阶级联泰勒补偿即可完成校准。

表2：四通道TIADC的不同阶数改进泰勒补偿效果表

图9为本发明的四通道TIADC输入信号在整个Nyquist频段内，三阶校准前后SFDR和SNR变化情况。从图中可以很清楚发现，本发明输入信号在整个奈奎斯特频段内均可适用，其中SFDR平均提升58.4dB，SNR平均提升55.7dB。

图10为本发明的四通道TIADC在多频输入时(f_in/f_s＝0.147、0.247、0.347，f_in＝500MHz)，未校准前和各阶校准后输出频谱图。从图10(a)中可看出，输入信号为多个频率时，未校准前有许多杂散谱；从图10(b)中可看出，经过一阶校准后，杂散谱有所抑制；从图10(c)中可看出，经过二阶校准后，杂散谱相比一阶校准有所抑制；从图10(d)中可看出，经过三阶校准后，杂散谱抑制更明显。

采用了上述技术方案，本发明提出了一种基于低复杂度的TIADC时间失配误差校准方案，采用线性近似和统计原理，对相邻通道间的输出信号作相关运算来估计时间失配误差，再利用一种改进的基于泰勒级数展开的高阶误差校正方法进行误差补偿，从而进一步减少了硬件实现规模。

本发明所提出的基于低复杂度的TIADC时间失配误差校准方法适用于较高精度的TIADC系统，其中误差补偿模块与误差估计模块一起构成反馈式校准结构，以便于能够对时间失配误差实时估计与校准。本发明相比其它方法能以较低的复杂度完成任意通道的TIADC系统校准，而且，不论当输入信号为单频或多频时，在整个Nyquist采样频率内都具有良好的校准效果。

以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (3)

1.一种低复杂度的TIADC时间失配误差校准方法，其特征在于，包括以下步骤：

S1：模数转换模块在时钟分频模块控制下将外部输入连续的模拟信号x(t)转换成为M个通道的数字信号y₁[n]，y₂[n]，…，y_m[n]，…y_M[n]，并传递给数据复合模块；m＝1，2，…，M；

其中：y_m[n]表示第m通道ADC实际采样值，m＝1，2，…，M；

S2:用数据复合模块对TIADC系统M个通道的数字信号y₁[n]，y₂[n]，…，y_m[n]，…y_M[n]合路成一路信号y[n]，并将合路后的y[n]传递给误差校准模块；

其中：m＝1，2，…，M；

S3：采用基于串行改进型泰勒补偿的误差校准模块对TIADC合路信号y[n]进行校准，对校准后的合路信号

进行一定延时并M倍降采样，分别得到各个ADC校准后的输出信号

并传递给误差估计模块；

其中：

表示第m通道ADC校准后的数字信号，m＝1，2，…，M；

S4：采用基于线性近似和统计的误差估计模块来对各通道ADC残留的时间失配误差进行估计，得到M-1个时间失配误差Δt₂，Δt₃，…，Δt_m，…，Δt_M，将得到的M-1个时间失配误差与数据0一起传递给所述的数据复合模块；

其中：Δt_m表示第m通道ADC的时间失配误差，m＝2，3…，M；

S5：用数据复合模块将0，Δt₂，Δt₃，…，Δt_m，…，Δt_M合路成一路信号，并将合路后的[0，Δt₂，Δt₃，…，Δt_m，…，Δt_M]信号反馈到串行改进型泰勒补偿校准模块中作为输入。

2.根据权利要求1所述的一种低复杂度的TIADC时间失配误差校准方法，其特征在于，所述步骤S3具体包括以下步骤：

S3.1：对于第m通道ADC实际采样值y_m用泰勒级数展开为：

其中：x_m(t)表示第m通道ADC理想采样值，

代表第m通道ADC理想采样值的l阶导数，Δt_m表示第m通道ADC时间失配误差；l为时间失配误差展开的阶数；

S3.2：基于步骤S3.1，第m通道ADC实际采样值y_m，展开成理想采样值x_m(t)与时间失配误差多项式

之和的形式；

忽略高于4次方时间失配误差阶数的多项式，则将步骤S3.1的表达式重新写成：

其中：x_m(t)表示第m通道ADC理想采样值，x′_m(t)，x″_m(t)，x″′_m(t)，

分别为第m通道ADC理想采样值的1，2，3，4阶导数；

S3.3：消除1阶误差项，用步骤S3.2的表达式减去1阶误差项的估计值Δt_my′_m，得出第m通道ADC经过1阶误差补偿后的输出

为：

S3.4：消除2阶误差项，对Δt_my′_m求一阶导并乘以

得到：

S3.5：将经过1阶误差补偿后的输出

减去步骤S3.4表达式，得到2阶误差补偿后的输出

为：

S3.6：消除3阶误差项，对

求一阶导并乘以

得到：

S3.7：将经过2阶误差补偿后的输出

减去步骤3.6表达式，得到3阶误差补偿后的输出

为：

3.根据权利要求1所述的一种低复杂度的TIADC时间失配误差校准方法，其特征在于，所述步骤S4具体包括以下步骤：

S4.1：设TIADC系统第m和m+1通道的实际采样值分别为y_m[n]和y_m+1[n]；

根据线性近似原理，相邻子ADC通道的实际差值D_m近似为相邻子ADC通道实际采样时间间隔T_s+ΔT_m+1-ΔT_m乘以子ADC通道输出的导数y′_m[n]；m＝1，2，…，M；

对4通道TIADC，有如下近似公式：

其中：T_s表示TIADC的采样周期，y′_m[n]表示第m通道ADC的实际采样值导数；ΔT_m(ΔT_m＝Δt_mT_s)和ΔT_m+1(ΔT_m+1＝Δt_m+1T_s)分别表示第m和m+1通道的时间失配误差量；

S4.2：对步骤S4.1的表达式差值D_m，m＝1，2，3，4；取绝对值并求期望，得到：

其中：E代表求期望；

S4.3：每个子ADC输出的导数的期望值与原始输入信号x(t)导数的期望值相同，即：

E(|y′_m(n)|)＝E(|x′(t)|)＝δ

其中：E(|y′_m(n)|)表示第m通道ADC输出导数绝对值的期望，E(|x′(t)|)表示输入信号导数绝对值的期望，δ表示常数；

S4.4：将步骤4.3的表达式代入到步骤4.2表达式可得：

S4.5：基于步骤S4.4表达式，A_m，m＝1，2，3，4；是近似关于相邻子ADC通道实际采样时间间隔的函数；

考虑到全部相邻子ADC通道时间间隔之和是一个定值MT_s；

其中：M是TIADC中子ADC通道数目；

将各个A_m值相加起来求平均，得到如下公式：

S4.6：基于步骤S4.5表达式，

是与整个系统采样周期T_s成比例，而与时间失配ΔT_m无关；将步骤4.4表达式与步骤4.5表达式相减，得到含有时间失配误差相关量：

S4.7：采用最小均方LMS方法对Δt_m进行迭代，迭代公式如下：

Δt_m(n+1)＝Δt_m(n)+μ×B_m

其中：Δt_m[n]前一时刻的时间失配误差值；Δt_m(n+1)后一时刻的时间失配误差值；μ为该算法的迭代步长。

Images