[go: up one dir, main page]

TWI724198B - 對被處理體進行處理之方法 - Google Patents

對被處理體進行處理之方法 Download PDF

Info

Publication number
TWI724198B
TWI724198B TW106122806A TW106122806A TWI724198B TW I724198 B TWI724198 B TW I724198B TW 106122806 A TW106122806 A TW 106122806A TW 106122806 A TW106122806 A TW 106122806A TW I724198 B TWI724198 B TW I724198B
Authority
TW
Taiwan
Prior art keywords
gas
mask
area
region
plasma
Prior art date
Application number
TW106122806A
Other languages
English (en)
Other versions
TW201812902A (zh
Inventor
森北信也
伴瀬貴德
瀬谷祐太
新妻良祐
Original Assignee
日商東京威力科創股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商東京威力科創股份有限公司 filed Critical 日商東京威力科創股份有限公司
Publication of TW201812902A publication Critical patent/TW201812902A/zh
Application granted granted Critical
Publication of TWI724198B publication Critical patent/TWI724198B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Electromagnetism (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

一實施形態之方法MT提供一種於有機膜等之加工中能夠進行圖案形狀之控制之技術。成為一實施形態之方法MT之應用對象之晶圓W具備被蝕刻層EL、有機膜OL、及遮罩ALM，有機膜OL係由第1區域VL1與第2區域VL2構成，遮罩ALM設置於第1區域VL1上，第1區域VL1設置於第2區域VL2上，第2區域VL2設置於被蝕刻層EL上。方法MT係於收容有晶圓W之處理容器12內產生含有氮氣之氣體之電漿而對第1區域VL1進行蝕刻直至到達第2區域VL2，自第1區域VL1形成遮罩OLM1，於遮罩OLM1之側面SF保形形成保護膜SX，且對第2區域VL2進行蝕刻直至到達被蝕刻層EL，自第2區域VL2形成遮罩OLM2。

Description

對被處理體進行處理之方法
本發明之實施形態係關於一種對被處理體進行處理之方法。
於半導體器件等電子器件之製造製程，有時使用電漿處理裝置進行被處理體之電漿處理，作為電漿處理之一種，有電漿蝕刻。用於電漿蝕刻之抗蝕劑遮罩係藉由光微影技術形成，形成於被蝕刻層之圖案之極限尺寸依存於藉由光微影技術形成之抗蝕劑遮罩之解析度。然而，抗蝕劑遮罩之解析度具有解析極限。對電子器件之高積體化之要求愈發提高，要求形成較抗蝕劑遮罩之解析極限小之尺寸之圖案。因此，如專利文獻1中所記載提出之技術，係藉由於抗蝕劑遮罩上形成氧化矽膜而調整該抗蝕劑遮罩之尺寸，且縮小由該抗蝕劑遮罩提供之開口之寬度。 先前技術文獻 專利文獻 專利文獻1：日本專利特開2004-80033號公報
[發明所欲解決之問題] 另一方面，藉由近年來電子器件之伴隨高積體化之微細化，於被處理體上進行之圖案形成中要求高精度之最小線寬(CD：Critical Dimension，臨界尺寸)之控制。進而，根據電子器件之量產性之觀點，亦要求長期穩定之最小線寬之再現性等。尤其於進行積層構造中包含之例如有機膜等之加工之情形時，有無法維持有機膜等之圖案形狀而於該加工之前後產生CD之變化之情形。因此，於有機膜等之加工中較理想為實現能夠進行圖案形狀之控制之技術。 [解決問題之技術手段] 於一態樣中，提供一種對被處理體進行處理之方法。被處理體具備被蝕刻層、設置於被蝕刻層上之有機膜、及設置於有機膜上之遮罩，有機膜係由第1區域與第2區域構成，遮罩設置於第1區域上，第1區域設置於第2區域上，第2區域設置於被蝕刻層上。該方法具備以下步驟：於收容有被處理體之電漿處理裝置之處理容器內，產生第1氣體之電漿，使用電漿與遮罩對第1區域進行蝕刻直至到達第2區域，於第1區域之側面保形形成保護膜(稱為步驟a)；及使用保護膜維持第1區域之形狀，並對第2區域進行蝕刻直至到達被蝕刻層(稱為步驟b)。 於上述方法中，將對有機膜進行蝕刻之步驟分為二個步驟(步驟a中包含之步驟)及步驟b。於對有機膜進行蝕刻之第一步驟(步驟a中包含之步驟)中，藉由第1氣體之電漿對有機膜中之第1區域進行蝕刻，於第1區域之側面預先形成保護膜(步驟a)，此後，於對有機膜進行蝕刻之第二步驟b中，使用第1區域與保護膜維持第1區域之形狀，並對有機膜中之剩餘之第2區域進行蝕刻直至到達被蝕刻層。如此，於有機膜之蝕刻中，於步驟b中，藉由保護膜能抑制第1區域之寬度因蝕刻所致之減少，故於步驟b中可將第2區域之寬度與第1區域之寬度獨立進行控制。即，可獨立地控制有機膜之Top CD(與第1區域之上端之寬度對應)與Bottom CD(與第2區域之寬度對應)。 於一實施形態中，第1氣體可包含氫氣與氮氣。如此，藉由包含氫氣與氮氣之第1氣體之電漿可對有機膜垂直性良好地進行蝕刻，從而可抑制由蝕刻導致之圖案寬度之變動。 於一實施形態中，保護膜可為氧化膜。如此，由於保護膜為氧化膜，故於對第2區域進行相對於氧化膜為高選擇比之蝕刻之情形時，可良好地控制對第2區域之蝕刻量(尤其沿被蝕刻層之表面之方向上之蝕刻量)。 於一實施形態中，步驟a係藉由反覆執行包含以下步驟之製程而可於第1區域之側面保形形成保護膜，上述步驟包括：對第1區域進行蝕刻直至到達第2區域之後，將第2氣體供給至處理容器內(稱為步驟c)；於步驟c執行後，淨化處理容器內之空間(稱為步驟d)；於步驟d執行後，於處理容器內產生第3氣體之電漿(稱為步驟e)；及於步驟e執行後，淨化處理容器內之空間。而且，步驟c可設為不產生第2氣體之電漿者。如此，步驟a藉由與ALD(Atomic Layer Deposition，原子層沈積)法相同之方法而於第1區域之側面保形形成保護膜，故可提高對第1區域之保護強度，並可以均勻之膜厚形成對第1區域予以保護之保護膜。 於一實施形態中，第2氣體可包含胺基矽烷系氣體。如此，由於第2氣體包含胺基矽烷系氣體，故藉由步驟c而沿第1區域之側面等之原子層於第1區域等之上形成矽之反應前驅物。 於一實施形態中，第2氣體可包含單胺基矽烷。因此，使用包含單胺基矽烷之第2氣體可於步驟c中形成矽之反應前驅物。 於一實施形態中，第2氣體中所含之胺基矽烷系氣體可包含具有1～3個矽原子之胺基矽烷。第2氣體中所含之胺基矽烷系氣體可包含具有1～3個胺基之胺基矽烷。如此，對於第2氣體中所含之胺基矽烷系氣體，可使用具有1～3個矽原子之胺基矽烷。又，對於第2氣體中所含之胺基矽烷系氣體，可使用具有1～3個胺基之胺基矽烷。 於一實施形態中，第3氣體可含有氧原子。例如，第3氣體可包含二氧化碳氣體或氧氣。如此，由於第3氣體含有氧原子，故於步驟e中，藉由將該氧原子與設置於第1區域等之上之矽之反應前驅物鍵結而可於第1區域等之上保形形成氧化矽之保護膜。又，於第3氣體為二氧化碳氣體之情形時，由於第3氣體含有碳原子，故可藉由該碳原子抑制氧原子對第1區域等之腐蝕。 於一實施形態中，步驟a可進而包含以下步驟：於反覆執行製程之後於處理容器內產生第4氣體之電漿，且使用電漿去除藉由反覆執行製程而形成於第2區域之表面之膜。而且，第4氣體可含有氟。如此，使用含氟之第4氣體之電漿對藉由反覆執行製程而形成之膜各向異性地進行蝕刻，可選擇地去除形成於第2區域之表面之膜，故於該去除之後，能夠對第2區域進行蝕刻。 於一實施形態中，步驟b係於處理容器內產生第5氣體之電漿，且可使用電漿、第1區域、及保護膜蝕刻第2區域。如此，於步驟b中，可使用第5氣體之電漿進行第2區域之蝕刻。 於一實施形態中，步驟b可包含處理容器內之壓力成為第1壓力之期間、及於該期間之後處理容器內之壓力成為第2壓力之期間。而且，可使第2壓力高於第1壓力。如此，於步驟b中，可藉由增加處理容器內之壓力而於沿著被蝕刻層之表面之方向推進對第2區域之蝕刻。因此，於步驟b中可適當地控制第2區域之寬度。 於一實施形態中，第5氣體包含氧氣。如此，由於第5氣體包含氧氣，故可良好對有機膜進行蝕刻，尤其對沿著被蝕刻層之表面之方向之有機膜進行蝕刻。 於一實施形態中，步驟a可進而具備以下步驟：於對第1區域進行蝕刻直至到達第2區域之後、且於第1區域之側面保形形成保護膜之前，使處理容器內產生電漿且對設置於處理容器之上部電極施加負直流電壓，藉此對第1區域照射二次電子。如此，於步驟a中，對第1區域進行蝕刻直至到達第2區域之後，對第1區域照射二次電子，故可於保護膜形成前對第1區域進行改質，從而可抑制由後續步驟導致之第1區域之損傷。 於一實施形態中，於步驟b執行前，第2區域之厚度為10 nm以上且20 nm以下。如此，若第2區域之厚度為10 nm以上且20 nm以下，則於步驟b中可良好地調節第2區域之寬度。 [發明之效果] 如以上所說明般，可實現一種於有機膜等之加工中可進行圖案形狀之控制之技術。
以下，參照圖式對各種實施形態詳細地進行說明。再者，於各圖式中對於相同或相當之部分標註相同之符號。 圖1係表示一實施形態之方法之流程圖。圖1所示之一實施形態之方法MT係對被處理體(以下，有時稱為「晶圓」)進行處理之方法。如圖1所示，方法MT具備步驟ST1～ST4、製程SQ、及步驟ST6～ST8。製程SQ具備步驟ST5a～ST5d。又，一實施形態之方法MT能夠使用單一之電漿處理裝置(下述之電漿處理裝置10)執行，但亦能對應方法MT之各步驟使用複數個電漿處理裝置10。 圖2係表示電漿處理裝置之一例之圖。圖2中概略地表示於對被處理體進行處理之方法之各種實施形態中能夠利用之電漿處理裝置10之剖面構造。如圖2所示，電漿處理裝置10係電容耦合型電漿蝕刻裝置。 電漿處理裝置10具備：處理容器12、排氣口12e、搬入搬出口12g、支持部14、載置台PD、直流電源22、開關23、冷媒流路24、配管26a、配管26b、上部電極30、絕緣性屏蔽構件32、電極板34、氣體噴出孔34a、電極支持體36、氣體擴散室36a、氣體通流孔36b、氣體導入口36c、氣體供給管38、氣體源群40、閥群42、流量控制器群45、積存物遮罩46、排氣板48、排氣裝置50、排氣管52、閘閥54、第1高頻電源62、第2高頻電源64、整合器66、整合器68、電源70、控制部Cnt、聚焦環FR、加熱器電源HP、及加熱器HT。載置台PD具備靜電吸盤ESC及下部電極LE。下部電極LE具備第1板18a及第2板18b。處理容器12劃分形成處理空間Sp。 處理容器12具有大致圓筒形狀。處理容器12例如包含鋁。處理容器12之內壁面實施陽極氧化處理。處理容器12安全接地。 支持部14於處理容器12之內側設置於處理容器12之底部上。支持部14具備大致圓筒狀之形狀。支持部14例如包含絕緣材料。構成支持部14之絕緣材料如石英般可含有氧。支持部14於處理容器12內自處理容器12之底部朝鉛直方向延伸。 載置台PD設置於處理容器12內。載置台PD藉由支持部14支持。載置台PD於載置台PD之上表面保持晶圓W。晶圓W係被處理體。載置台PD具有下部電極LE及靜電吸盤ESC。 下部電極LE包含第1板18a及第2板18b。第1板18a及第2板18b包含例如鋁等金屬。第1板18a及第2板18b具備大致圓盤狀之形狀。第2板18b設置於第1板18a上。第2板18b電性連接於第1板18a。 靜電吸盤ESC設置於第2板18b上。靜電吸盤ESC具有於一對絕緣層之間、或一對絕緣片材之間配置有導電膜之電極之構造。直流電源22經由開關23而電性連接於靜電吸盤ESC之電極。靜電吸盤ESC藉由來自直流電源22之直流電壓所產生之庫倫力等靜電力而吸附晶圓W。藉此，靜電吸盤ESC可保持晶圓W。 聚焦環FR係以包圍晶圓W之邊緣及靜電吸盤ESC之方式配置於第2板18b之周緣部上。聚焦環FR係為了提高蝕刻之均勻性而設置。聚焦環FR包含根據蝕刻對象之膜之材料而適當選擇之材料，例如可包含石英。 冷媒流路24設置於第2板18b之內部。冷媒流路24構成調溫機構。對冷媒流路24自設置於處理容器12之外部之冷凍器單元經由配管26a而供給冷媒。供給至冷媒流路24之冷媒經由配管26b返回至冷凍器單元。如此，以使冷媒循環之方式對冷媒流路24進行供給。藉由控制該冷媒之溫度而控制由靜電吸盤ESC支持之晶圓W之溫度。氣體供給線28將來自傳熱氣體供給機構之傳熱氣體、例如He氣供給至靜電吸盤ESC之上表面與晶圓W之背面之間。 加熱器HT係加熱元件。加熱器HT例如被埋入至第2板18b內。加熱器電源HP連接於加熱器HT。藉由自加熱器電源HP對加熱器HT供給電力而調整載置台PD之溫度，繼而，調整載置於該載置台PD上之晶圓W之溫度。再者，加熱器HT可內置於靜電吸盤ESC。 上部電極30於載置台PD之上方，與載置台PD對向配置。下部電極LE與上部電極30大致相互平行地設置。於上部電極30與下部電極LE之間提供處理空間Sp。處理空間Sp係用以對晶圓W進行電漿處理之空間區域。 上部電極30經由絕緣性屏蔽構件32而支持於處理容器12之上部。絕緣性屏蔽構件32包含絕緣材料，例如石英般可含有氧。上部電極30可包含電極板34及電極支持體36。電極板34面向處理空間Sp。電極板34具備複數個氣體噴出孔34a。於一實施形態中，電極板34可包含矽。於另一實施形態中，電極板34可包含氧化矽。 電極支持體36係支持電極板34使其裝卸自如地者，例如可包含鋁等導電性材料。電極支持體36可具有水冷構造。氣體擴散室36a設置於電極支持體36之內部。複數個氣體通流孔36b之各者連通於氣體噴出孔34a。複數個氣體通流孔36b之各者自氣體擴散室36a向下方(朝載置台PD之側)延伸。 氣體導入口36c對氣體擴散室36a引導處理氣體。氣體導入口36c設置於電極支持體36。氣體供給管38連接於氣體導入口36c。 氣體源群40經由閥群42及流量控制器群45而連接於氣體供給管38。氣體源群40具有複數個氣體源。複數個氣體源可包含胺基矽烷系氣體源、氧氣源、氫氣源、氮氣源、二氧化碳氣體源、氟化碳氣體源、及稀有氣體源。作為胺基矽烷系氣體(下述之第2氣體G1中所含之氣體)，可使用胺基之數量較少之分子構造者，例如可使用單胺基矽烷(H3 -Si-R(R為包含有機基且可經取代之胺基))。上述胺基矽烷系氣體(下述之第2氣體G1中所含之氣體)可包含可具有1～3個矽原子之胺基矽烷，或可包含具有1～3個胺基之胺基矽烷。具有1～3個矽原子之胺基矽烷可為具有1～3個胺基之單矽烷(單胺基矽烷)、具有1～3個胺基之二矽烷、或具有1～3個胺基之三矽烷。進而，上述胺基矽烷可具有亦可被取代之胺基。進而，上述胺基可由甲基、乙基、丙基、及丁基之任一者取代。進而，上述之甲基、乙基、丙基、或丁基可由鹵基取代。作為氟化碳氣體，可使用CF4 氣體、C4 F6 氣體、C4 F8 氣體等任意之氟化碳氣體。又，作為稀有氣體，可使用He氣、Ar氣體等任意之稀有氣體。 閥群42包含複數個閥。流量控制器群45包含質量流量控制器等複數個流量控制器。氣體源群40之複數個氣體源之各者經由閥群42之對應之閥、及流量控制器群45之對應之流量控制器而連接於氣體供給管38。因此，電漿處理裝置10能夠將來自氣體源群40之複數個氣體源中之被選擇之一種以上之氣體源的氣體以經個別地調整後之流量而供給至處理容器12內。又，電漿處理裝置10中，沿處理容器12之內壁裝卸自如地設置有積存物遮罩46。積存物遮罩46亦設置於支持部14之外周。積存物遮罩46係防止蝕刻副產物(堆積物)附著於處理容器12者，可藉由將Y2 O3 等陶瓷被覆於鋁材而構成。積存物遮罩除Y2 O3 之外，還可包含例如石英般含有氧之材料。 排氣板48設置於處理容器12之底部側、且支持部14與處理容器12之側壁之間。排氣板48例如可藉由將Y2 O3 等陶瓷被覆於鋁材而構成。排氣口12e於排氣板48之下方設置於處理容器12。排氣裝置50經由排氣管52而連接於排氣口12e。排氣裝置50具有渦輪分子泵等真空泵，可將處理容器12內之空間減壓至所需之真空度。搬入搬出口12g係晶圓W之搬入搬出口。搬入搬出口12g設置於處理容器12之側壁。搬入搬出口12g能夠藉由閘閥54而開閉。 第1高頻電源62係產生電漿產生用第1高頻電力之電源，其產生27～100[MHz]之頻率，於一例中產生40[MHz]之高頻電力。第1高頻電源62經由整合器66連接於上部電極30。整合器66係用以使第1高頻電源62之輸出阻抗與負載側(下部電極LE側)之輸入阻抗整合之電路。再者，第1高頻電源62亦可經由整合器66連接於下部電極LE。 第2高頻電源64係產生用以將離子饋入至晶圓W之第2高頻電力、即高頻偏壓電力之電源，其產生400[kHz]～40.68[MHz]之範圍內之頻率，於一例中產生3.2[MHz]之高頻偏壓電力。第2高頻電源64經由整合器68連接於下部電極LE。整合器68係用以使第2高頻電源64之輸出阻抗與負載側(下部電極LE側)之輸入阻抗整合之電路。又，電源70連接於上部電極30。電源70將用以向電極板34饋入存在於處理空間Sp內之正離子之電壓施加至上部電極30。於一例中，電源70係產生負直流電壓之直流電源。若將此種電壓自電源70施加至上部電極30，則存在於處理空間Sp之正離子與電極板34碰撞。藉此，自電極板34釋出二次電子及/或矽。 控制部Cnt係具備處理器、記憶部、輸入裝置、顯示裝置等之電腦，其控制電漿處理裝置10之各部。具體而言，控制部Cnt連接於閥群42、流量控制器群45、排氣裝置50、第1高頻電源62、整合器66、第2高頻電源64、整合器68、電源70、加熱器電源HP、及冷凍器單元。 控制部Cnt依照基於所輸入之製程配方之程式動作，發送控制信號。藉由來自控制部Cnt之控制信號能夠控制自氣體源群供給之氣體之選擇及流量、排氣裝置50之排氣、來自第1高頻電源62及第2高頻電源64之電力供給、來自電源70之電壓施加、加熱器電源HP之電力供給、來自冷凍器單元之冷媒流量及冷媒溫度。再者，本說明書中揭示之對被處理體進行處理之方法(圖1所示之方法MT)之各步驟可藉由利用控制部Cnt之控制使電漿處理裝置10之各部動作而執行。 其次，參照圖1詳細地說明一實施形態之方法MT。於以下之說明中，參照圖1及圖2之同時參照圖3、圖4。圖3之(a)部係表示圖1所示之主要步驟實施前之被處理體之狀態之剖視圖。圖3之(b)部～(e)部係表示圖1所示之主要步驟實施後之被處理體之狀態之剖視圖。圖4之(a)部～(c)部模式性表示藉由圖1所示之製程之執行而形成膜之狀況。 於步驟ST1中，準備圖3之(a)部所示之晶圓W作為圖2所示之晶圓W。步驟ST1中，準備圖3之(a)部所示之晶圓W，將晶圓W收容於電漿處理裝置10之處理容器12內，且載置於載置台PD上。如圖3之(a)部所示，於步驟ST1中準備之晶圓W具有基板SB、被蝕刻層EL、有機膜OL、抗反射膜AL、及遮罩MK1。 被蝕刻層EL設置於基板SB上。被蝕刻層EL係包含對有機膜OL選擇性地蝕刻之材料之層，且使用絕緣膜。被蝕刻層EL例如可包含氧化矽(SiO2 )。再者，被蝕刻層EL可包含多晶矽、氮化矽(SiN)等其他材料。 有機膜OL設置於被蝕刻層EL上。有機膜OL例如可為包含碳或矽之層，且可為SOH(旋塗硬質遮罩)層。有機膜OL只要為能夠對下述之保護膜SX之材料(氧化矽膜)進行選擇性地蝕刻之材料，則並不限於上述SOH。例如，作為有機膜OL之材料，除上述SOH之外，還可為SiN、多晶矽、非晶矽等。抗反射膜AL係含有矽之抗反射膜，且設置於有機膜OL上。 再者，於以下之說明中，為方便起見，將有機膜OL分為第1區域VL1與第2區域VL2。即，有機膜OL設為由第1區域VL1與第2區域VL2構成者。第1區域VL1與第2區域VL2之交界面並非物理面而是虛擬面。第1區域VL1與第2區域VL2包含相同之材料，且沿晶圓W之表面延伸。第2區域VL2之厚度LM例如為10[nm]以上且20[nm]以下之程度。遮罩MK1設置於第1區域VL1上，第1區域VL1設置於第2區域VL2上，第2區域VL2設置於被蝕刻層EL上。 遮罩MK1設置於抗反射膜AL上。遮罩MK1係包含抗蝕劑材料之抗蝕劑遮罩，且藉由以光微影技術將抗蝕劑層圖案化而製作。遮罩MK1局部地覆蓋抗反射膜AL。遮罩MK1劃分形成使抗反射膜AL局部地露出之開口(圖案)。遮罩MK1之圖案例如係線與空間圖案。遮罩MK1可具有提供俯視為圓形之開口之圖案。或遮罩MK1可具有提供俯視為橢圓形狀之開口之圖案。 於繼步驟ST1後之步驟ST2中，對抗反射膜AL進行蝕刻。具體而言，自氣體源群40之複數個氣體源中之被選擇之氣體源作為含有氟化碳氣體之處理氣體供給至處理容器12內。繼而，自第1高頻電源62供給高頻電力。自第2高頻電源64供給高頻偏壓電力。藉由使排氣裝置50動作而將處理容器12內之空間之壓力設定為特定之壓力。藉此，產生含有氟化碳氣體之處理氣體之電漿。所產生之電漿中之含有氟之活性物質對抗反射膜AL之全部區域中之自遮罩MK1露出之區域進行蝕刻。藉此，自抗反射膜AL形成遮罩ALM。遮罩ALM於對有機膜OL之蝕刻中被用作遮罩。 於繼步驟ST2後之步驟ST3中，於收容有晶圓W之電漿處理裝置10之處理容器12內產生第1氣體之電漿，使用該電漿與遮罩ALM對第1區域VL1進行蝕刻直至到達第2區域VL2，自第1區域VL1形成遮罩OLM1。具體而言，自氣體源群40之複數個氣體源中之被選擇之氣體源將含有氫氣與氮氣之第1氣體作為處理氣體供給至處理容器12內。繼而，自第1高頻電源62供給高頻電力。自第2高頻電源64供給高頻偏壓電力。藉由使排氣裝置50動作而將處理容器12內之壓力設定為特定之壓力。以上述方式，於處理容器12之處理空間Sp內產生第1氣體之電漿。所產生之電漿中之氫之活性物質即氫自由基對有機膜OL之全部區域中之自於步驟ST2中自抗反射膜AL所形成之遮罩ALM露出之區域進行蝕刻。 於步驟ST3中，如圖3之(b)部所示，對有機膜OL中之第1區域VL1進行蝕刻，即，自有機膜OL與被蝕刻層EL之界面(被蝕刻層EL之表面FC)對有機膜OL進行蝕刻直至達到厚度LM。換言之，於步驟ST3中，以使厚度LM之膜殘留之方式，即，以使第2區域VL2殘留之方式對有機膜OL進行蝕刻。藉由步驟ST3而自有機膜OL形成遮罩OLM1與有機膜OL1。有機膜OL1係有機膜OL中之於步驟ST3中未被蝕刻而殘留之部分，且為有機膜OL之第2區域VL2。有機膜OL1設置於被蝕刻層EL之表面FC上。有機膜OL1具有厚度LM。遮罩OLM1設置於有機膜OL1上。遮罩ALM及遮罩OLM1於對有機膜OL1之蝕刻中被用作遮罩。又，藉由含有氫氣與氮氣之第1氣體，可良好地同時實現有機膜OL之第1區域VL1之側面之保護與對有機膜OL之蝕刻，故藉由步驟ST3可良好地實現自有機膜OL之第1區域VL1形成之遮罩OLM1之垂直性。 於繼步驟ST3後之步驟ST4中，於遮罩OLM1之側面SF保形形成保護膜SX之一系列步驟(自步驟ST3至步驟ST7之一系列步驟)係對有機膜OL之第1區域VL1進行蝕刻直至到達第2區域VL2之後(步驟ST3之後)、且於遮罩OLM1之側面SF保形形成保護膜SX之前，於處理容器12內產生電漿且對設置於處理容器12之上部電極30施加負直流電壓，藉此對遮罩ALM之表面與遮罩OLM1之側面SF照射二次電子，形成氧化矽之保護膜。再者，方法MT亦可於步驟ST3執行後，不執行步驟ST4而執行步驟ST5a(製程SQ)。 繼步驟ST4後，於圖1所示之方法MT中，執行製程SQ一次以上。於步驟ST4執行後，自製程SQ開始起至下述步驟ST7為止之一系列步驟係於遮罩OLM1之側面SF保形形成保護膜SX之步驟。製程SQ包含步驟ST5a、步驟ST5b、步驟ST5c、及步驟ST5d。 首先，於步驟ST5a中，對處理容器12內導入含有矽之第2氣體G1。第2氣體G1包含胺基矽烷系氣體。自氣體源群40之複數個氣體源中之被選擇之氣體源將第2氣體G1供給至處理容器12內。第2氣體G1可使用單胺基矽烷(H3 -Si-R(R為胺基))作為胺基矽烷系氣體。於步驟ST5a中，未產生第2氣體G1之電漿。 如圖4之(a)部所示，第2氣體G1之分子作為反應前驅物而附著於晶圓W之表面。第2氣體G1之分子(單胺基矽烷)係藉由基於化學鍵結之化學吸附而附著於晶圓W之表面者，未使用電漿。再者，只要為於該溫度範圍能夠藉由化學鍵結而附著於表面且含有矽者，則亦能夠利用除單胺基矽烷以外之氣體。 對第2氣體G1選擇單胺基矽烷系氣體之原因在於，單胺基矽烷具有如下之分子構造，即，具有相對較高之陰電性，且具有極性，藉此可相對容易地進行化學吸附。藉由第2氣體G1之分子附著於晶圓W之表面而形成之層Ly1因該附著為化學吸附而成為接近於單分子層(單層)之狀態。單胺基矽烷之胺基(R)越小，則吸附於晶圓W表面之分子之分子構造亦越小，故因分子之大小而導致之立體障礙降低，由此，可將第2氣體G1之分子均勻地吸附於晶圓W之表面，且可將層Ly1以均勻之膜厚形成於晶圓W之表面。例如，藉由第2氣體G1中所含之單胺基矽烷(H3 -Si-R)與晶圓W表面之OH基反應而形成反應前驅物H3 -Si-O，由此，形成H3 -Si-O之單分子層即層Ly1。因此，可將反應前驅物之層Ly1以均勻之膜厚保形形成於晶圓W之表面而不依存於晶圓W之圖案密度。 於繼步驟ST5a後之步驟ST5b中，淨化處理容器12內之空間。具體而言，將於步驟ST5a中供給之第2氣體G1排氣。於步驟ST5b中，亦可將氮氣等惰性氣體作為淨化氣體而供給至處理容器12。即，步驟ST5b之淨化亦可為使惰性氣體流向處理容器12內之氣體淨化、或藉由抽真空進行之淨化之任一者。步驟ST5b中，亦可去除過剩地附著於晶圓W上之分子。根據以上所述，反應前驅物之層Ly1成為極薄之單分子層。 於繼步驟ST5b後之步驟ST5c中，於處理容器12內產生第3氣體之電漿P1。具體而言，自氣體源群40之複數個氣體源中之被選擇之氣體源將含有二氧化碳氣體之第3氣體供給至處理容器12內。第3氣體除二氧化碳氣體之外，還可為含有氧原子之其他氣體，例如亦可為氧氣。繼而，自第1高頻電源62供給高頻電力。該情形時，亦可施加第2高頻電源64之偏壓電力。又，亦可不使用第1高頻電源62而僅使用第2高頻電源64來產生電漿。藉由使排氣裝置50動作而將處理容器12內之空間之壓力設定為特定之壓力。 如上所述藉由步驟ST5a之執行而附著於晶圓W之表面之分子(構成層Ly1之單分子層之分子)包含矽與氫之鍵。矽與氫之鍵結能量低於矽與氧之鍵結能量。因此，如圖4之(b)部所示，若產生含有二氧化碳氣體之第3氣體之電漿P1，則產生氧之活性物質、例如氧自由基，構成層Ly1之單分子層之分子之氫被氧取代，如圖4之(c)部所示，形成氧化矽膜即層Ly2作為單分子層。 於繼步驟ST5c後之步驟ST5d中，淨化處理容器12內之空間。具體而言，將於步驟ST5c中供給之第3氣體排氣。於步驟ST5d中，亦可將氮氣等惰性氣體作為淨化氣體而供給至處理容器12。即，步驟ST5d之淨化亦可為使惰性氣體流向處理容器12內之氣體淨化、或藉由抽真空進行之淨化之任一者。 於以上說明之製程SQ中，於步驟ST5b中進行淨化，且於繼步驟ST5b後之步驟ST5c中構成層Ly1之分子之氫被氧取代。因此，與ALD法同樣地，藉由執行1次製程SQ可將氧化矽膜之層Ly2以薄且均勻之膜厚保形形成於晶圓W之表面上(尤其於遮罩OLM1之側面SF上)，而無關於遮罩MK1之圖案之疏密。 於繼製程SQ後之步驟ST6中，判定製程SQ之執行是否結束。具體而言，於步驟ST6中，判定製程SQ之執行次數是否達到特定次數。製程SQ之執行次數之決定係決定形成於圖3之(c)部所示之晶圓W上(尤其遮罩OLM1之側面SF上)之氧化矽膜之保護膜SX之厚度。即，根據藉由執行1次製程SQ而形成之氧化膜之膜厚與製程SQ之執行次數的積，實質性地決定最終形成於晶圓W上之保護膜SX之厚度。因此，根據形成於晶圓W上之保護膜SX之所需之厚度來設定製程SQ之執行次數。 於步驟ST6中當判定製程SQ之執行次數未達特定次數之情形時(步驟ST6：否)，再次重複製程SQ之執行。另一方面，於步驟ST6中當判定製程SQ之執行次數達到特定次數之情形時(步驟ST6：是)，結束製程SQ之執行。藉此，如圖3之(c)部所示，於晶圓W之表面上(尤其於遮罩OLM1之側面SF上)形成氧化矽膜之保護膜SX。即，將製程SQ之執行次數反覆特定次數，藉此將具有特定之膜厚之保護膜SX以均勻之厚度保形形成於晶圓W之表面(尤其遮罩OLM1之側面SF)而無關於遮罩MK1之圖案之疏密。製程SQ之執行次數越少，則遮罩OLM1之側面SF之保護膜SX之厚度越減少。又，遮罩OLM1之側面SF之保護膜SX之厚度自遮罩OLM1之上端(設置有遮罩ALM之側之遮罩OLM1之一端)向遮罩OLM1之下端(設置有有機膜OL1之側之遮罩OLM1之另一端)減少。 如圖3之(c)部所示，保護膜SX包含區域R1、區域R2、及區域R3。區域R3係於遮罩ALM之側面上、及遮罩OLM1之側面SF上沿各側面延伸之區域。區域R3自經步驟ST3形成之有機膜OL1之表面延伸至區域R1之下側。區域R1於遮罩ALM之上表面之上及區域R3上延伸。區域R2在其與鄰接之區域R3之間、且於步驟ST3所形成之有機膜OL1之表面上延伸。如上所述，藉由反覆執行製程SQ而與ALD法同樣地形成保護膜SX，故區域R1、區域R2、及區域R3之各者之膜厚成為彼此大致相等之膜厚而無關於遮罩MK1之圖案之疏密。 繼「步驟ST6：是」後之步驟ST7中，以去除區域R1及區域R2之方式對保護膜SX進行蝕刻(回蝕)。於步驟ST7中，反覆執行製程SQ之後於處理容器12內產生第4氣體之電漿，使用該電漿去除(回蝕)藉由反覆執行製程SQ而尤其形成於第2區域VL2之表面之膜(保護膜SX之區域R2)。於步驟ST7中，保護膜SX之區域R2被去除，且區域R1亦被去除。為了去除區域R1及區域R2，需要各向異性之蝕刻條件。因此，於步驟ST7中，自氣體源群40之複數個氣體源中之被選擇之氣體源將包含含有氟之第4氣體之處理氣體供給至處理容器12內。第4氣體係含有氟之氣體，例如可為氟化碳氣體。繼而，自第1高頻電源62供給高頻電力。自第2高頻電源64供給高頻偏壓電力。藉由使排氣裝置50動作而將處理容器12內之空間之壓力設定為特定之壓力。藉此，產生氟化碳氣體之電漿。將所產生之電漿中之含有氟之活性物質藉由高頻偏壓電力而朝鉛直方向饋入，藉此對區域R1及區域R2優先進行蝕刻。其結果，如圖3之(d)部所示，藉由經選擇性地去除區域R1及區域R2而殘留之區域R3、及遮罩OLM1而形成遮罩MK2。遮罩MK2包含區域R3及遮罩OLM1之同時可進而包含遮罩ALM。遮罩MK2於對有機膜OL之第2區域VL2之蝕刻中被用作遮罩。 於繼步驟ST7後之步驟ST8中，使用遮罩MK2維持遮罩OLM1之形狀，並對第2區域VL2蝕刻直至到達被蝕刻層EL，自第2區域VL2形成遮罩OLM2。於步驟ST8之第2區域VL2之蝕刻中，於處理容器12內產生第5氣體之電漿，使用該電漿與遮罩MK2(包含遮罩OLM1及區域R3)對第2區域VL2進行蝕刻。步驟ST8包含步驟ST8a及步驟ST8b。步驟ST8中，首先執行繼步驟ST7後之步驟ST8a，且執行繼步驟ST8a後之步驟ST8b。具體而言，於步驟ST8a與步驟ST8b之任一步驟中，均自氣體源群40之複數個氣體源中之被選擇之氣體源將含有氧氣之第5氣體作為處理氣體而供給至處理容器12內。自第1高頻電源62供給高頻電力。自第2高頻電源64供給高頻偏壓電力。藉此，產生第5氣體之電漿。繼而，藉由使排氣裝置50動作而將處理容器12內之空間之壓力設定為與步驟ST8a及步驟ST8b之各者對應之特定之壓力。 步驟ST8a之製程條件與步驟ST8b之製程條件之不同點僅在於處理容器12內之空間之壓力及處理時間。步驟ST8a之執行期間為處理容器12內之壓力成為第1壓力之期間，步驟ST8b之執行期間為步驟ST8a之執行期間之後處理容器12內之壓力成為第2壓力之期間。於步驟ST8b中設定之處理容器12內之空間之第2壓力高於步驟ST8a中設定之處理容器12內之空間之第1壓力。如圖3之(e)所示，藉由處理容器12內之空間之壓力相對較高之步驟ST8b可於維持遮罩OLM1之寬度PM1之狀態下控制遮罩OLM2之寬度PM2。步驟ST8b之處理時間能夠根據由步驟ST8形成之遮罩OLM2之寬度調節，例如，可與步驟ST8a之處理時間相等，或可較步驟ST8a之處理時間長。若步驟ST8b之處理時間增加，則遮罩OLM2之寬度減少。 如圖3之(e)部所示，藉由步驟ST8對有機膜OL1進行蝕刻直至到達被蝕刻層EL之表面FC，自有機膜OL1形成遮罩OLM2。遮罩OLM2設置於被蝕刻層EL之表面FC，且於遮罩OLM2上設置有遮罩OLM1。遮罩OLM2設置於遮罩OLM1與被蝕刻層EL之間。遮罩ALM、遮罩OLM1、及遮罩OLM2於對被蝕刻層EL之蝕刻中被用作遮罩。 以下，表示步驟ST2～步驟ST4、步驟ST5a、步驟ST5c、步驟ST7、步驟ST8a、步驟ST8b、及製程SQ之各者之主要製程條件之實施例。 ＜步驟ST2＞ ∙處理容器12內之壓力[mTorr]：50[mTorr] ∙第1高頻電源62之高頻電力之值[W]：500[W] ∙第2高頻電源64之高頻電力之值[W]：300[W] ∙電源70之直流電壓之值[V]：0[V] ∙處理氣體：CF4 氣體 ∙處理氣體之流量[sccm]：600[sccm] ∙處理時間[s]：28[s] ＜步驟ST3＞ ∙處理容器12內之壓力[mTorr]：20[mTorr] ∙第1高頻電源62之高頻電力之值[W]：500[W] ∙第2高頻電源64之高頻電力之值[W]：400[W] ∙電源70之直流電壓之值[V]：0[V] ∙處理氣體(第1氣體)：N2 氣體/H2 氣體 ∙處理氣體之流量[sccm]：(N2 氣體)200[sccm]，(H2 氣體)200[sccm] ∙處理時間[s]：40[s] ＜步驟ST4＞ ∙處理容器12內之壓力[mTorr]：50[mTorr] ∙第1高頻電源62之高頻電力之值[W]：300[W] ∙第2高頻電源64之高頻電力之值[W]：0[W] ∙電源70之直流電壓之值[V]：-900[V] ∙處理氣體：H2 氣體/Ar氣體 ∙處理氣體之流量[sccm]：(H2 氣體)100[sccm]，(Ar氣體)800[sccm] ∙處理時間[s]：60[s] ＜步驟ST5a＞ ∙處理容器12內之壓力[mTorr]：100[mTorr] ∙第1高頻電源62之高頻電力之值[W]：0[W] ∙第2高頻電源64之高頻電力之值[W]：0[W] ∙電源70之直流電壓之值[V]：0[V] ∙處理氣體(第2氣體)：單胺基矽烷(H3-Si-R(R為胺基) ∙處理氣體之流量[sccm]：50[sccm] ∙處理時間[s]：15[s] ＜步驟ST5c＞ ∙處理容器12內之壓力[mTorr]：200[mTorr] ∙第1高頻電源62之高頻電力之值[W]：300[W]，10[kHz]，占空比50 ∙第2高頻電源64之高頻電力之值[W]：0[W] ∙電源70之直流電壓之值[V]：0[V] ∙處理氣體：CO2 氣體 ∙處理氣體之流量[sccm]：300[sccm] ∙處理時間[s]：5[s] 再者，於步驟ST5c中，於上述製程條件下進行之處理執行前，執行以下之處理。 ∙處理容器12內之壓力[mTorr]：0[mTorr] ∙第1高頻電源62之高頻電力之值[W]：0[W] ∙第2高頻電源64之高頻電力之值[W]：0[W] ∙電源70之直流電壓之值[V]：0[V] ∙處理氣體(第3氣體)：CO2 氣體 ∙處理氣體之流量[sccm]：300[sccm] ∙處理時間[s]：10[s] ＜步驟ST7＞ ∙處理容器12內之壓力[mTorr]：20[mTorr] ∙第1高頻電源62之高頻電力之值[W]：100[W] ∙第2高頻電源64之高頻電力之值[W]：100[W] ∙電源70之直流電壓之值[V]：0[V] ∙處理氣體：CF4 /Ar氣體 ∙處理氣體之流量[sccm]：(CF4 氣體)50[sccm]，(Ar氣體)300[sccm] ∙處理時間[s]：25[s] ＜步驟ST8a＞ ∙處理容器12內之壓力[mTorr](第1壓力)：20[mTorr] ∙第1高頻電源62之高頻電力之值[W]：300[W] ∙第2高頻電源64之高頻電力之值[W]：0[W] ∙電源70之直流電壓之值[V]：0[V] ∙處理氣體(第5氣體)：O2 氣體 ∙處理氣體之流量[sccm]：1000[sccm] ∙處理時間[s]：40[s] ＜步驟ST8b＞ ∙處理容器12內之壓力[mTorr](第2壓力)：60[mTorr] ∙第1高頻電源62之高頻電力之值[W]：300[W] ∙第2高頻電源64之高頻電力之值[W]：0[W] ∙電源70之直流電壓之值[V]：0[V] ∙處理氣體(第5氣體)：O2 氣體 ∙處理氣體之流量[sccm]：1000[sccm] ∙處理時間[s]：30[s] ＜製程SQ＞ ∙反覆次數：10次 如以上所說明，於方法MT中，對有機膜OL進行蝕刻之步驟分為兩個步驟ST3及步驟ST8。於對有機膜OL進行蝕刻之第一步驟ST3中，藉由第1氣體之電漿對有機膜OL中之第1區域VL1進行蝕刻，於遮罩OLM1之側面SF預先形成保護膜SX(自製程SQ至步驟ST7)，此後，於對有機膜OL進行蝕刻之第二步驟ST8中，使用遮罩OLM1與保護膜SX維持遮罩OLM1之形狀，並對有機膜OL中之剩餘之第2區域VL2進行蝕刻直至到達被蝕刻層EL。如此，於有機膜OL之蝕刻中，於步驟ST8中，藉由保護膜SX可抑制遮罩OLM1之寬度PM1因蝕刻而減少，故於步驟ST8中可將遮罩OLM2之寬度PM2與遮罩OLM1之寬度PM1獨立地進行控制。即，可獨立地控制有機膜OL之Top CD(與遮罩OLM1之寬度PM1對應)與Bottom CD(與遮罩OLM2之寬度PM2對應)。 又，藉由含有氫氣與氮氣之第1氣體之電漿可對有機膜OL垂直性良好地進行蝕刻，由此，可抑制由蝕刻導致之圖案寬度之變動。 又，保護膜SX係氧化膜，故於對第2區域VL2進行相對於氧化膜為高選擇比之蝕刻之情形時，可良好地控制對第2區域VL2之蝕刻量(尤其沿被蝕刻層EL之表面FC之方向上之蝕刻量)。 又，自製程SQ至步驟ST7為止之一系列步驟係藉由與ALD(Atomic Layer Deposition)法相同之方法而於遮罩OLM1之側面SF保形形成保護膜SX，故對遮罩OLM1之保護強度提高，並可以均勻之膜厚形成對遮罩OLM1予以保護之保護膜SX。 又，第2氣體含有胺基矽烷系氣體，故藉由步驟ST5a而沿遮罩OLM1之側面SF等之原子層於遮罩OLM1等之上形成矽之反應前驅物。 又，使用含有單胺基矽烷之第2氣體，於步驟ST5a中可形成矽之反應前驅物。 又，對第2氣體中所含之胺基矽烷系氣體，可使用具有1～3個矽原子之胺基矽烷。又，對第2氣體中所含之胺基矽烷系氣體，可使用具有1～3個胺基之胺基矽烷。 又，第3氣體含有氧原子，故於步驟6c中，該氧原子與設置於遮罩OLM1等之上之矽之反應前驅物鍵結，藉此可於遮罩OLM1等之上保形形成氧化矽之保護膜(保護膜SX)。又，於第3氣體為二氧化碳氣體之情形時，由於第3氣體含有碳原子，故可由該碳原子抑制氧原子對遮罩OLM1等之腐蝕。 又，對藉由反覆執行製程SQ而形成之膜之蝕刻可使用含有氟之第4氣體之電漿各向異性地進行，形成於第2區域VL2之表面之膜(保護膜SX之區域R2)可被選擇地去除，故於該去除之後，能夠對第2區域VL2進行蝕刻。 又，於步驟ST7中，可使用第5氣體之電漿進行第2區域VL2之蝕刻。 又，於步驟ST8中，藉由增加處理容器12內之壓力可於沿著被蝕刻層EL之表面FC之方向推進對第2區域VL2之蝕刻。因此，於步驟ST8中可較佳地控制遮罩OLM2之寬度PM2。 又，第5氣體含有氧氣，故可良好地進行對有機膜OL之蝕刻，尤其對沿著被蝕刻層EL之表面FC之方向上之有機膜OL(尤其第2區域VL2)之蝕刻。 又，於步驟ST4中，對第1區域VL1進行蝕刻直至到達第2區域VL2，於形成遮罩OLM1之後對遮罩OLM1(第1區域VL1)照射二次電子，故可於保護膜SX形成前對遮罩OLM1進行改質，可抑制由後續步驟導致之遮罩OLM1之損傷。 又，若於步驟ST8執行前第2區域VL2之厚度為10[nm]以上且20[nm]以下，則於步驟ST8中可良好地調節遮罩OLM2之寬度PM2。 以上，於較佳之實施形態中圖示且說明了本發明之原理，但業者應意識到，本發明可於不脫離上述原理之情況下對配置及詳情進行變更。本發明並非限定於本實施形態所揭示之特定之構成。因此，對源於申請專利範圍及其精神範圍之所有修正及變更申請權利。
10‧‧‧電漿處理裝置12‧‧‧處理容器12e‧‧‧排氣口12g‧‧‧搬入搬出口14‧‧‧支持部18a‧‧‧第1板18b‧‧‧第2板22‧‧‧直流電源23‧‧‧開關24‧‧‧冷媒流路26a‧‧‧配管26b‧‧‧配管28‧‧‧氣體供給線30‧‧‧上部電極32‧‧‧絕緣性屏蔽構件34‧‧‧電極板34a‧‧‧氣體噴出孔36‧‧‧電極支持體36a‧‧‧氣體擴散室36b‧‧‧氣體通流孔36c‧‧‧氣體導入口38‧‧‧氣體供給管40‧‧‧氣體源群42‧‧‧閥群45‧‧‧流量控制器群46‧‧‧積存物遮罩48‧‧‧排氣板50‧‧‧排氣裝置52‧‧‧排氣管54‧‧‧閘閥62‧‧‧第1高頻電源64‧‧‧第2高頻電源66‧‧‧整合器68‧‧‧整合器70‧‧‧電源AL‧‧‧抗反射膜ALM‧‧‧遮罩Cnt‧‧‧控制部EL‧‧‧被蝕刻層ESC‧‧‧靜電吸盤FC‧‧‧表面FR‧‧‧聚焦環G1‧‧‧第2氣體HP‧‧‧加熱器電源HT‧‧‧加熱器LE‧‧‧下部電極LM‧‧‧厚度Ly1‧‧‧層Ly2‧‧‧層MK1‧‧‧遮罩MK2‧‧‧遮罩MT‧‧‧方法OL‧‧‧有機膜OL1‧‧‧有機膜OLM1‧‧‧遮罩OLM2‧‧‧遮罩P1‧‧‧電漿PD‧‧‧載置台PM1‧‧‧寬度PM2‧‧‧寬度R1‧‧‧區域R2‧‧‧區域R3‧‧‧區域SB‧‧‧基板SF‧‧‧側面Sp‧‧‧處理空間SQ‧‧‧製程ST1～SY8b‧‧‧步驟SX‧‧‧保護膜VL1‧‧‧第1區域VL2‧‧‧第2區域W‧‧‧晶圓
圖1係表示一實施形態之方法之一部分之流程圖。 圖2係表示電漿處理裝置之一例之圖。 圖3包含(a)部、(b)部、(c)部、(d)部、及(e)部，圖3之(a)部係表示圖1所示之主要步驟實施前之被處理體之狀態之剖視圖，圖3之(b)部～(e)部係表示圖1所示之主要步驟實施後之被處理體之狀態之剖視圖。 圖4包含(a)部、(b)部、及(c)部，圖4之(a)部～(c)部模式性表示藉由圖1所示之製程之執行而形成膜之狀況。
AL‧‧‧抗反射膜
ALM‧‧‧遮罩
EL‧‧‧被蝕刻層
FC‧‧‧表面
LM‧‧‧厚度
MK1‧‧‧遮罩
MK2‧‧‧遮罩
OL‧‧‧有機膜
OL1‧‧‧有機膜
OLM1‧‧‧遮罩
OLM2‧‧‧遮罩
PM1‧‧‧寬度
PM2‧‧‧寬度
R1‧‧‧區域
R2‧‧‧區域
R3‧‧‧區域
SB‧‧‧基板
SF‧‧‧側面
SX‧‧‧保護膜
VL1‧‧‧第1區域
VL2‧‧‧第2區域
W‧‧‧晶圓

Claims (17)

  1. 一種對被處理體進行處理之方法，該被處理體具備被蝕刻層、設置於該被蝕刻層上之有機膜、及設置於該有機膜上之遮罩，該有機膜係由第1區域與第2區域構成，該遮罩設置於該第1區域上，該第1區域設置於該第2區域上，該第2區域設置於該被蝕刻層上，該方法具備以下步驟：於收容有上述被處理體之電漿處理裝置之處理容器內，產生第1氣體之電漿，使用該電漿與上述遮罩對上述第1區域進行蝕刻直至到達上述第2區域，於該第1區域之側面保形形成保護膜；及藉由部分上述第2區域形成第2遮罩，並以上述遮罩之寬度及上述第2遮罩之寬度相互獨立控制之方式，使用上述保護膜維持上述第1區域之形狀，並對上述第2區域進行蝕刻直至到達上述被蝕刻層。
  2. 如請求項1之方法，其中上述第1氣體包含氫氣與氮氣。
  3. 如請求項1之方法，其中上述保護膜係氧化膜。
  4. 如請求項1至3中任一項之方法，其中保形形成上述保護膜之上述步驟於對上述第1區域進行蝕刻直至到達上述第2區域之後，藉由反覆執行包含下述步驟之製程，而於上述第1區域之上述側面保形形成上述保護膜：將第2氣體供給至上述處理容器內之步驟、於供給上述第2氣體之上述步驟執行後，淨化上述處理容器內之空間之步驟、 於淨化上述空間之上述步驟執行後，於上述處理容器內產生第3氣體之電漿之步驟、及於產生上述第3氣體之電漿之上述步驟執行後，淨化上述處理容器內之空間之步驟；且供給上述第2氣體之上述步驟不產生該第2氣體之電漿。
  5. 如請求項4之方法，其中上述第2氣體包含胺基矽烷系氣體。
  6. 如請求項5之方法，其中上述第2氣體包含單胺基矽烷。
  7. 如請求項5之方法，其中上述第2氣體中所含之胺基矽烷系氣體包含具有1~3個矽原子之胺基矽烷。
  8. 如請求項5之方法，其中上述第2氣體中所含之胺基矽烷系氣體包含具有1~3個胺基之胺基矽烷。
  9. 如請求項4之方法，其中上述第3氣體含有氧原子。
  10. 如請求項9之方法，其中上述第3氣體包含二氧化碳氣體或氧氣。
  11. 如請求項4之方法，其中保形形成上述保護膜之上述步驟進而包含以下步驟：於反覆執行上述製程之後於上述處理容器內產生第4氣體之電漿，且 使用該電漿去除藉由反覆執行該製程而形成於上述第2區域之表面之膜，且上述第4氣體含有氟。
  12. 如請求項1之方法，其中對上述第2區域進行蝕刻之上述步驟係於上述處理容器內產生第5氣體之電漿，且使用該電漿、上述第1區域、及上述保護膜對上述第2區域進行蝕刻。
  13. 如請求項12之方法，其中對上述第2區域進行蝕刻之上述步驟包含：上述處理容器內之壓力成為第1壓力之期間、及於該期間之後該處理容器內之壓力成為第2壓力之期間，且上述第2壓力高於上述第1壓力。
  14. 如請求項12之方法，其中上述第5氣體包含氧氣。
  15. 如請求項1之方法，其中保形形成上述保護膜之上述步驟具備以下步驟：於對上述第1區域進行蝕刻直至到達上述第2區域之後、且於該第1區域之上述側面保形形成該保護膜之前，使上述處理容器內產生電漿且對設置於該處理容器之上部電極施加負直流電壓，藉此對上述第1區域照射二次電子。
  16. 如請求項1之方法，其中於對上述第2區域進行蝕刻之上述步驟執行前，該第2區域之厚度為10nm以上且20nm以下。
  17. 如請求項1之方法，其中上述第2遮罩之寬度小於上述遮罩之寬度。
TW106122806A 2016-07-08 2017-07-07 對被處理體進行處理之方法 TWI724198B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP??2016-136177 2016-07-08
JP2016136177A JP6788400B2 (ja) 2016-07-08 2016-07-08 被処理体を処理する方法

Publications (2)

Publication Number Publication Date
TW201812902A TW201812902A (zh) 2018-04-01
TWI724198B true TWI724198B (zh) 2021-04-11

Family

ID=60901369

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106122806A TWI724198B (zh) 2016-07-08 2017-07-07 對被處理體進行處理之方法

Country Status (6)

Country Link
US (1) US10692726B2 (zh)
JP (1) JP6788400B2 (zh)
KR (1) KR102531901B1 (zh)
CN (1) CN109417029B (zh)
TW (1) TWI724198B (zh)
WO (1) WO2018008640A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6757624B2 (ja) * 2016-08-12 2020-09-23 東京エレクトロン株式会社 被処理体を処理する方法
JP6811202B2 (ja) * 2018-04-17 2021-01-13 東京エレクトロン株式会社 エッチングする方法及びプラズマ処理装置
US10340136B1 (en) * 2018-07-19 2019-07-02 Lam Research Corporation Minimization of carbon loss in ALD SiO2 deposition on hardmask films
JP7220603B2 (ja) * 2019-03-20 2023-02-10 東京エレクトロン株式会社 膜をエッチングする方法及びプラズマ処理装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080047932A1 (en) * 2006-08-25 2008-02-28 Canon Kabushiki Kaisha Production process of structure
US20150160557A1 (en) * 2013-12-05 2015-06-11 Tokyo Electron Limited Direct Current Superposition Freeze
US20160163557A1 (en) * 2014-12-04 2016-06-09 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0779133B2 (ja) * 1986-06-12 1995-08-23 松下電器産業株式会社 半導体装置の製造方法
KR100480610B1 (ko) 2002-08-09 2005-03-31 삼성전자주식회사 실리콘 산화막을 이용한 미세 패턴 형성방법
JP4878434B2 (ja) 2004-09-22 2012-02-15 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP4659856B2 (ja) * 2007-06-08 2011-03-30 東京エレクトロン株式会社 微細パターンの形成方法
JP4982457B2 (ja) 2008-09-11 2012-07-25 信越化学工業株式会社 パターン形成方法
JP2011233878A (ja) 2010-04-09 2011-11-17 Elpida Memory Inc 半導体装置の製造方法
US9142451B2 (en) * 2013-09-16 2015-09-22 Globalfoundries Inc. Reduced capacitance interlayer structures and fabrication methods
JP2015111607A (ja) * 2013-12-06 2015-06-18 大日本印刷株式会社 パターン形成方法
JP6757624B2 (ja) * 2016-08-12 2020-09-23 東京エレクトロン株式会社 被処理体を処理する方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080047932A1 (en) * 2006-08-25 2008-02-28 Canon Kabushiki Kaisha Production process of structure
US20150160557A1 (en) * 2013-12-05 2015-06-11 Tokyo Electron Limited Direct Current Superposition Freeze
US20160163557A1 (en) * 2014-12-04 2016-06-09 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch

Also Published As

Publication number Publication date
KR102531901B1 (ko) 2023-05-16
JP6788400B2 (ja) 2020-11-25
TW201812902A (zh) 2018-04-01
KR20190026844A (ko) 2019-03-13
CN109417029B (zh) 2023-08-15
JP2018006706A (ja) 2018-01-11
US20190252198A1 (en) 2019-08-15
CN109417029A (zh) 2019-03-01
WO2018008640A1 (ja) 2018-01-11
US10692726B2 (en) 2020-06-23

Similar Documents

Publication Publication Date Title
US9607811B2 (en) Workpiece processing method
US9911607B2 (en) Method of processing target object
US20200075343A1 (en) Method for processing target object
CN107026081B (zh) 对被处理体进行处理的方法
US10381236B2 (en) Method of processing target object
US10763123B2 (en) Method for processing workpiece
KR102461750B1 (ko) 피처리체를 처리하는 방법
US20190198321A1 (en) Film forming method
JP7061653B2 (ja) 被処理体を処理する方法
US10553446B2 (en) Method of processing target object
TWI724198B (zh) 對被處理體進行處理之方法
JP6823527B2 (ja) エッチング方法
CN108735597B (zh) 成膜方法
US9721766B2 (en) Method for processing target object