[go: up one dir, main page]

JP2018006706A - 被処理体を処理する方法 - Google Patents

被処理体を処理する方法 Download PDF

Info

Publication number
JP2018006706A
JP2018006706A JP2016136177A JP2016136177A JP2018006706A JP 2018006706 A JP2018006706 A JP 2018006706A JP 2016136177 A JP2016136177 A JP 2016136177A JP 2016136177 A JP2016136177 A JP 2016136177A JP 2018006706 A JP2018006706 A JP 2018006706A
Authority
JP
Japan
Prior art keywords
gas
region
plasma
mask
processing container
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016136177A
Other languages
English (en)
Other versions
JP6788400B2 (ja
Inventor
信也 森北
Shinya Morikita
信也 森北
貴徳 伴瀬
Takanori Tomose
貴徳 伴瀬
祐太 瀬谷
Yuta Seya
祐太 瀬谷
良祐 新妻
Ryosuke Niitsuma
良祐 新妻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2016136177A priority Critical patent/JP6788400B2/ja
Priority to CN201780042178.4A priority patent/CN109417029B/zh
Priority to US16/315,812 priority patent/US10692726B2/en
Priority to KR1020197003501A priority patent/KR102531901B1/ko
Priority to PCT/JP2017/024508 priority patent/WO2018008640A1/ja
Priority to TW106122806A priority patent/TWI724198B/zh
Publication of JP2018006706A publication Critical patent/JP2018006706A/ja
Application granted granted Critical
Publication of JP6788400B2 publication Critical patent/JP6788400B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32155—Frequency modulation
    • H01J37/32165—Plural frequencies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02219—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Electromagnetism (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Plasma Technology (AREA)

Abstract

【課題】有機膜等の加工においてパターン形状の制御が行える技術を提供する。
【解決手段】一実施形態における方法ＭＴの適用対象となるウエハＷは被エッチング層ＥＬと有機膜ＯＬとマスクＡＬＭとを備え、有機膜ＯＬは第１の領域ＶＬ１と第２の領域ＶＬ２とによって構成されマスクＡＬＭは第１の領域ＶＬ１上に設けられ第１の領域ＶＬ１は第２の領域ＶＬ２上に設けられ第２の領域ＶＬ２は被エッチング層ＥＬ上に設けられる。方法ＭＴは、ウエハＷが収容された処理容器１２内において窒素ガスを含むガスのプラズマを生成して第１の領域ＶＬ１を第２の領域ＶＬ２に至るまでエッチングし、第１の領域ＶＬ１からマスクＯＬＭ１を形成し、マスクＯＬＭ１の側面ＳＦに保護膜ＳＸをコンフォーマルに形成し、第２の領域ＶＬ２を被エッチング層ＥＬに至るまでエッチングして第２の領域ＶＬ２からマスクＯＬＭ２を形成する。
【選択図】図３

Description

本発明の実施形態は、被処理体を処理する方法に関するものである。
半導体デバイスといった電子デバイスの製造プロセスでは、プラズマ処理装置を用いて被処理体のプラズマ処理が行われることがあり、プラズマ処理の一種として、プラズマエッチングがある。プラズマエッチングに用いられるレジストマスクは、フォトリソグラフィ技術によって形成され、被エッチング層に形成されるパターンの限界寸法は、フォトリソグラフィ技術によって形成されるレジストマスクの解像度に依存する。しかし、レジストマスクの解像度には解像限界がある。電子デバイスの高集積化に対する要求が益々高まっており、レジストマスクの解像限界よりも小さい寸法のパターンを形成することが要求されるようになっている。このため、特許文献１に記載されているように、レジストマスク上にシリコン酸化膜を形成することによって、当該レジストマスクの寸法を調整し、当該レジストマスクによって提供される開口の幅を縮小する技術が提案されている。
特開２００４−８００３３号公報
一方、近年の電子デバイスの高集積化に伴う微細化によって、被処理体上のパターン形成おいて、高精度の最小線幅（CD：Critical Dimension）の制御が要求される。更に、電子デバイスの量産性の観点からは、長期的に安定した最小線幅の再現性等も要求される。特に、積層構造に含まれる例えば有機膜等の加工を進めて行く場合において、有機膜等のパターン形状が維持できず、当該加工の前後においてＣＤの変化が生じる場合がある。したがって、有機膜等の加工においてパターン形状の制御が行える技術の実現が望まれている。
一態様においては、被処理体を処理する方法が提供される。被処理体は被エッチング層と被エッチング層上に設けられた有機膜と有機膜上に設けられたマスクとを備え、有機膜は第１の領域と第２の領域とによって構成され、マスクは第１の領域上に設けられ、第１の領域は第２の領域上に設けられ、第２の領域は被エッチング層上に設けられる。この方法は、被処理体が収容されたプラズマ処理装置の処理容器内において、第１のガスのプラズマを生成し、プラズマとマスクとを用いて第１の領域を第２の領域に至るまでエッチングし、第１の領域の側面に保護膜をコンフォーマルに形成する工程（工程ａという）と、保護膜を用いて、第１の領域の形状を維持しつつ、第２の領域を被エッチング層に至るまでエッチングする工程（工程ｂという）とを備える。
上記方法では、有機膜をエッチングする工程が二つの工程（工程ａに含まれる工程）および工程ｂに分けられている。有機膜をエッチングする一つ目の工程（工程ａに含まれる工程）では、有機膜のうち第１の領域を第１のガスのプラズマによってエッチングし、第１の領域の側面に保護膜を予め形成し（工程ａ）、この後に、有機膜をエッチングする二つ目の工程ｂでは、第１の領域と保護膜とを用いて、第１の領域の形状を維持しつつ、有機膜のうち残余の第２の領域を被エッチング層に至るまでエッチングする。このように、有機膜のエッチングにおいて、工程ｂでは、第１の領域の幅のエッチングによる減少が保護膜によって抑制され得るので、工程ｂにおいて第２の領域の幅が第１の領域の幅とは独立に制御され得る。すなわち、有機膜のＴｏｐ ＣＤ（第１の領域の上端の幅に対応)とＢｏｔｔｏｍ ＣＤ（第２の領域の幅に対応）を独立に制御することができる。
一実施形態において、第１のガスは、水素ガスと窒素ガスとを含み得る。このように、水素ガスと窒素ガスとを含む第１のガスのプラズマによって、有機膜に対するエッチングが垂直性良く行え、よって、エッチングによるパターン幅の変動が抑制され得る。
一実施形態において、保護膜は、酸化膜であり得る。このように、保護膜が酸化膜であるので、酸化膜に対し高選択比のエッチングが第２の領域に対して行われる場合には、第２の領域に対するエッチング量（特に、被エッチング層の表面に沿った方向におけるエッチング量）が良好に制御され得る。
一実施形態において、工程ａは、第１の領域を第２の領域に至るまでエッチングした後において、処理容器内に第２のガスを供給する工程（工程ｃという）と、工程ｃの実行後に、処理容器内の空間をパージする工程（工程ｄという）と、工程ｄの実行後に、処理容器内において第３のガスのプラズマを生成する工程（工程ｅという）と、工程ｅの実行後に、処理容器内の空間をパージする工程と、を含むシーケンスを繰り返し実行することによって、第１の領域の側面に保護膜をコンフォーマルに形成し得る。そして、工程ｃは、第２のガスのプラズマを生成しないものとし得る。このように、工程ａは、ＡＬＤ（Atomic Layer Deposition）法と同様の方法によって、第１の領域の側面に保護膜がコンフォーマルに形成されるので、第１の領域に対する保護の強度が向上されると共に、第１の領域を保護する保護膜が均一な膜厚で形成できる。
一実施形態において、第２のガスは、アミノシラン系ガスを含み得る。このように、第２のガスがアミノシラン系ガスを含むので、工程ｃによって、シリコンの反応前駆体が第１の領域の側面等の原子層に沿って第１の領域等の上に形成される。
一実施形態において、第２のガスは、モノアミノシランを含み得る。従って、モノアミノシランを含む第２のガスを用いて、工程ｃにおいてシリコンの反応前駆体の形成が行える。
一実施形態において、第２のガスに含まれるアミノシラン系ガスは、１〜３個のケイ素原子を有するアミノシランを含み得る。第２のガスに含まれるアミノシラン系ガスは、１〜３個のアミノ基を有するアミノシランを含み得る。このように、第２のガスに含まれるアミノシラン系ガスには、１〜３個のケイ素原子を有するアミノシランを用いることができる。また、第２のガスに含まれるアミノシラン系ガスには、１〜３個のアミノ基を有するアミノシランを用いることができる。
一実施形態において、第３のガスは、酸素原子を含み得る。例えば、第３のガスは、二酸化炭素ガスまたは酸素ガスを含み得る。このように、第３のガスが酸素原子を含むので、工程ｅにおいて、当該酸素原子が第１の領域等の上に設けられるシリコンの反応前駆体と結合することによって、第１の領域等の上に酸化シリコンの保護膜がコンフォーマルに形成され得る。また、第３のガスが二酸化炭素ガスの場合、第３のガスが炭素原子を含むので、酸素原子による第１の領域等に対する浸食が当該炭素原子によって抑制され得る。
一実施形態では、工程ａは、シーケンスを繰り返し実行した後に処理容器内において第４のガスのプラズマを生成し、シーケンスを繰り返し実行したことによって第２の領域の表面に形成された膜を、プラズマを用いて除去する工程を更に含み得る。そして、第４のガスは、フッ素を含み得る。このように、シーケンスを繰り返し実行することによって形成される膜に対するエッチングがフッ素を含む第４のガスのプラズマを用いて異方的に行われ、第２の領域の表面に形成された膜が選択的に除去され得るので、この除去の後において、第２の領域に対するエッチングが可能となる。
一実施形態では、工程ｂは、処理容器内において、第５のガスのプラズマを生成し、プラズマと第１の領域と保護膜とを用いて、第２の領域をエッチングし得る。このように、工程ｂでは、第５のガスのプラズマを用いて、第２の領域のエッチングが行われ得る。
一実施形態では、工程ｂは、処理容器内の圧力が第１の圧力となる期間と、この期間の後において、処理容器内の圧力が第２の圧力となる期間とを含み得る。そして、第２の圧力を、第１の圧力よりも高くし得る。このように、工程ｂにおいて、処理容器内の圧力を増加させることによって、第２の領域に対するエッチングを、被エッチング層の表面に沿った方向に進めることができる。従って、工程ｂにおいて第２の領域の幅を好適に制御できる。
一実施形態では、第５のガスは、酸素ガスを含む。このように、第５のガスが酸素ガスを含むので、有機膜に対するエッチング、特に、被エッチング層の表面に沿った方向における有機膜に対するエッチングが良好に行える。
一実施形態では、工程ａは、第１の領域を第２の領域に至るまでエッチングした後であって第１の領域の側面に保護膜をコンフォーマルに形成する前において、処理容器内でプラズマを発生させて処理容器に設けられた上部電極に負の直流電圧を印可することにより、第１の領域に二次電子を照射する工程を更に備え得る。このように、工程ａにおいて、第１の領域を第２の領域に至るまでエッチングした後に、第１の領域に二次電子を照射するので、保護膜の形成前に第１の領域を改質することができ、後続の工程による第１の領域の損傷を抑制することができる。
一実施形態では、工程ｂの実行前において、第２の領域の厚みは、１０ｎｍ以上２０ｎｍ以下である。このように、第２の領域の厚みが１０ｎｍ以上２０ｎｍ以下であれば、工程ｂにおいて第２の領域の幅が良好に調節し得る。
以上説明したように、有機膜等の加工においてパターン形状の制御が行える技術が実現される。
図１は、一実施形態に係る方法の一の部分を示す流図である。 図２は、プラズマ処理装置の一例を示す図である。 図３は、（ａ）部、（ｂ）部、（ｃ）部、（ｄ）部、および（ｅ）部を含み、図３の（ａ）部は、図１に示す主要な工程の実施前の被処理体の状態を示す断面図であり、図３の（ｂ）部〜（ｅ）部は、図１に示す主要な工程の実施後の被処理体の状態を示す断面図である。 図４は、（ａ）部、（ｂ）部、および（ｃ）部を含み、図４の（ａ）部〜（ｃ）部は、図１に示すシーケンスの実行によって膜が形成される様子を模式的に示す。
以下、図面を参照して種々の実施形態について詳細に説明する。なお、各図面において同一または相当の部分に対しては同一の符号を附すこととする。
図１は、一実施形態の方法を示す流れ図である。図１に示す一実施形態の方法ＭＴは、被処理体（以下、「ウエハ」ということがある）を処理する方法である。方法ＭＴは、図１に示すように、工程ＳＴ１〜ＳＴ４、シーケンスＳＱ、工程ＳＴ６〜ＳＴ８を備える。シーケンスＳＱは、工程ＳＴ５ａ〜ＳＴ５ｄを備える。また、一実施形態の方法ＭＴは、単一のプラズマ処理装置（後述のプラズマ処理装置１０）を用いて実行することが可能であるが、方法ＭＴの各工程に応じて、複数のプラズマ処理装置１０が用いられ得る。
図２は、プラズマ処理装置の一例を示す図である。図２には、被処理体を処理する方法の種々の実施形態で利用可能なプラズマ処理装置１０の断面構造が概略的に示されている。図２に示すように、プラズマ処理装置１０は、容量結合型プラズマエッチング装置である。
プラズマ処理装置１０は、処理容器１２、排気口１２ｅ、搬入出口１２ｇ、支持部１４、載置台ＰＤ、直流電源２２、スイッチ２３、冷媒流路２４、配管２６ａ、配管２６ｂ、上部電極３０、絶縁性遮蔽部材３２、電極板３４、ガス吐出孔３４ａ、電極支持体３６、ガス拡散室３６ａ、ガス通流孔３６ｂ、ガス導入口３６ｃ、ガス供給管３８、ガスソース群４０、バルブ群４２、流量制御器群４５、デポシールド４６、排気プレート４８、排気装置５０、排気管５２、ゲートバルブ５４、第１の高周波電源６２、第２の高周波電源６４、整合器６６、整合器６８、電源７０、制御部Ｃｎｔ、フォーカスリングＦＲ、ヒータ電源ＨＰ、ヒータＨＴを備える。載置台ＰＤは、静電チャックＥＳＣ、下部電極ＬＥを備える。下部電極ＬＥは、第１プレート１８ａ、第２プレート１８ｂを備える。処理容器１２は、処理空間Ｓｐを画成する。
処理容器１２は、略円筒形状を有する。処理容器１２は、例えば、アルミニウムから構成される。処理容器１２の内壁面は、陽極酸化処理が施されている。処理容器１２は、保安接地される。
支持部１４は、処理容器１２の内側において、処理容器１２の底部上に設けられる。支持部１４は、略円筒状の形状を備える。支持部１４は、例えば、絶縁材料から構成される。支持部１４を構成する絶縁材料は、石英のように酸素を含み得る。支持部１４は、処理容器１２内において、処理容器１２の底部から鉛直方向に延在する。
載置台ＰＤは、処理容器１２内に設けられる。載置台ＰＤは、支持部１４によって支持される。載置台ＰＤは、載置台ＰＤの上面において、ウエハＷを保持する。ウエハＷは、被処理体である。載置台ＰＤは、下部電極ＬＥおよび静電チャックＥＳＣを有する。
下部電極ＬＥは、第１プレート１８ａおよび第２プレート１８ｂを含む。第１プレート１８ａおよび第２プレート１８ｂは、例えばアルミニウムといった金属から構成される。第１プレート１８ａおよび第２プレート１８ｂは、略円盤状の形状を備える。第２プレート１８ｂは、第１プレート１８ａ上に設けられる。第２プレート１８ｂは、第１プレート１８ａに電気的に接続される。
静電チャックＥＳＣは、第２プレート１８ｂ上に設けられる。静電チャックＥＳＣは、一対の絶縁層の間、または、一対の絶縁シートの間において導電膜の電極を配置した構造を有する。直流電源２２は、スイッチ２３を介して、静電チャックＥＳＣの電極に電気的に接続される。静電チャックＥＳＣは、直流電源２２からの直流電圧によって生じたクーロン力等の静電力によって、ウエハＷを吸着する。これによって、静電チャックＥＳＣは、ウエハＷを保持することができる。
フォーカスリングＦＲは、ウエハＷのエッジおよび静電チャックＥＳＣを囲むように、第２プレート１８ｂの周縁部上に配置される。フォーカスリングＦＲは、エッチングの均一性を向上させるために設けられる。フォーカスリングＦＲは、エッチング対象の膜の材料によって適宜選択される材料から構成されており、例えば、石英から構成され得る。
冷媒流路２４は、第２プレート１８ｂの内部に設けられる。冷媒流路２４は、温調機構を構成する。冷媒流路２４には、処理容器１２の外部に設けられるチラーユニットから配管２６ａを介して冷媒が供給される。冷媒流路２４に供給される冷媒は、配管２６ｂを介してチラーユニットに戻される。このように、冷媒流路２４には、冷媒が循環するよう、供給される。この冷媒の温度を制御することによって、静電チャックＥＳＣによって支持されるウエハＷの温度が制御される。ガス供給ライン２８は、伝熱ガス供給機構からの伝熱ガス、例えばＨｅガスを、静電チャックＥＳＣの上面とウエハＷの裏面との間に供給する。
ヒータＨＴは、加熱素子である。ヒータＨＴは、例えば、第２プレート１８ｂ内に埋め込まれる。ヒータ電源ＨＰは、ヒータＨＴに接続される。ヒータ電源ＨＰからヒータＨＴに電力が供給されることによって、載置台ＰＤの温度が調整され、そして、当該載置台ＰＤ上に載置されるウエハＷの温度が調整される。なお、ヒータＨＴは、静電チャックＥＳＣに内蔵され得る。
上部電極３０は、載置台ＰＤの上方において、載置台ＰＤと対向配置される。下部電極ＬＥと上部電極３０とは、互いに略平行に設けられる。上部電極３０と下部電極ＬＥとの間には、処理空間Ｓｐが提供される。処理空間Ｓｐは、プラズマ処理をウエハＷに行うための空間領域である。
上部電極３０は、絶縁性遮蔽部材３２を介して、処理容器１２の上部に支持される。絶縁性遮蔽部材３２は、絶縁材料から構成されており、例えば、石英のように酸素を含み得る。上部電極３０は、電極板３４および電極支持体３６を含み得る。電極板３４は、処理空間Ｓｐに面している。電極板３４は、複数のガス吐出孔３４ａを備える。電極板３４は、一実施形態では、シリコンから構成され得る。別の実施形態では、電極板３４は、酸化シリコンから構成され得る。
電極支持体３６は、電極板３４を着脱自在に支持するものであり、例えばアルミニウムといった導電性材料から構成され得る。電極支持体３６は、水冷構造を有し得る。ガス拡散室３６ａは、電極支持体３６の内部に設けられる。複数のガス通流孔３６ｂのそれぞれは、ガス吐出孔３４ａに連通する。複数のガス通流孔３６ｂのそれぞれは、ガス拡散室３６ａから下方に（載置台ＰＤの側に向けて）延びる。
ガス導入口３６ｃは、ガス拡散室３６ａに対して処理ガスを導く。ガス導入口３６ｃは、電極支持体３６に設けられる。ガス供給管３８は、ガス導入口３６ｃに接続される。
ガスソース群４０は、バルブ群４２および流量制御器群４５を介して、ガス供給管３８に接続される。ガスソース群４０は、複数のガスソースを有する。複数のガスソースは、アミノシラン系ガスのソース、酸素ガスのソース、水素ガスのソース、窒素ガスのソース、二酸化炭素ガスのソース、フルオロカーボンガスのソース、および、希ガスのソースを含み得る。アミノシラン系ガス（後述の第２のガスＧ１に含まれるガス）としては、アミノ基の数が比較的に少ない分子構造のものが用いられることができ、例えば、モノアミノシラン（Ｈ３−Ｓｉ−Ｒ（Ｒは有機を含んでおり置換されていても良いアミノ基））が用いられ得る。上記のアミノシラン系ガス（後述の第２のガスＧ１に含まれるガス）は、１〜３個のケイ素原子を有し得るアミノシランを含むことができ、または、１〜３個のアミノ基を有するアミノシランを含むことができる。１〜３個のケイ素原子を有するアミノシランは、１〜３個のアミノ基を有するモノシラン（モノアミノシラン）、１〜３個のアミノ基を有するジシラン、または、１〜３個のアミノ基を有するトリシランであり得る。さらに、上記のアミノシランは、置換されていてもよいアミノ基を有し得る。さらに、上記のアミノ基は、メチル基、エチル基、プロピル基、および、ブチル基の何れかによって置換され得る。さらに、上記のメチル基、エチル基、プロピル基、または、ブチル基は、ハロゲンによって置換され得る。フルオロカーボンガスとしては、ＣＦ４ガス、Ｃ４Ｆ６ガス、Ｃ４Ｆ８ガスといった任意のフルオロカーボンガスが用いられ得る。また、希ガスとしては、Ｈｅガス、Ａｒガスといった任意の希ガスが用いられ得る。
バルブ群４２は、複数のバルブを含む。流量制御器群４５は、マスフローコントローラといった複数の流量制御器を含む。ガスソース群４０の複数のガスソースのそれぞれは、バルブ群４２の対応のバルブ、および、流量制御器群４５の対応の流量制御器を介して、ガス供給管３８に接続される。従って、プラズマ処理装置１０は、ガスソース群４０の複数のガスソースのうち選択された一以上のガスソースからのガスを、個別に調整された流量で、処理容器１２内に供給することが可能である。また、プラズマ処理装置１０では、処理容器１２の内壁に沿ってデポシールド４６が着脱自在に設けられている。デポシールド４６は、支持部１４の外周にも設けられている。デポシールド４６は、処理容器１２にエッチング副生物（デポ）が付着することを防止するものであり、アルミニウム材にＹ２Ｏ３等のセラミックスを被覆することにより構成され得る。デポシールドは、Ｙ２Ｏ３の他、例えば、石英のように酸素を含む材料から構成され得る。
排気プレート４８は、処理容器１２の底部側であって、且つ、支持部１４と処理容器１２の側壁との間に設けられている。排気プレート４８は、例えば、アルミニウム材にＹ２Ｏ３等のセラミックスを被覆することによって構成され得る。排気口１２ｅは、排気プレート４８の下方において、処理容器１２に設けられている。排気装置５０は、排気管５２を介して排気口１２ｅに接続される。排気装置５０は、ターボ分子ポンプなどの真空ポンプを有しており、処理容器１２内の空間を所望の真空度まで減圧することができる。搬入出口１２ｇは、ウエハＷの搬入出口である。搬入出口１２ｇは、処理容器１２の側壁に設けられる。搬入出口１２ｇは、ゲートバルブ５４によって開閉可能である。
第１の高周波電源６２は、プラズマ生成用の第１の高周波電力を発生する電源であり、２７〜１００［ＭＨｚ］の周波数、一例においては４０［ＭＨｚ］の高周波電力を発生する。第１の高周波電源６２は、整合器６６を介して上部電極３０に接続される。整合器６６は、第１の高周波電源６２の出力インピーダンスと負荷側（下部電極ＬＥ側）の入力インピーダンスとを整合させるための回路である。なお、第１の高周波電源６２は、整合器６６を介して下部電極ＬＥに接続されることもできる。
第２の高周波電源６４は、ウエハＷにイオンを引き込むための第２の高周波電力、即ち高周波バイアス電力を発生する電源であり、４００［ｋＨｚ］〜４０．６８［ＭＨｚ］の範囲内の周波数、一例においては３．２［ＭＨｚ］の高周波バイアス電力を発生する。第２の高周波電源６４は、整合器６８を介して下部電極ＬＥに接続される。整合器６８は、第２の高周波電源６４の出力インピーダンスと負荷側（下部電極ＬＥ側）の入力インピーダンスとを整合させるための回路である。また、電源７０は、上部電極３０に接続される。電源７０は、処理空間Ｓｐ内に存在する正イオンを電極板３４に引き込むための電圧を、上部電極３０に印加する。一例においては、電源７０は、負の直流電圧を発生する直流電源である。このような電圧が電源７０から上部電極３０に印加されると、処理空間Ｓｐに存在する正イオンが、電極板３４に衝突する。これにより、電極板３４から二次電子および／またはシリコンが放出される。
制御部Ｃｎｔは、プロセッサ、記憶部、入力装置、表示装置等を備えるコンピュータであり、プラズマ処理装置１０の各部を制御する。具体的に、制御部Ｃｎｔは、バルブ群４２、流量制御器群４５、排気装置５０、第１の高周波電源６２、整合器６６、第２の高周波電源６４、整合器６８、電源７０、ヒータ電源ＨＰ、およびチラーユニットに接続されている。
制御部Ｃｎｔは、入力されたレシピに基づくプログラムに従って動作し、制御信号を送出する。制御部Ｃｎｔからの制御信号によって、ガスソース群から供給されるガスの選択および流量と、排気装置５０の排気と、第１の高周波電源６２および第２の高周波電源６４からの電力供給と、電源７０からの電圧印加と、ヒータ電源ＨＰの電力供給と、チラーユニットからの冷媒流量および冷媒温度と、を制御することが可能である。なお、本明細書において開示される被処理体を処理する方法（図１に示す方法ＭＴ）の各工程は、制御部Ｃｎｔによる制御によってプラズマ処理装置１０の各部を動作させることによって、実行され得る。
次に、一実施形態に係る方法ＭＴを、図１を参照して詳細に説明する。以下の説明において、図１および図２と共に、図３、図４を参照する。図３の（ａ）部は、図１に示す主要な工程の実施前の被処理体の状態を示す断面図である。図３の（ｂ）部〜（ｅ）部は、図１に示す主要な工程の実施後の被処理体の状態を示す断面図である。図４の（ａ）部〜（ｃ）部は、図１に示すシーケンスの実行によって膜が形成される様子を模式的に示す。
工程ＳＴ１において、図３の（ａ）部に示すウエハＷを、図２に示すウエハＷとして準備する。工程ＳＴ１では、図３の（ａ）部に示すウエハＷが準備され、ウエハＷがプラズマ処理装置１０の処理容器１２内に収容され、載置台ＰＤ上に載置される。工程ＳＴ１において準備されるウエハＷは、図３の（ａ）部に示すように、基板ＳＢ、被エッチング層ＥＬ、有機膜ＯＬ、反射防止膜ＡＬ、および、マスクＭＫ１を有する。
被エッチング層ＥＬは、基板ＳＢ上に設けられる。被エッチング層ＥＬは、有機膜ＯＬに対して選択的にエッチングされる材料から構成される層であり絶縁膜が用いられる。被エッチング層ＥＬは、例えば、酸化シリコン（ＳｉＯ２）から構成され得る。なお、被エッチング層ＥＬは、多結晶シリコン、シリコンナイトライド（ＳｉＮ）といった他の材料から構成されることができる。
有機膜ＯＬは、被エッチング層ＥＬ上に設けられる。有機膜ＯＬは、例えば、炭素またはシリコンを含む層でありＳＯＨ（スピンオンハードマスク）層であり得る。有機膜ＯＬは、後述する保護膜ＳＸの材料（シリコン酸化膜）に対し選択的にエッチングが可能な材料であれば、上記のＳＯＨに限られない。例えば、有機膜ＯＬの材料としては、上記のＳＯＨの他に、ＳｉＮ、多結晶シリコン、アモルファスシリコン等であり得る。反射防止膜ＡＬは、シリコン含有の反射防止膜であり、有機膜ＯＬ上に設けられる。
なお、以下の説明においては、便宜上のために、有機膜ＯＬを第１の領域ＶＬ１と第２の領域ＶＬ２とに分ける。すなわち、有機膜ＯＬは、第１の領域ＶＬ１と第２の領域ＶＬ２とによって構成されるものとする。第１の領域ＶＬ１と第２の領域ＶＬ２との境界面は物理的な面ではなく仮想的な面である。第１の領域ＶＬ１と第２の領域ＶＬ２とは、同一の材料からなり、ウエハＷの表面に沿って延びている。第２の領域ＶＬ２の厚みＬＭは、例えば、１０［ｎｍ］以上２０［ｎｍ］以下の程度である。マスクＭＫ１は第１の領域ＶＬ１上に設けられ、第１の領域ＶＬ１は第２の領域ＶＬ２上に設けられ、第２の領域ＶＬ２は被エッチング層ＥＬ上に設けられる。
マスクＭＫ１は、反射防止膜ＡＬ上に設けられる。マスクＭＫ１は、レジスト材料から構成されたレジストマスクであり、フォトリソグラフィ技術によってレジスト層がパターニングされることによって作製される。マスクＭＫ１は、反射防止膜ＡＬを部分的に覆っている。マスクＭＫ１は、反射防止膜ＡＬを部分的に露出させる開口（パターン）を画成している。マスクＭＫ１のパターンは、例えば、ライン・アンド・スペースパターンである。マスクＭＫ１は、平面視において円形の開口を提供するパターンを有することができる。或いは、マスクＭＫ１は、平面視において楕円形状の開口を提供するパターンを有することができる。
工程ＳＴ１に引き続く工程ＳＴ２では、反射防止膜ＡＬをエッチングする。具体的には、ガスソース群４０の複数のガスソースのうち選択したガスソースから、フルオロカーボンガスを含む処理ガスとして処理容器１２内に供給する。そして、第１の高周波電源６２から高周波電力を供給する。第２の高周波電源６４から高周波バイアス電力を供給する。排気装置５０を動作させることによって、処理容器１２内の空間の圧力を所定の圧力に設定する。これによって、フルオロカーボンガスを含む処理ガスのプラズマが生成される。生成されたプラズマ中のフッ素を含む活性種は、反射防止膜ＡＬの全領域のうちマスクＭＫ１から露出した領域をエッチングする。これによって、反射防止膜ＡＬからマスクＡＬＭが形成される。マスクＡＬＭは、有機膜ＯＬに対するエッチングにおいてマスクとして用いられる。
工程ＳＴ２に引き続く工程ＳＴ３では、ウエハＷが収容されたプラズマ処理装置１０の処理容器１２内において、第１のガスのプラズマを生成し、該プラズマとマスクＡＬＭとを用いて第１の領域ＶＬ１を第２の領域ＶＬ２に至るまでエッチングし、第１の領域ＶＬ１からマスクＯＬＭ１を形成する。具体的には、ガスソース群４０の複数のガスソースのうち選択したガスソースから、水素ガスと窒素ガスとを含む第１のガスを処理ガスとして処理容器１２内に供給する。そして、第１の高周波電源６２から高周波電力を供給する。第２の高周波電源６４から高周波バイアス電力を供給する。排気装置５０を動作させることによって、処理容器１２内の圧力を所定の圧力に設定する。以上のようにして、第１のガスのプラズマが処理容器１２の処理空間Ｓｐ内で生成される。生成されたプラズマ中の水素の活性種である水素ラジカルは、有機膜ＯＬの全領域のうち、工程ＳＴ２で反射防止膜ＡＬから形成されたマスクＡＬＭから露出した領域をエッチングする。
工程ＳＴ３では、図３の（ｂ）部に示すように、有機膜ＯＬのうち、第１の領域ＶＬ１をエッチングする、すなわち有機膜ＯＬと被エッチング層ＥＬとの界面（被エッチング層ＥＬの表面ＦＣ）から厚みＬＭに至るまで有機膜ＯＬをエッチングする。換言すれば、工程ＳＴ３では、厚みＬＭの膜が残るように、すなわち、第２の領域ＶＬ２が残るように、有機膜ＯＬをエッチングする。工程ＳＴ３によって、マスクＯＬＭ１と有機膜ＯＬ１とが有機膜ＯＬから形成される。有機膜ＯＬ１は、有機膜ＯＬのうち工程ＳＴ３でエッチングされずに残る部分であり、有機膜ＯＬの第２の領域ＶＬ２である。有機膜ＯＬ１は、被エッチング層ＥＬの表面ＦＣ上に設けられている。有機膜ＯＬ１は、厚みＬＭを有する。マスクＯＬＭ１は、有機膜ＯＬ１上に設けられている。マスクＡＬＭおよびマスクＯＬＭ１は、有機膜ＯＬ１に対するエッチングにおいてマスクとして用いられる。また、水素ガスと窒素ガスとを含む第１のガスによって、有機膜ＯＬの第１の領域ＶＬ１の側面の保護と有機膜ＯＬに対するエッチングとが良好に両立し得るので、工程ＳＴ３によって有機膜ＯＬの第１の領域ＶＬ１から形成されるマスクＯＬＭ１の垂直性が良好に実現され得る。
工程ＳＴ３に引き続く工程ＳＴ４では、保護膜ＳＸをマスクＯＬＭ１の側面ＳＦにコンフォーマルに形成する一連の工程（工程ＳＴ３から工程ＳＴ７までの一連の工程）は、有機膜ＯＬの第１の領域ＶＬ１を第２の領域ＶＬ２に至るまでエッチングした後（工程ＳＴ３の後）であってマスクＯＬＭ１の側面ＳＦに保護膜ＳＸをコンフォーマルに形成する前において、処理容器１２内でプラズマを発生させて処理容器１２に設けられた上部電極３０に負の直流電圧を印可することによって、マスクＡＬＭの表面とマスクＯＬＭ１の側面ＳＦとに、二次電子を照射し、酸化シリコンの保護膜を形成する。なお、方法ＭＴは、工程ＳＴ３の実行後に、工程ＳＴ４を実行せずに工程ＳＴ５ａ（シーケンスＳＱ）を実行することもできる。
工程ＳＴ４に引き続き、図１に示す方法ＭＴでは、シーケンスＳＱを一回以上実行する。工程ＳＴ４の実行後において、シーケンスＳＱの開始から後述の工程ＳＴ７に至るまでの一連の工程は、マスクＯＬＭ１の側面ＳＦに保護膜ＳＸをコンフォーマルに形成する工程である。シーケンスＳＱは、工程ＳＴ５ａ、工程ＳＴ５ｂ、工程ＳＴ５ｃ、および、工程ＳＴ５ｄを含む。
まず、工程ＳＴ５ａでは、処理容器１２内に、シリコンを含有する第２のガスＧ１を導入する。第２のガスＧ１は、アミノシラン系ガスを含む。ガスソース群４０の複数のガスソースのうち選択したガスソースから、第２のガスＧ１を処理容器１２内に供給する。第２のガスＧ１は、アミノシラン系ガスとして、モノアミノシラン（Ｈ３−Ｓｉ−Ｒ（Ｒはアミノ基））が用いられる。工程ＳＴ５ａでは、第２のガスＧ１のプラズマを生成しない。
図４の（ａ）部に示すように、第２のガスＧ１の分子が反応前駆体としてウエハＷの表面に付着する。第２のガスＧ１の分子（モノアミノシラン）は、化学結合に基づく化学吸着によってウエハＷの表面に付着するのであり、プラズマは用いられない。なお、当該温度範囲で化学結合によって表面に付着可能であって且つシリコンを含有するものであれば、モノアミノシラン以外のガスの利用も可能である。
第２のガスＧ１にモノアミノシラン系ガスが選択される理由は、モノアミノシランが比較的に高い電気陰性度を有し且つ極性を有する分子構造を有することによって化学吸着が比較的に容易に行われ得る、ということに起因する。第２のガスＧ１の分子がウエハＷの表面に付着することによって形成される層Ｌｙ１は、当該付着が化学吸着であるために単分子層（単層）に近い状態となる。モノアミノシランのアミノ基（Ｒ）が小さいほど、ウエハＷの表面に吸着される分子の分子構造も小さくなるので、分子の大きさに起因する立体障害が低減され、よって、第２のガスＧ１の分子がウエハＷの表面に均一に吸着でき、層Ｌｙ１はウエハＷの表面に対し均一な膜厚で形成され得る。例えば、第２のガスＧ１に含まれるモノアミノシラン（Ｈ３−Ｓｉ−Ｒ）がウエハＷの表面のＯＨ基と反応することによって、反応前駆体のＨ３−Ｓｉ−Ｏが形成され、よって、Ｈ３−Ｓｉ−Ｏの単分子層である層Ｌｙ１が形成される。従って、ウエハＷの表面に対し、反応前駆体の層Ｌｙ１が、ウエハＷのパターン密度に依存せずに、均一な膜厚でコンフォーマルに形成され得る。
工程ＳＴ５ａに引き続く工程ＳＴ５ｂでは、処理容器１２内の空間をパージする。具体的には、工程ＳＴ５ａにおいて供給された第２のガスＧ１が排気される。工程ＳＴ５ｂでは、パージガスとして窒素ガスといった不活性ガスを処理容器１２に供給してもよい。即ち、工程ＳＴ５ｂのパージは、不活性ガスを処理容器１２内に流すガスパージ、または真空引きによるパージの何れであってもよい。工程ＳＴ５ｂでは、ウエハＷ上に過剰に付着した分子も除去され得る。以上によって、反応前駆体の層Ｌｙ１は極めて薄い単分子層となる。
工程ＳＴ５ｂに引き続く工程ＳＴ５ｃでは、処理容器１２内において第３のガスのプラズマＰ１を生成する。具体的には、ガスソース群４０の複数のガスソースのうち選択したガスソースから、二酸化炭素ガスを含む第３のガスを処理容器１２内に供給する。第３のガスは、二酸化炭素ガスの他に、酸素原子を含有する他のガスであり得え、例えば、酸素ガスでもあり得る。そして、第１の高周波電源６２から高周波電力を供給する。この場合、第２の高周波電源６４のバイアス電力を印加することもできる。また、第１の高周波電源６２を用いずに第２の高周波電源６４のみを用いてプラズマを生成することもできる。排気装置５０を動作させることによって、処理容器１２内の空間の圧力を所定の圧力に設定する。
上述したように工程ＳＴ５ａの実行によってウエハＷの表面に付着した分子（層Ｌｙ１の単分子層を構成する分子）は、シリコンと水素との結合を含む。シリコンと水素との結合エネルギーは、シリコンと酸素との結合エネルギーよりも低い。従って、図４の（ｂ）部に示すように、二酸化炭素ガスを含む第３のガスのプラズマＰ１が生成されると、酸素の活性種、例えば、酸素ラジカルが生成され、層Ｌｙ１の単分子層を構成する分子の水素が酸素に置換され、図４の（ｃ）部に示すように、シリコン酸化膜である層Ｌｙ２が単分子層として形成される。
工程ＳＴ５ｃに引き続く工程ＳＴ５ｄでは、処理容器１２内の空間をパージする。具体的には、工程ＳＴ５ｃにおいて供給された第３のガスが排気される。工程ＳＴ５ｄでは、パージガスとして窒素ガスといった不活性ガスが処理容器１２に供給してもよい。即ち、工程ＳＴ５ｄのパージは、不活性ガスを処理容器１２内に流すガスパージ、または真空引きによるパージの何れであってもよい。
以上説明したシーケンスＳＱにおいては、工程ＳＴ５ｂにおいてパージが行われ、工程ＳＴ５ｂに引き続く工程ＳＴ５ｃにおいて層Ｌｙ１を構成する分子の水素が酸素に置換される。したがって、ＡＬＤ法と同様に、１回のシーケンスＳＱの実行によって、シリコン酸化膜の層Ｌｙ２を、ウエハＷの表面上（特にマスクＯＬＭ１の側面ＳＦ上）に、マスクＭＫ１のパターンの疎密によらず薄く均一な膜厚でコンフォーマルに、形成することができる。
シーケンスＳＱに引き続く工程ＳＴ６では、シーケンスＳＱの実行を終了するか否かを判定する。具体的には、工程ＳＴ６では、シーケンスＳＱの実行回数が所定回数に達したか否かを判定する。シーケンスＳＱの実行回数の決定は、図３の（ｃ）部に示すウエハＷ上（特にマスクＯＬＭ１の側面ＳＦ上）に形成されるシリコン酸化膜の保護膜ＳＸの厚みを決定することである。即ち、１回のシーケンスＳＱの実行によって形成されるシリコン酸化膜の膜厚とシーケンスＳＱの実行回数との積によって、最終的にウエハＷ上に形成される保護膜ＳＸの厚みが実質的に決定される。したがって、ウエハＷ上に形成される保護膜ＳＸの所望の厚みに応じて、シーケンスＳＱの実行回数が設定される。
工程ＳＴ６においてシーケンスＳＱの実行回数が所定回数に達していないと判定される場合には（工程ＳＴ６：ＮＯ）、シーケンスＳＱの実行が再び繰り返される。一方、工程ＳＴ６においてシーケンスＳＱの実行回数が所定回数に達していると判定される場合には（工程ＳＴ６：ＹＥＳ）、シーケンスＳＱの実行が終了される。これによって、図３の（ｃ）部に示すように、ウエハＷの表面上（特にマスクＯＬＭ１の側面ＳＦ上）にシリコン酸化膜の保護膜ＳＸが形成される。すなわち、シーケンスＳＱの実行回数が所定回数だけ繰り返されることによって、所定の膜厚を有する保護膜ＳＸが、マスクＭＫ１のパターンの疎密によらず均一の膜みでコンフォーマルに、ウエハＷの表面（特にマスクＯＬＭ１の側面ＳＦ）に形成される。マスクＯＬＭ１の側面ＳＦにおける保護膜ＳＸの厚みは、シーケンスＳＱの実行回数が少ないほど、減少する。また、マスクＯＬＭ１の側面ＳＦにおける保護膜ＳＸの厚みは、マスクＯＬＭ１の上端（マスクＡＬＭが設けられている側のマスクＯＬＭ１の一端）からマスクＯＬＭ１の下端（有機膜ＯＬ１が設けられている側のマスクＯＬＭ１の他端）に向けて減少する。
保護膜ＳＸは、図３の（ｃ）部に示すように、領域Ｒ１、領域Ｒ２、および、領域Ｒ３を含む。領域Ｒ３は、マスクＡＬＭの側面上、および、マスクＯＬＭ１の側面ＳＦ上において、各側面に沿って延在する領域である。領域Ｒ３は、工程ＳＴ３によって形成された有機膜ＯＬ１の表面から領域Ｒ１の下側まで延在している。領域Ｒ１は、マスクＡＬＭの上面の上および領域Ｒ３上で延在している。領域Ｒ２は、隣接する領域Ｒ３の間で、且つ、工程ＳＴ３で形成された有機膜ＯＬ１の表面上で延在している。上述したように、シーケンスＳＱが繰り返されることによって、ＡＬＤ法と同様に保護膜ＳＸが形成されるので、マスクＭＫ１のパターンの疎密によらずに、領域Ｒ１、領域Ｒ２、および、領域Ｒ３のそれぞれの膜厚は、互いに略等しい膜厚となる。
工程ＳＴ６：ＹＥＳに引き続く工程ＳＴ７では、領域Ｒ１および領域Ｒ２を除去するように、保護膜ＳＸをエッチング（エッチバック）する。工程ＳＴ７では、シーケンスＳＱを繰り返し実行した後に処理容器１２内において第４のガスのプラズマを生成し、シーケンスＳＱを繰り返し実行することによって特に第２の領域ＶＬ２の表面に形成された膜（保護膜ＳＸの領域Ｒ２）を、該プラズマを用いて除去（エッチバック）する。工程ＳＴ７では、保護膜ＳＸの領域Ｒ２が除去されると共に、領域Ｒ１も除去される。領域Ｒ１および領域Ｒ２の除去のためには、異方性のエッチング条件が必要である。このため、工程ＳＴ７では、ガスソース群４０の複数のガスソースのうち選択したガスソースから、フッ素を含有する第４のガスを含む処理ガスを処理容器１２内に供給する。第４のガスは、フッ素を含有するガスであり、例えば、フルオロカーボンガスであり得る。そして、第１の高周波電源６２から高周波電力を供給する。第２の高周波電源６４から高周波バイアス電力を供給する。排気装置５０を動作させることによって、処理容器１２内の空間の圧力を所定の圧力に設定する。これによって、フルオロカーボンガスのプラズマが生成される。生成されたプラズマ中のフッ素を含む活性種は、高周波バイアス電力による鉛直方向への引き込みによって、領域Ｒ１および領域Ｒ２を優先的にエッチングする。その結果、図３の（ｄ）部に示すように、領域Ｒ１および領域Ｒ２が選択的に除去されて残された領域Ｒ３と、マスクＯＬＭ１と、によってマスクＭＫ２が形成される。マスクＭＫ２は、領域Ｒ３とマスクＯＬＭ１と共に、マスクＡＬＭを更に含み得る。マスクＭＫ２は、有機膜ＯＬの第２の領域ＶＬ２に対するエッチングにおいてマスクとして用いられる。
工程ＳＴ７に引き続く工程ＳＴ８では、マスクＭＫ２を用いて、マスクＯＬＭ１の形状を維持しつつ、第２の領域ＶＬ２を被エッチング層ＥＬに至るまでエッチングし、第２の領域ＶＬ２からマスクＯＬＭ２を形成する。工程ＳＴ８における第２の領域ＶＬ２のエッチングでは、処理容器１２内において、第５のガスのプラズマを生成し、該プラズマとマスクＭＫ２（マスクＯＬＭ１および領域Ｒ３を含む）とを用いて、第２の領域ＶＬ２をエッチングする。工程ＳＴ８は、工程ＳＴ８ａおよび工程ＳＴ８ｂを含む。工程ＳＴ８では、まず工程ＳＴ７に引き続き工程ＳＴ８ａが実行され、工程ＳＴ８ａに引き続き工程ＳＴ８ｂが実行される。具体的には、工程ＳＴ８ａと工程ＳＴ８ｂとの何れの工程においても、ガスソース群４０の複数のガスソースのうち選択したガスソースから、酸素ガスを含む第５のガスを処理ガスとして処理容器１２内に供給する。第１の高周波電源６２から高周波電力を供給する。第２の高周波電源６４から高周波バイアス電力を供給する。これによって、第５のガスのプラズマが生成される。そして、排気装置５０を動作させることによって、処理容器１２内の空間の圧力を、工程ＳＴ８ａおよび工程ＳＴ８ｂのそれぞれに応じた所定の圧力に設定する。
工程ＳＴ８ａのプロセス条件と工程ＳＴ８ｂのプロセス条件との相違点は、処理容器１２内の空間の圧力および処理時間のみである。工程ＳＴ８ａの実行期間は、処理容器１２内の圧力が第１の圧力となる期間であり、工程ＳＴ８ｂの実行期間は、工程ＳＴ８ａの実行期間の後において、処理容器１２内の圧力が第２の圧力となる期間である。工程ＳＴ８ｂにおいて設定される処理容器１２内の空間の第２の圧力は、工程ＳＴ８ａにおいて設定される処理容器１２内の空間の第１の圧力よりも高い。処理容器１２内の空間の圧力が比較的に高い工程ＳＴ８ｂによって、図３の（ｅ）に示すように、マスクＯＬＭ１の幅ＰＭ１を維持した状態で、マスクＯＬＭ２の幅ＰＭ２を制御できる。工程ＳＴ８ｂの処理時間は、工程ＳＴ８によって形成されるマスクＯＬＭ２の幅に応じて調節可能であり、例えば、工程ＳＴ８ａの処理時間と等しくし得る、または、工程ＳＴ８ａの処理時間よりも長くし得る。工程ＳＴ８ｂの処理時間が増加すれば、マスクＯＬＭ２の幅は減少する。
工程ＳＴ８によって、図３の（ｅ）部に示すように、有機膜ＯＬ１が被エッチング層ＥＬの表面ＦＣに至るまでエッチングされ、有機膜ＯＬ１からマスクＯＬＭ２が形成される。マスクＯＬＭ２は、被エッチング層ＥＬの表面ＦＣに設けられ、マスクＯＬＭ２上にはマスクＯＬＭ１が設けられている。マスクＯＬＭ２は、マスクＯＬＭ１と被エッチング層ＥＬとの間に設けられている。マスクＡＬＭ、マスクＯＬＭ１、および、マスクＯＬＭ２は、被エッチング層ＥＬに対するエッチングにおいてマスクとして用いられる。
以下、工程ＳＴ２〜工程ＳＴ４、工程ＳＴ５ａ、工程ＳＴ５ｃ、工程ＳＴ７、工程ＳＴ８ａ、工程ＳＴ８ｂ、および、シーケンスＳＱのそれぞれの主なプロセス条件の実施例を示す。
＜工程ＳＴ２＞
・処理容器１２内の圧力［ｍＴｏｒｒ］：５０［ｍＴｏｒｒ］
・第１の高周波電源６２の高周波電力の値［Ｗ］：５００［Ｗ］
・第２の高周波電源６４の高周波電力の値［Ｗ］：３００［Ｗ］
・電源７０の直流電圧の値［Ｖ］：０［Ｖ］
・処理ガス：ＣＦ４ガス
・処理ガスの流量［ｓｃｃｍ］：６００［ｓｃｃｍ］
・処理時間［ｓ］：２８［ｓ］
＜工程ＳＴ３＞
・処理容器１２内の圧力［ｍＴｏｒｒ］：２０［ｍＴｏｒｒ］
・第１の高周波電源６２の高周波電力の値［Ｗ］：５００［Ｗ］
・第２の高周波電源６４の高周波電力の値［Ｗ］：４００［Ｗ］
・電源７０の直流電圧の値［Ｖ］：０［Ｖ］
・処理ガス（第１のガス）：Ｎ２／Ｈ２ガス
・処理ガスの流量［ｓｃｃｍ］：（Ｎ２ガス）２００［ｓｃｃｍ］、（Ｈ２ガス）２００［ｓｃｃｍ］
・処理時間［ｓ］：４０［ｓ］
＜工程ＳＴ４＞
・処理容器１２内の圧力［ｍＴｏｒｒ］：５０［ｍＴｏｒｒ］
・第１の高周波電源６２の高周波電力の値［Ｗ］：３００［Ｗ］
・第２の高周波電源６４の高周波電力の値［Ｗ］：０［Ｗ］
・電源７０の直流電圧の値［Ｖ］：−９００［Ｖ］
・処理ガス：Ｈ２／Ａｒガス
・処理ガスの流量［ｓｃｃｍ］：（Ｈ２ガス）１００［ｓｃｃｍ］、（Ａｒガス）８００［ｓｃｃｍ］
・処理時間［ｓ］：６０［ｓ］
＜工程ＳＴ５ａ＞
・処理容器１２内の圧力［ｍＴｏｒｒ］：１００［ｍＴｏｒｒ］
・第１の高周波電源６２の高周波電力の値［Ｗ］：０［Ｗ］
・第２の高周波電源６４の高周波電力の値［Ｗ］：０［Ｗ］
・電源７０の直流電圧の値［Ｖ］：０［Ｖ］
・処理ガス（第２のガス）：モノアミノシラン（Ｈ３−Ｓｉ−Ｒ（Ｒはアミノ基））
・処理ガスの流量［ｓｃｃｍ］：５０［ｓｃｃｍ］
・処理時間［ｓ］：１５［ｓ］
＜工程ＳＴ５ｃ＞
・処理容器１２内の圧力［ｍＴｏｒｒ］：２００［ｍＴｏｒｒ］
・第１の高周波電源６２の高周波電力の値［Ｗ］：３００［Ｗ］、１０［ｋＨｚ］、Ｄｕｔｙ５０
・第２の高周波電源６４の高周波電力の値［Ｗ］：０［Ｗ］
・電源７０の直流電圧の値［Ｖ］：０［Ｖ］
・処理ガス：ＣＯ２ガス
・処理ガスの流量［ｓｃｃｍ］：３００［ｓｃｃｍ］
・処理時間［ｓ］：５［ｓ］
なお、工程ＳＴ５ｃでは、上記のプロセス条件のもとで行う処理の実行前に、以下の処理が実行される。
・処理容器１２内の圧力［ｍＴｏｒｒ］：０［ｍＴｏｒｒ］
・第１の高周波電源６２の高周波電力の値［Ｗ］：０［Ｗ］
・第２の高周波電源６４の高周波電力の値［Ｗ］：０［Ｗ］
・電源７０の直流電圧の値［Ｖ］：０［Ｖ］
・処理ガス（第３のガス）：ＣＯ２ガス
・処理ガスの流量［ｓｃｃｍ］：３００［ｓｃｃｍ］
・処理時間［ｓ］：１０［ｓ］
＜工程ＳＴ７＞
・処理容器１２内の圧力［ｍＴｏｒｒ］：２０［ｍＴｏｒｒ］
・第１の高周波電源６２の高周波電力の値［Ｗ］：１００［Ｗ］
・第２の高周波電源６４の高周波電力の値［Ｗ］：１００［Ｗ］
・電源７０の直流電圧の値［Ｖ］：０［Ｖ］
・処理ガス：ＣＦ４／Ａｒガス
・処理ガスの流量［ｓｃｃｍ］：（ＣＦ４ガス）５０［ｓｃｃｍ］、（Ａｒガス）３００［ｓｃｃｍ］
・処理時間［ｓ］：２５［ｓ］
＜工程ＳＴ８ａ＞
・処理容器１２内の圧力［ｍＴｏｒｒ］（第１の圧力）：２０［ｍＴｏｒｒ］
・第１の高周波電源６２の高周波電力の値［Ｗ］：３００［Ｗ］
・第２の高周波電源６４の高周波電力の値［Ｗ］：０［Ｗ］
・電源７０の直流電圧の値［Ｖ］：０［Ｖ］
・処理ガス（第５のガス）：Ｏ２ガス
・処理ガスの流量［ｓｃｃｍ］：１０００［ｓｃｃｍ］
・処理時間［ｓ］：４０［ｓ］
＜工程ＳＴ８ｂ＞
・処理容器１２内の圧力［ｍＴｏｒｒ］（第２の圧力）：６０［ｍＴｏｒｒ］
・第１の高周波電源６２の高周波電力の値［Ｗ］：３００［Ｗ］
・第２の高周波電源６４の高周波電力の値［Ｗ］：０［Ｗ］
・電源７０の直流電圧の値［Ｖ］：０［Ｖ］
・処理ガス（第５のガス）：Ｏ２ガス
・処理ガスの流量［ｓｃｃｍ］：１０００［ｓｃｃｍ］
・処理時間［ｓ］：３０［ｓ］
＜シーケンスＳＱ＞
・繰り返し回数：１０回
以上で説明したように、方法ＭＴでは、有機膜ＯＬをエッチングする工程が二つの工程ＳＴ３および工程ＳＴ８に分けられている。有機膜ＯＬをエッチングする一つ目の工程ＳＴ３では、有機膜ＯＬのうち第１の領域ＶＬ１を第１のガスのプラズマによってエッチングし、マスクＯＬＭ１の側面ＳＦに保護膜ＳＸを予め形成し（シーケンスＳＱから工程ＳＴ７）、この後に、有機膜ＯＬをエッチングする二つ目の工程ＳＴ８では、マスクＯＬＭ１と保護膜ＳＸとを用いて、マスクＯＬＭ１の形状を維持しつつ、有機膜ＯＬのうち残余の第２の領域ＶＬ２を被エッチング層ＥＬに至るまでエッチングする。このように、有機膜ＯＬのエッチングにおいて、工程ＳＴ８では、マスクＯＬＭ１の幅ＰＭ１のエッチングによる減少が保護膜ＳＸによって抑制され得るので、工程ＳＴ８においてマスクＯＬＭ２の幅ＰＭ２がマスクＯＬＭ１の幅ＰＭ１とは独立に制御され得る。すなわち、有機膜ＯＬのＴｏｐ ＣＤ（マスクＯＬＭ１の幅ＰＭ１に対応)とＢｏｔｔｏｍ ＣＤ（マスクＯＬＭ２の幅ＰＭ２に対応）を独立に制御することができる。
また、水素ガスと窒素ガスとを含む第１のガスのプラズマによって、有機膜ＯＬに対するエッチングが垂直性良く行え、よって、エッチングによるパターン幅の変動が抑制され得る。
また、保護膜ＳＸが酸化膜であるので、酸化膜に対し高選択比のエッチングが第２の領域ＶＬ２に対して行われる場合には、第２の領域ＶＬ２に対するエッチング量（特に、被エッチング層ＥＬの表面ＦＣに沿った方向におけるエッチング量）が良好に制御され得る。
また、シーケンスＳＱから工程ＳＴ７までの一連の工程は、ＡＬＤ（Atomic Layer Deposition）法と同様の方法によって、マスクＯＬＭ１の側面ＳＦに保護膜ＳＸがコンフォーマルに形成されるので、マスクＯＬＭ１に対する保護の強度が向上されると共に、マスクＯＬＭ１を保護する保護膜ＳＸが均一な膜厚で形成できる。
また、第２のガスがアミノシラン系ガスを含むので、工程ＳＴ５ａによって、シリコンの反応前駆体がマスクＯＬＭ１の側面ＳＦ等の原子層に沿ってマスクＯＬＭ１等の上に形成される。
また、モノアミノシランを含む第２のガスを用いて、工程ＳＴ５ａにおいてシリコンの反応前駆体の形成が行える。
また、第２のガスに含まれるアミノシラン系ガスには、１〜３個のケイ素原子を有するアミノシランを用いることができる。また、第２のガスに含まれるアミノシラン系ガスには、１〜３個のアミノ基を有するアミノシランを用いることができる。
また、第３のガスが酸素原子を含むので、工程６ｃにおいて、当該酸素原子がマスクＯＬＭ１等の上に設けられるシリコンの反応前駆体と結合することによって、マスクＯＬＭ１等の上に酸化シリコンの保護膜（保護膜ＳＸ）がコンフォーマルに形成され得る。また、第３のガスが二酸化炭素ガスの場合、第３のガスが炭素原子を含むので、酸素原子によるマスクＯＬＭ１等に対する浸食が当該炭素原子によって抑制され得る。
また、シーケンスＳＱを繰り返し実行することによって形成される膜に対するエッチングがフッ素を含む第４のガスのプラズマを用いて異方的に行われ、第２の領域ＶＬ２の表面に形成された膜（保護膜ＳＸの領域Ｒ２）が選択的に除去され得るので、この除去の後において、第２の領域ＶＬ２に対するエッチングが可能となる。
また、工程ＳＴ７では、第５のガスのプラズマを用いて、第２の領域ＶＬ２のエッチングが行われ得る。
また、工程ＳＴ８において、処理容器１２内の圧力を増加させることによって、第２の領域ＶＬ２に対するエッチングを、被エッチング層ＥＬの表面ＦＣに沿った方向に進めることができる。従って、工程ＳＴ８においてマスクＯＬＭ２の幅ＰＭ２を好適に制御できる。
また、第５のガスが酸素ガスを含むので、有機膜ＯＬに対するエッチング、特に、被エッチング層ＥＬの表面ＦＣに沿った方向における有機膜ＯＬ（特に第２の領域ＶＬ２）に対するエッチングが良好に行える。
また、工程ＳＴ４において、第１の領域ＶＬ１を第２の領域ＶＬ２に至るまでエッチングしマスクＯＬＭ１が形成された後にマスクＯＬＭ１（第１の領域ＶＬ１）に二次電子を照射するので、保護膜ＳＸの形成前にマスクＯＬＭ１を改質することができ、後続の工程によるマスクＯＬＭ１の損傷を抑制することができる。
また、工程ＳＴ８の実行前において、第２の領域ＶＬ２の厚みが１０［ｎｍ］以上２０［ｎｍ］以下であれば、工程ＳＴ８においてマスクＯＬＭ２の幅ＰＭ２が良好に調節し得る。
以上、好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
１０…プラズマ処理装置、１２…処理容器、１２ｅ…排気口、１２ｇ…搬入出口、１４…支持部、１８ａ…第１プレート、１８ｂ…第２プレート、２２…直流電源、２３…スイッチ、２４…冷媒流路、２６ａ…配管、２６ｂ…配管、２８…ガス供給ライン、３０…上部電極、３２…絶縁性遮蔽部材、３４…電極板、３４ａ…ガス吐出孔、３６…電極支持体、３６ａ…ガス拡散室、３６ｂ…ガス通流孔、３６ｃ…ガス導入口、３８…ガス供給管、４０…ガスソース群、４２…バルブ群、４５…流量制御器群、４６…デポシールド、４８…排気プレート、５０…排気装置、５２…排気管、５４…ゲートバルブ、６２…第１の高周波電源、６４…第２の高周波電源、６６…整合器、６８…整合器、７０…電源、ＡＬ…反射防止膜、ＡＬＭ…マスク、Ｃｎｔ…制御部、ＥＬ…被エッチング層、ＥＳＣ…静電チャック、ＦＣ…表面、ＦＲ…フォーカスリング、Ｇ１…第２のガス、ＨＰ…ヒータ電源、ＨＴ…ヒータ、ＬＥ…下部電極、ＬＭ…厚み、Ｌｙ１…層、Ｌｙ２…層、ＭＫ１…マスク、ＭＫ２…マスク、ＭＴ…方法、ＯＬ…有機膜、ＯＬ１…有機膜、ＯＬＭ１…マスク、ＯＬＭ２…マスク、Ｐ１…プラズマ、ＰＤ…載置台、ＰＭ１…幅、ＰＭ２…幅、Ｒ１…領域、Ｒ２…領域、Ｒ３…領域、ＳＢ…基板、ＳＦ…側面、Ｓｐ…処理空間、ＳＱ…シーケンス、ＳＸ…保護膜、ＶＬ１…第１の領域、ＶＬ２…第２の領域、Ｗ…ウエハ。

Claims (16)

  1. 被処理体を処理する方法であって、該被処理体は被エッチング層と該被エッチング層上に設けられた有機膜と該有機膜上に設けられたマスクとを備え、該有機膜は第１の領域と第２の領域とによって構成され、該マスクは該第１の領域上に設けられ、該第１の領域は該第２の領域上に設けられ、該第２の領域は該被エッチング層上に設けられ、該方法は、
    前記被処理体が収容されたプラズマ処理装置の処理容器内において、第１のガスのプラズマを生成し、該プラズマと前記マスクとを用いて前記第１の領域を前記第２の領域に至るまでエッチングし、該第１の領域の側面に保護膜をコンフォーマルに形成する工程と、
    前記保護膜を用いて、前記第１の領域の形状を維持しつつ、前記第２の領域を前記被エッチング層に至るまでエッチングする工程と、
    を備える、
    方法。
  2. 前記第１のガスは、水素ガスと窒素ガスとを含む、
    請求項１に記載の方法。
  3. 前記保護膜は、酸化膜である、
    請求項１または請求項２に記載の方法。
  4. 前記保護膜をコンフォーマルに形成する前記工程は、前記第１の領域を前記第２の領域に至るまでエッチングした後において、
    前記処理容器内に第２のガスを供給する工程と、
    前記第２のガスを供給する前記工程の実行後に、前記処理容器内の空間をパージする工程と、
    前記空間をパージする前記工程の実行後に、前記処理容器内において第３のガスのプラズマを生成する工程と、
    前記第３のガスのプラズマを生成する前記工程の実行後に、前記処理容器内の空間をパージする工程と、
    を含むシーケンスを繰り返し実行することによって、前記第１の領域の前記側面に前記保護膜をコンフォーマルに形成し、
    前記第２のガスを供給する前記工程は、該第２のガスのプラズマを生成しない、
    請求項１〜３の何れか一項に記載の方法。
  5. 前記第２のガスは、アミノシラン系ガスを含む、
    請求項４に記載の方法。
  6. 前記第２のガスは、モノアミノシランを含む、
    請求項５に記載の方法。
  7. 前記第２のガスに含まれるアミノシラン系ガスは、１〜３個のケイ素原子を有するアミノシランを含む、
    請求項５に記載の方法。
  8. 前記第２のガスに含まれるアミノシラン系ガスは、１〜３個のアミノ基を有するアミノシランを含む、
    請求項５または請求項７に記載の方法。
  9. 前記第３のガスは、酸素原子を含む、
    請求項４〜８の何れか一項に記載の方法。
  10. 前記第３のガスは、二酸化炭素ガスまたは酸素ガスを含む、
    請求項９に記載の方法。
  11. 前記保護膜をコンフォーマルに形成する前記工程は、
    前記シーケンスを繰り返し実行した後に前記処理容器内において第４のガスのプラズマを生成し、該シーケンスを繰り返し実行したことによって前記第２の領域の表面に形成された膜を、該プラズマを用いて除去する工程を更に含み、
    前記第４のガスは、フッ素を含む、
    請求項４〜１０の何れか一項に記載の方法。
  12. 前記第２の領域をエッチングする前記工程は、
    前記処理容器内において、第５のガスのプラズマを生成し、該プラズマと前記第１の領域と前記保護膜とを用いて、前記第２の領域をエッチングする、
    請求項１〜１１の何れか一項に記載の方法。
  13. 前記第２の領域をエッチングする前記工程は、
    前記処理容器内の圧力が第１の圧力となる期間と、該期間の後において、該処理容器内の圧力が第２の圧力となる期間とを含み、
    前記第２の圧力は、前記第１の圧力よりも高い、
    請求項１２に記載の方法。
  14. 前記第５のガスは、酸素ガスを含む、
    請求項１２または請求項１３に記載の方法。
  15. 前記保護膜をコンフォーマルに形成する前記工程は、前記第１の領域を前記第２の領域に至るまでエッチングした後であって該第１の領域の前記側面に該保護膜をコンフォーマルに形成する前において、前記処理容器内でプラズマを発生させて該処理容器に設けられた上部電極に負の直流電圧を印可することにより、前記第１の領域に二次電子を照射する工程を備える、
    請求項１〜１４の何れか一項に記載の方法。
  16. 前記第２の領域をエッチングする前記工程の実行前において、該第２の領域の厚みは、１０ｎｍ以上２０ｎｍ以下である、
    請求項１〜１５の何れか一項に記載の方法。
JP2016136177A 2016-07-08 2016-07-08 被処理体を処理する方法 Active JP6788400B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2016136177A JP6788400B2 (ja) 2016-07-08 2016-07-08 被処理体を処理する方法
CN201780042178.4A CN109417029B (zh) 2016-07-08 2017-07-04 对被处理体进行处理的方法
US16/315,812 US10692726B2 (en) 2016-07-08 2017-07-04 Method for processing workpiece
KR1020197003501A KR102531901B1 (ko) 2016-07-08 2017-07-04 피처리체를 처리하는 방법
PCT/JP2017/024508 WO2018008640A1 (ja) 2016-07-08 2017-07-04 被処理体を処理する方法
TW106122806A TWI724198B (zh) 2016-07-08 2017-07-07 對被處理體進行處理之方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016136177A JP6788400B2 (ja) 2016-07-08 2016-07-08 被処理体を処理する方法

Publications (2)

Publication Number Publication Date
JP2018006706A true JP2018006706A (ja) 2018-01-11
JP6788400B2 JP6788400B2 (ja) 2020-11-25

Family

ID=60901369

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016136177A Active JP6788400B2 (ja) 2016-07-08 2016-07-08 被処理体を処理する方法

Country Status (6)

Country Link
US (1) US10692726B2 (ja)
JP (1) JP6788400B2 (ja)
KR (1) KR102531901B1 (ja)
CN (1) CN109417029B (ja)
TW (1) TWI724198B (ja)
WO (1) WO2018008640A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020155616A (ja) * 2019-03-20 2020-09-24 東京エレクトロン株式会社 膜をエッチングする方法及びプラズマ処理装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6757624B2 (ja) * 2016-08-12 2020-09-23 東京エレクトロン株式会社 被処理体を処理する方法
JP6811202B2 (ja) * 2018-04-17 2021-01-13 東京エレクトロン株式会社 エッチングする方法及びプラズマ処理装置
US10340136B1 (en) * 2018-07-19 2019-07-02 Lam Research Corporation Minimization of carbon loss in ALD SiO2 deposition on hardmask films

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62291940A (ja) * 1986-06-12 1987-12-18 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2008078617A (ja) * 2006-08-25 2008-04-03 Canon Inc 構造体の製造方法
JP2009016815A (ja) * 2007-06-08 2009-01-22 Tokyo Electron Ltd 微細パターンの形成方法
JP2015111607A (ja) * 2013-12-06 2015-06-18 大日本印刷株式会社 パターン形成方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100480610B1 (ko) 2002-08-09 2005-03-31 삼성전자주식회사 실리콘 산화막을 이용한 미세 패턴 형성방법
JP4878434B2 (ja) 2004-09-22 2012-02-15 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP4982457B2 (ja) 2008-09-11 2012-07-25 信越化学工業株式会社 パターン形成方法
JP2011233878A (ja) 2010-04-09 2011-11-17 Elpida Memory Inc 半導体装置の製造方法
US9142451B2 (en) * 2013-09-16 2015-09-22 Globalfoundries Inc. Reduced capacitance interlayer structures and fabrication methods
US9543158B2 (en) * 2014-12-04 2017-01-10 Lam Research Corporation Technique to deposit sidewall passivation for high aspect ratio cylinder etch
WO2015084523A1 (en) * 2013-12-05 2015-06-11 Tokyo Electron Limited Direct current superposition freeze
JP6757624B2 (ja) * 2016-08-12 2020-09-23 東京エレクトロン株式会社 被処理体を処理する方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62291940A (ja) * 1986-06-12 1987-12-18 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JP2008078617A (ja) * 2006-08-25 2008-04-03 Canon Inc 構造体の製造方法
JP2009016815A (ja) * 2007-06-08 2009-01-22 Tokyo Electron Ltd 微細パターンの形成方法
JP2015111607A (ja) * 2013-12-06 2015-06-18 大日本印刷株式会社 パターン形成方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020155616A (ja) * 2019-03-20 2020-09-24 東京エレクトロン株式会社 膜をエッチングする方法及びプラズマ処理装置
CN111725062A (zh) * 2019-03-20 2020-09-29 东京毅力科创株式会社 膜的蚀刻方法和等离子体处理装置
KR20200113170A (ko) 2019-03-20 2020-10-06 도쿄엘렉트론가부시키가이샤 막을 에칭하는 방법 및 플라즈마 처리 장치
US11404282B2 (en) 2019-03-20 2022-08-02 Tokyo Electron Limited Method of etching film and plasma processing apparatus
JP7220603B2 (ja) 2019-03-20 2023-02-10 東京エレクトロン株式会社 膜をエッチングする方法及びプラズマ処理装置
CN111725062B (zh) * 2019-03-20 2024-04-05 东京毅力科创株式会社 膜的蚀刻方法和等离子体处理装置
TWI840524B (zh) * 2019-03-20 2024-05-01 日商東京威力科創股份有限公司 蝕刻基板之膜之方法及電漿處理裝置
US12217973B2 (en) 2019-03-20 2025-02-04 Tokyo Electron Limited Method of etching film and plasma processing apparatus

Also Published As

Publication number Publication date
KR102531901B1 (ko) 2023-05-16
JP6788400B2 (ja) 2020-11-25
TW201812902A (zh) 2018-04-01
KR20190026844A (ko) 2019-03-13
CN109417029B (zh) 2023-08-15
TWI724198B (zh) 2021-04-11
US20190252198A1 (en) 2019-08-15
CN109417029A (zh) 2019-03-01
WO2018008640A1 (ja) 2018-01-11
US10692726B2 (en) 2020-06-23

Similar Documents

Publication Publication Date Title
US9859126B2 (en) Method for processing target object
JP6382055B2 (ja) 被処理体を処理する方法
US9911607B2 (en) Method of processing target object
JP6537473B2 (ja) 被処理体を処理する方法
US11462412B2 (en) Etching method
KR102461750B1 (ko) 피처리체를 처리하는 방법
JP7061653B2 (ja) 被処理体を処理する方法
JP2018037453A (ja) 被処理体を処理する方法
JP2017183688A (ja) 被処理体を処理する方法
US11823903B2 (en) Method for processing workpiece
KR102531901B1 (ko) 피처리체를 처리하는 방법
JP2018182103A (ja) エッチング方法
US9721766B2 (en) Method for processing target object
JP7045428B2 (ja) 被処理体を処理する方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200422

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200619

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201030

R150 Certificate of patent or registration of utility model

Ref document number: 6788400

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250