[go: up one dir, main page]

TWI694446B - 非揮發式記憶體及非揮發式記憶體裝置 - Google Patents

非揮發式記憶體及非揮發式記憶體裝置 Download PDF

Info

Publication number
TWI694446B
TWI694446B TW108126635A TW108126635A TWI694446B TW I694446 B TWI694446 B TW I694446B TW 108126635 A TW108126635 A TW 108126635A TW 108126635 A TW108126635 A TW 108126635A TW I694446 B TWI694446 B TW I694446B
Authority
TW
Taiwan
Prior art keywords
current
memory element
memory
resistance state
volatile memory
Prior art date
Application number
TW108126635A
Other languages
English (en)
Other versions
TW202105390A (zh
Inventor
林媛宣
Original Assignee
卡比科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 卡比科技有限公司 filed Critical 卡比科技有限公司
Priority to TW108126635A priority Critical patent/TWI694446B/zh
Application granted granted Critical
Publication of TWI694446B publication Critical patent/TWI694446B/zh
Publication of TW202105390A publication Critical patent/TW202105390A/zh

Links

Images

Landscapes

  • Static Random-Access Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

一種非揮發式記憶體包含第一記憶體元件及第二記憶體元件。第一記憶體元件用以接收控制電壓及輸入電壓並輸出第一電流。第二記憶體元件耦接於第一記憶體元件，並用以接收控制電壓及輸入電壓並輸出第二電流。第一記憶體元件及第二記憶體元件根據設定操作從高阻態改變為低阻態，根據重置操作從低阻態改變為高阻態，第一電流根據第一記憶體元件處於高阻態或低阻態而改變，第二電流根據第二記憶體元件處於高阻態或低阻態而改變。

Description

非揮發式記憶體及非揮發式記憶體裝置
本揭示文件係關於一種非揮發式記憶體及非揮發式記憶體裝置，特別是一種差動式架構的非揮發式記憶體及非揮發式記憶體裝置。
近年來，隨著可攜式電子產品的發展，促使記憶體研究的蓬勃發展，記憶體當中的電阻式隨機存取記憶體(Resistive random-access memory,RRAM)因為具有高儲存密度及優越可靠度等優點，被視為最具潛力的非揮發性記憶體之一。
傳統的電阻式隨機存取記憶體(Resistive random-access memory,RRAM)元件會利用外部電路提供一參考電流，用以與電阻式隨機存取記憶體產生之電流比較進而分辨電阻式隨機存取記憶體所儲存之邏輯狀態，額外的參考電流源大幅增加整體電路面積。此外，在高溫下，單一電阻式隨機存取記憶體元件的電阻狀態會隨著時間往參考電流移動，容易發生資料誤判之狀況而存在許多可靠度問題。
本揭示文件的一實施例中，一種非揮發式記憶體包含第一記憶體元件及第二記憶體元件。第一記憶體元件用以接收控制電壓及輸入電壓並輸出第一電流。第二記憶體元件耦接於第一記憶體元件，用以接收控制電壓及輸入電壓並輸出第二電流。第一記憶體元件及第二記憶體元件根據設定操作從高阻態改變為低阻態，根據重置操作從低阻態改變為高阻態，第一電流根據第一記憶體元件處於高阻態或低阻態而改變，第二電流根據第二記憶體元件處於高阻態或低阻態而改變。
本揭示文件的另一實施例中，一種非揮發式記憶體裝置包含複數個非揮發式記憶體及感測電路。非揮發式記憶體的其中一者用以根據控制電壓及輸入電壓產生第一電流或第二電流。感測電路用以比較第一電流或第二電流以判斷該非揮發式記憶體裝置為低邏輯狀態或高邏輯狀態。
綜上所述，非揮發式記憶體根據控制電壓及輸入電壓輸出第一電流及第二電流，並根據設定操作及重置操作設定為高阻態或低阻態，第一電流及第二電流根據記憶體元件的高阻態或低阻態而有所改變。
100‧‧‧非揮發性記憶體
110‧‧‧非揮發性記憶體元件
110a、110b‧‧‧記憶體元件
110c、110d‧‧‧選取元件
120‧‧‧感測電路
200‧‧‧非揮發性記憶體裝置
SL、SL1、SL2‧‧‧資料線
WL、WL1、WL2‧‧‧字元線
BL、BL1、BL2、BLB、BLB1、BLB2‧‧‧位元線
HRS‧‧‧高阻態
LRS‧‧‧低阻態
IBL‧‧‧第一電流
IBLB‧‧‧第二電流
第1圖繪示根據本揭示文件之一實施例的非揮發性記憶體電路圖。
第2圖繪示根據本揭示文件之一實施例的非揮發性記憶體低邏輯狀態及高邏輯狀態示意圖。
第3圖繪示根據本揭示文件之一實施例的非揮發性記憶體裝置電路圖。
在本文中所使用的用詞『包含』、『具有』等等，均為開放性的用語，即意指『包含但不限於』。此外，本文中所使用之『及/或』，包含相關列舉項目中一或多個項目的任意一個以及其所有組合。
於本文中，當一元件被稱為『連結』或『耦接』時，可指『電性連接』或『電性耦接』。『連結』或『耦接』亦可用以表示二或多個元件間相互搭配操作或互動。此外，雖然本文中使用『第一』、『第二』、…等用語描述不同元件，該用語僅是用以區別以相同技術用語描述的元件或操作。除非上下文清楚指明，否則該用語並非特別指稱或暗示次序或順位，亦非用以限定本揭示文件。
請參考第1圖，第1圖繪示根據本揭示文件之一實施例的非揮發性記憶體100電路圖。非揮發性記憶體100包含非揮發性記憶體元件110及感測電路120。非揮發性記憶體元件110包含記憶體元件110a、記憶體元件110b、選取元件110c及選取元件110d。非揮發性記憶體元件110是 由記憶體元件110a及記憶體元件110b串聯而成，記憶體元件110a及記憶體元件110b共用字元線WL及資料線SL，形成差動式結構，在此實施例中，記憶體元件110a及記憶體元件110b可使用相同的記憶體元件。
選取元件110c耦接於記憶體元件110a，選取元件110d耦接於記憶體元件110b，選取元件110c及選取元件110d響應於控制電壓導通，控制電壓可由字元線WL傳送到選取元件110c及選取元件110d的控制端。於一實施例中，選取元件110c及選取元件110d可由電晶體實現，本揭示文件不以此為限。
感測電路120用以比較記憶體元件110a及記憶體元件110b所輸出的電流大小，以判斷非揮發性記憶體100為低邏輯狀態(邏輯0)或高邏輯裝態(邏輯1)。
請參考第2圖，第2圖繪示根據本揭示文件之一實施例的非揮發性記憶體100低邏輯狀態及高邏輯狀態示意圖。非揮發性記憶體100是由左右兩個相反電阻狀態的記憶體元件構成一個位元的差動式記憶體架構，換句話說，當其中一個記憶體元件為低阻態(low resistance state,LRS)時，另外一個記憶體元件為高阻態(high resistance state,HRS)。例如記憶體元件110a為高阻態HRS時，記憶體元件110b為低阻態LRS，如第2圖上圖所示。記憶體元件110a為低阻態LRS時，記憶體元件110b為高阻態HRS，如第2圖下圖所示。
記憶體元件110a用以接收控制電壓及輸入電 壓並輸出第一電流IBL，記憶體元件110b耦接於記憶體元件110a，用以接收控制電壓及輸入電壓並輸出第二電流IBLB。記憶體元件110a及記憶體元件110b根據設定操作從高阻態HRS改變為低阻態LRS，根據重置操作從低阻態LRS改變為高阻態HRS。第一電流IBL根據記憶體元件110a處於高阻態HRS或低阻態LRS而改變，第二電流IBLB根據記憶體元件110b處於高阻態HRS或低阻態LRS而改變。
控制電壓經由字元線WL傳送到選取元件110c及選取元件110d，輸入電壓經由資料線SL傳送到記憶體元件110a及記憶體元件110b。記憶體元件110a及記憶體元件110b根據輸入電壓進行設定操作或重置操作。
在記憶體元件110a及記憶體元件110b進行寫入前，需要將記憶體元件110a及記憶體元件110b進行抹除。於一實施例中，將記憶體元件110a及記憶體元件110b設定為高阻態HRS，使非揮發性記憶體100操作於抹除狀態。抹除後，如果要將此位元寫入邏輯0，需要將記憶體元件110b進行設定操作使記憶體元件110b從高阻態HRS設定為低阻態LRS，如第2圖上圖所示。如果要將此位元寫入邏輯1，需要將記憶體元件110a進行設定操作使記憶體元件110a從高阻態HRS設定為低阻態LRS，如第2圖下圖所示。
經由上述操作，即可使記憶體元件110a及記憶體元件110b存在不同阻態，完成寫入動作。
差動式記憶體結構於讀取存取狀態時，不需要透過外部電路提供參考電流，只需要將右邊的記憶體元件 110b當作參考電流，便可以判斷左邊的記憶體元件110a之狀態。
請參考第2圖上圖，當記憶體元件110a為高阻態HRS，記憶體元件110b為低阻態LRS時，輸入電壓經由資料線SL進入後，經過記憶體元件110a會形成第一電流IBL，經過記憶體元件110b會形成第二電流IBLB，第一電流IBL通過選取元件110c並經由位元線BL到感測電路120，第二電流IBLB通過選取元件110d並經由位元線BLB到感測電路120。第一電流IBL的大小會根據記憶體元件110a處於高阻態HRS或低阻態LRS而改變，第二電流IBLB的大小會根據記憶體元件110b處於高阻態HRS或低阻態LRS而改變。電流和電阻的關係為成反比，當電阻越大，電流就越小。因此，第一電流IBL小於第二電流IBLB，藉由感測電路120判斷非揮發性記憶體元件110為低邏輯狀態，也就是邏輯0。
請參考第2圖下圖，當記憶體元件110a為低阻態LRS，記憶體元件110b為高阻態HRS時，輸入電壓經由資料線SL進入後，經過記憶體元件110a會形成第一電流IBL，經過記憶體元件110b會形成第二電流IBLB。此時，第一電流IBL大於第二電流IBLB，藉由感測電路120判斷非揮發性記憶體元件110為高邏輯狀態，也就是邏輯1。
在高密度記憶體的應用時，可以用交叉點記憶體陣列而省略選擇記憶體，但如果沒有使用選取元件而單純使用一個電阻(1R)的陣列會產生連通管原理，又稱為潛行電流(sneak current)。通常在選定的記憶體元件為高阻態 HRS而周圍的記憶體元件為低阻態LRS時最容易發生連通管原理。在選定位元線BL及字元線WL要操作或讀取一個儲存高阻態HRS的記憶體元件時，由於周圍路徑上的記憶體元件皆為低阻態LRS，電流會選擇流向等效電阻較低的路徑而造成讀取錯誤或是使其他未被選取的記憶體元件遭受干擾，因此記憶體需要與選取元件結合使用，避免潛行電流的問題。
為了解決上述連通管問題，在二維陣列使用選取元件110c及選取元件110d驅動記憶體元件110a及記憶體元件110b的陣列，如第3圖所示。記憶體元件110a及記憶體元件110b的一端與選取元件110c及選取元件110d的一端共用形成NOR型陣列，利用字元線WL的控制電壓調變可以穩定地控制記憶體元件110a及記憶體元件110b電阻值轉換時兩端的電壓及電流，進而提高元件耐久度，也可關閉未被選取的通道避免連通管問題。
請參考第3圖，第3圖繪示根據本揭示文件之一實施例的非揮發性記憶體裝置200電路圖，此實施例繪示2X2 NOR型差動式電阻式記憶體陣列。本揭示文件之記憶體陣列的數量及排列方式不以2X2為限，可以根據實際需求而有所調整。非揮發性記憶體裝置200包含四組非揮發性記憶體元件110以及感測電路(未繪示)。四組非揮發性記憶體元件110以2X2的方式排列，感測電路可以使用如第1圖及第2圖所示之感測電路120。操作方式相似於上述描述，位元線WL1的控制電壓用以控制左邊兩個非揮發性記憶體元 件110，位元線WL2的控制電壓用以控制右邊兩個非揮發性記憶體元件110。
左上的非揮發性記憶體元件110操作方法與第2圖相同，在此不再贅述。當右上的非揮發性記憶體元件110被選取時，控制電壓經由資料線SL2輸入。經過左邊記憶體元件到節點B的電流，接著流向位元線BLB1。經過右邊記憶體元件到節點C的電流，接著流向位元線BL1。右上的非揮發性記憶體元件110可藉由設定操作及重置操作而改變阻值狀態以改變上述流經左邊記憶體元件及右邊記憶體元件的電流，感測電路偵測這兩個電流的大小以判斷右上的非揮發性記憶體元件110之邏輯狀態。
例如，當左邊記憶體元件為低阻態，右邊記憶體元件為高阻態時，流向位元線BLB1的電流會大於流向位元線BL1的電流，此時感測電路判斷右上的非揮發性記憶體元件110為低邏輯狀態(邏輯0)，反之則為高邏輯狀態(邏輯1)。
左下及右下的非揮發性記憶體元件110操作方法同上，在此不再贅述。
位元線BL1及位元線BLB1上的電流比較結果與位元線BL2及位元線BLB2上的電流比較結果決定被選取的非揮發性記憶體元件110之邏輯狀態。
綜上所述，非揮發性記憶體使用兩個記憶體元件組成差動式結構，兩個記憶體元件共用字元線及資料線，將陣列面積最小化。使用兩個記憶體元件取代傳統電阻式記 憶體需要額外參考電流以判斷非揮發性記憶體的邏輯狀態，大幅減少整體電路面積，並放大讀取視窗。除了單一記憶體單元，本揭示文件之差動式結構可排列成NOR型記憶體陣列，提供高密度儲存功能。
此外，傳統單一電阻式記憶體元件的電阻狀態在高溫下，會隨時間往參考電流移動，使資料判斷上發生誤判之情況。然而，本揭示文件所提出的差動式結構透過兩個記憶體元件自我比較的方式，即使在長時間的溫度作用後，仍可維持極大的電流差異，不發生資料翻轉的情形。
100‧‧‧非揮發性記憶體
110‧‧‧非揮發性記憶體元件
110a、110b‧‧‧記憶體元件
110c、110d‧‧‧選取元件
120‧‧‧感測電路
SL‧‧‧資料線
WL‧‧‧字元線
BL、BLB‧‧‧位元線

Claims (9)

  1. 一種非揮發式記憶體，包含：一第一記憶體元件，用以接收一控制電壓及一輸入電壓並輸出一第一電流；以及一第二記憶體元件，耦接於該第一記憶體元件，並用以接收該控制電壓及該輸入電壓並輸出一第二電流，其中該第一記憶體元件及該第二記憶體元件根據一設定操作從一高阻態改變為一低阻態，根據一重置操作從該低阻態改變為該高阻態，該第一電流根據該第一記憶體元件處於該高阻態或該低阻態而改變，該第二電流根據該第二記憶體元件處於該高阻態或該低阻態而改變。
  2. 如請求項1所述之非揮發式記憶體，更包含：一感測電路，用以比較該第一電流及該第二電流以判斷該非揮發式記憶體為一低邏輯狀態或一高邏輯狀態。
  3. 如請求項2所述之非揮發式記憶體，其中當該第一電流小於該第二電流時，該感測電路判斷該非揮發式記憶體為該低邏輯狀態，當該第一電流大於該第二電流時，該感測電路判斷該非揮發式記憶體為該高邏輯狀態。
  4. 如請求項3所述之非揮發式記憶體，其中當該第一記憶體元件為該高阻態時，使該第一電流降低，當該第一記憶體元件為該低阻態時，使該第一電流提高， 當該第二記憶體元件為該高阻態時，使該第二電流降低，當該第二記憶體元件為該低阻態時，使該第二電流提高。
  5. 如請求項4所述之非揮發式記憶體，其中當該第一記憶體元件及該第二記憶體元件為該高阻態時，該非揮發式記憶體操作於一抹除狀態。
  6. 如請求項5所述之非揮發式記憶體，更包含：一第一選取元件，耦接於該第一記憶體元件；以及一第二選取元件，耦接於該第二記憶體元件，其中該第一選取元件及該第二選取元件響應於該控制電壓而導通。
  7. 一種非揮發式記憶體裝置，包含：複數個非揮發式記憶體，該些非揮發式記憶體的其中一者用以根據一控制電壓及一輸入電壓產生一第一電流及一第二電流；以及一感測電路，用以比較該第一電流或該第二電流以判斷該非揮發式記憶體裝置為一低邏輯狀態或一高邏輯狀態，其中該些非揮發式記憶體的其中一者包含：一第一記憶體元件，用以接收該控制電壓及該輸入電壓並輸出該第一電流；一第一選取元件，耦接於該第一記憶體元件；一第二記憶體元件，耦接於該第一記憶體元件，並用 以接收該控制電壓及該輸入電壓並輸出該第二電流；以及一第二選取元件，耦接於該第二記憶體元件，其中該第一選取元件及該第二選取元件響應於該控制電壓而導通。
  8. 如請求項7所述之非揮發式記憶體裝置，其中該第一記憶體元件及該第二記憶體元件根據一設定操作從一高阻態改變為一低阻態，根據一重置操作從該低阻態改變為該高阻態。
  9. 如請求項8所述之非揮發式記憶體裝置，其中當該第一電流小於該第二電流時，該感測電路判斷該該些非揮發式記憶體的其中一者為該低邏輯狀態，當該第一電流大於該第二電流時，該感測電路判斷該些非揮發式記憶體的其中一者為該高邏輯狀態。
TW108126635A 2019-07-26 2019-07-26 非揮發式記憶體及非揮發式記憶體裝置 TWI694446B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW108126635A TWI694446B (zh) 2019-07-26 2019-07-26 非揮發式記憶體及非揮發式記憶體裝置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108126635A TWI694446B (zh) 2019-07-26 2019-07-26 非揮發式記憶體及非揮發式記憶體裝置

Publications (2)

Publication Number Publication Date
TWI694446B true TWI694446B (zh) 2020-05-21
TW202105390A TW202105390A (zh) 2021-02-01

Family

ID=71896248

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108126635A TWI694446B (zh) 2019-07-26 2019-07-26 非揮發式記憶體及非揮發式記憶體裝置

Country Status (1)

Country Link
TW (1) TWI694446B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110134687A1 (en) * 2008-05-27 2011-06-09 Samsung Electronics Co., Ltd. Resistance variable memory device and method of writing data
JP2012084202A (ja) * 2010-10-12 2012-04-26 Fujitsu Ltd 半導体メモリおよびシステム
TW201521034A (zh) * 2013-11-26 2015-06-01 Realtek Semiconductor Corp 穿隧式磁阻的感測裝置及其感測方法
TW201721650A (zh) * 2015-12-08 2017-06-16 華邦電子股份有限公司 電阻式記憶體及其記憶胞

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110134687A1 (en) * 2008-05-27 2011-06-09 Samsung Electronics Co., Ltd. Resistance variable memory device and method of writing data
JP2012084202A (ja) * 2010-10-12 2012-04-26 Fujitsu Ltd 半導体メモリおよびシステム
TW201521034A (zh) * 2013-11-26 2015-06-01 Realtek Semiconductor Corp 穿隧式磁阻的感測裝置及其感測方法
TW201721650A (zh) * 2015-12-08 2017-06-16 華邦電子股份有限公司 電阻式記憶體及其記憶胞

Also Published As

Publication number Publication date
TW202105390A (zh) 2021-02-01

Similar Documents

Publication Publication Date Title
KR102406868B1 (ko) 메모리 장치, 메모리 시스템 및 메모리 장치의 동작 방법
TWI582771B (zh) 電阻式記憶體裝置與其感測電路
JP4133149B2 (ja) 半導体記憶装置
CN110619901B (zh) 存储器件、生成参考电流的参考电路和方法
EP3244417B1 (en) Magnetic random access memory (mram) and method of operation
US9837149B2 (en) Low read current architecture for memory
JP7471422B2 (ja) メモリセルの三状態プログラミング
US8379430B2 (en) Memory device and method of reading memory device
US20190043580A1 (en) Reset refresh techniques for self-selecting memory
US20090027977A1 (en) Low read current architecture for memory
JP5811693B2 (ja) 抵抗変化型メモリデバイスおよびその駆動方法
WO2015131775A1 (zh) 一种2-1t1r rram存储单元和存储阵列
WO2007069405A1 (ja) 不揮発性半導体記憶装置
KR102215359B1 (ko) 비휘발성 메모리 장치와 그 센싱 방법
CN106898371B (zh) 三维存储器读出电路及其字线与位线电压配置方法
Liu et al. A weighted sensing scheme for ReRAM-based cross-point memory array
JP2017102993A (ja) 抵抗変化型メモリ装置およびそのセンス回路
JP5744164B2 (ja) 抵抗ベースのランダムアクセスメモリ及びその操作方法
TWI623939B (zh) 記憶體裝置與其控制方法
TWI694446B (zh) 非揮發式記憶體及非揮發式記憶體裝置
TW202324413A (zh) 半導體記憶裝置及其寫入方法
CN209103823U (zh) 记忆体装置
JP2011198440A (ja) 不揮発性半導体記憶装置
CN114496031A (zh) 每位使用多个单元的存储器装置架构
CN109671456B (zh) 记忆体装置

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees