[go: up one dir, main page]

TWI671925B - 引線架及其製造方法 - Google Patents

引線架及其製造方法 Download PDF

Info

Publication number
TWI671925B
TWI671925B TW104139819A TW104139819A TWI671925B TW I671925 B TWI671925 B TW I671925B TW 104139819 A TW104139819 A TW 104139819A TW 104139819 A TW104139819 A TW 104139819A TW I671925 B TWI671925 B TW I671925B
Authority
TW
Taiwan
Prior art keywords
wafer pad
lead frame
lead
pad portion
protrusion
Prior art date
Application number
TW104139819A
Other languages
English (en)
Other versions
TW201633572A (zh
Inventor
大川內竜二
Original Assignee
日商大口電材股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商大口電材股份有限公司 filed Critical 日商大口電材股份有限公司
Publication of TW201633572A publication Critical patent/TW201633572A/zh
Application granted granted Critical
Publication of TWI671925B publication Critical patent/TWI671925B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Led Device Packages (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本發明提供一種引線架及其製造方法,上述引線架是半導體元件搭載用引線架,其提高外部樹脂與晶片墊部和/或引線部的密合性,並且能夠使由半導體元件、LED元件產生的熱更快地放散。本發明所涉及的引線架具備:用於搭載半導體元件或LED元件的晶片墊部(1)、在該晶片墊部(1)周邊隔著空間配置的引線部(2),在上述晶片墊部(1)和/或引線部(2)的邊緣部具有薄壁部,在該薄壁部的下面具有朝向下方的至少一個突起(1a、2a)。

Description

引線架及其製造方法
本發明涉及半導體裝置用引線架、特別是涉及適合搭載光半導體元件的引線架及其製造方法。
搭載有LED元件的光半導體裝置逐漸用於一般照明,電視、手機、OA設備等的顯示器等各種設備中。由於這些光半導體裝置薄型化、批量化生產等,開發了使用引線架來搭載LED元件並進行樹脂密封的封裝。
使用引線架的光半導體裝置一般具有如圖6(A)、(B)和(C)中所示的結構。即,由具有搭載LED元件的晶片墊部1和在晶片墊部1周邊保持間隔而配置的引線部2的引線架構成,在晶片墊部1上搭載有LED元件,將LED元件與引線部2透過引線鍵合(wire bonding)等接合。並且,在LED元件的周邊,配置了反射光的樹脂製作的外部樹脂部(反射板),由用透明樹脂填充包含LED元件和引線鍵合的周邊的密封樹脂部構成。作為這樣的光半導體裝置,記載於專利文獻1、專利文獻2。
【現有技術文獻】 【專利文獻】
【專利文獻1】日本特開2004-274027號公報
【專利文獻2】日本特開2011-151069號公報
近年來,光半導體裝置越來越多地搭載於手機所代表的行動設備,對這些行動設備,被強烈地要求提高小型化、輕量化以及耐衝擊性。因此,當然對光半導體裝置本身,也被要求提高小型化、薄型化以及耐衝擊性。
在使用引線架的光半導體裝置的結構中,如圖6(A)所示,晶片墊部1和引線部2之間的空間由樹脂填埋,但由於該間隙非常窄且長,樹脂本身的強度弱,並且與引線架的接觸面積小,因此當從外部、特別是從上下方向施加外力時,產生該樹脂部從晶片墊部1和引線部2脫落這樣的問題,妨礙耐衝擊性的提高。
專利文獻1中揭露了下述發明:如圖6(B)所示,為了防止晶片墊部1與引線部2的間隙的樹脂脫落,對晶片墊部1和引線部2的下面側的引線架的一部分進行半蝕刻,從而使該部厚度成為板厚的一半程度,擴大要填充樹脂的空間,由此提高晶片墊部1和引線部2的密合性。
此外,專利文獻2中公開了下述發明:如圖6(C)所示,對晶片墊部1與引線部2的相對面,在晶片墊部1和引線部2的截面中間部附近,設置透過從上下方進行蝕刻加工而形成的突起,透過該突起來防止在晶片墊部1和引線部2的間隙中填充的樹脂脫落。
如果與圖6(A)所示那樣的以往結構相比,則這些發明正如專利文獻1和/或2所記載那樣,確實能夠對晶片墊部1、引線部2的下面進行半蝕刻,增加用於填充樹脂的空間部分,並且增大樹脂與引線架的接觸 面積,提高該部分的強度,且提高與所接觸的樹脂的密合性,但在專利文獻1中所記載的情況下,晶片墊部1、引線部2的被半蝕刻的面是平面,與所接觸的樹脂的密合性低。進而,對來自上下方向的衝擊弱,期望密合性進一步提高,更加期望光半導體裝置的耐衝擊性提高。專利文獻2的發明中,在晶片墊部1和引線部2的截面方向的中間部附近設置突起,導致晶片墊部1和引線部2的間隔實質上變窄,需要增大晶片墊部1和引線部2的間隔設計值,而這與光半導體裝置的薄型化、小型化是背道而行的。
此外,對光半導體裝置,要求薄型、小型化的同時還要求高性能化。例如,LED元件的高亮度化。因此,LED元件大型化,隨之,發熱對策也是重要的課題,作為LED用引線架,還要求散熱性的提高。
本發明是鑒於如上上述的情況而進行的,其目的在於提供一種引線架,是用於半導體裝置、特別是用於光半導體裝置和光半導體裝置用的帶有樹脂的引線架的引線架,其能夠提高外部樹脂與晶片墊部1和引線部2的各自的密合性,並且能夠使來自半導體元件、LED元件的發熱更快地放散。
為了達到上述目的,基於本發明的引線架的特徵在於,具備:用於搭載半導體元件或LED元件的晶片墊部、以及在該晶片墊部周邊隔著空間配置,用於與搭載於該晶片墊部之半導體元件或LED元件之電極部電連接的引線部,於具有從上述晶片墊部和引線部各自的整周邊緣部向內側0.15mm以上不超過引線架之基材之板厚之寬度之區域,具有下表面之高度與較具有從晶片墊部和引線部各自的整周之邊緣部向內側0.15mm以上不超過引線架之基材之板厚寬度之區域更內側之區域相異之薄壁部,在該 薄壁部的下面配置複數個朝向下方的高度0.005mm以上之突起。
此外,根據本發明之引線架,其特徵在於,優選為上述突起的形狀為平面圓狀或平面橢圓狀。
此外,根據本發明之引線架,其特徵在於,優選為上述突起的縱截面形狀為富士山型形狀或頂部呈類圓形的山型形狀或大致圓錐形狀。
此外,本發明之引線架,優選為與上述晶片墊部和引線部各自之整周邊緣平行排列之多個上述突起之頂點部靠近上述晶片墊部和引線部各自之整周邊緣側,相對於上述晶片墊部和引線部各自之整周邊緣垂直方向之上述突起之截面相對於通過上述頂點部之垂線呈左右不對稱。此外,本發明之引線架,優選為上述突起,以交錯狀配置複數個。
此外,根據本發明的引線架的製造方法,其特徵在於,具備:準備應成為引線架的基材的金屬板的步驟;在上述金屬板的表面側的應形成晶片墊部和用於與搭載於該晶片墊部之半導體元件或LED元件之電極部電連接之引線部的部分、上述金屬板的背面側的與晶片墊部之從整周之邊緣部向內側0.15mm以上不超過引線架之基材之板厚之寬度之區域更內側之區域對應的部分和具有從該整周邊緣部向內側0.15mm以上不超過引線架之基材之板厚之寬度之區域中應形成複數個突起部的部分、以及與較具有從引線部之整周之邊緣部向內側0.15mm以上不超過引線架之基材之板厚之寬度之區域更內側之區域對應的部分和具有從該整周邊緣部向內側0.15mm以上不超過引線架之基材之板厚之寬度之區域中應形成複數個上述突起部的部分分別形成蝕刻用抗蝕劑層的步驟;以及將上述蝕刻用抗蝕劑層作為耐 腐蝕膜,對金屬板的表背面施加蝕刻的步驟,在上述蝕刻步驟中,在晶片墊部和引線部分別形成隔著空間相對的相對面,並且在從晶片墊部和引線部各自之整周邊緣部向內側0.15mm以上不超過引線架之基材之板厚寬度之區域的經蝕刻的下面形成薄壁部高度0.005mm以上和複數個突起。
根據本發明,具備搭載半導體元件或LED元件的晶片墊部、以及在晶片墊部周邊隔著空間配置,用於與搭載於該晶片墊部之半導體元件或LED元件之電極部電連接的引線部,於具有晶片墊部和引線部各自之整周之邊緣部向內側0.15mm以上不超過引線架之基材之板厚之寬度之區域從與元件搭載面相反側的面進行蝕刻加工,具有下表面之高度與較具有從晶片墊部和引線部各自整周之邊緣部向內側0.15mm以上不超過引線架之基材之板厚寬度之區域更內側之區域相異之薄壁部,在比其他部分厚度薄的薄壁部的下面,配置複數個高度0.005mm以上之突起,從而與以往的沒有突起的平面相比,樹脂與引線架的接觸面積大幅增加,因而密合性提高,並且,突起向下方突出,因此對外部樹脂從上下方向施加力量時,密合力更加提高,能夠防止樹脂的脫落。特別是,半導體裝置、光半導體裝置中,有如下優勢:對於來自上下方向的衝擊,配置於薄壁部下面的突起用來防禦薄壁部樹脂在晶片墊部和引線部相對的空間方向上作用的力量,因此耐衝擊性提高。
上述優勢的同時,還有如下優勢:由於樹脂與引線架的接觸面積大幅增加,因此由半導體元件、LED元件產生的熱的放散也變快,並且,薄壁部之形成區域係從晶片墊部和引線部各自之整周邊緣部向內側0.15mm以上不超過引線架之基材之板厚之寬度之區域,沒有形成薄壁部之內側區域 等,因為係包含搭載半導體元件或LED元件之晶片墊部的部位,為直接承受最強的從半導體元件或LED元件發生的熱的區域,板厚較厚,表面積增大,散熱性也明顯地提高。
因此,依據本發明,提供一種引線架,是用於半導體裝置、特別是用於光半導體裝置和光半導體裝置用的帶有樹脂的引線架,其能夠提高外部樹脂與晶片墊部和引線部的各自的密合性,並且能夠使來自半導體元件、LED元件的發熱更快地放散。
1‧‧‧晶片墊部
1a‧‧‧突起
1b‧‧‧LED元件搭載面
1c‧‧‧LED元件搭載面相反側的面
2‧‧‧引線部
2a‧‧‧突起
P‧‧‧金屬板
R‧‧‧蝕刻用抗蝕劑層
R'‧‧‧突起形成用抗蝕劑層
圖1為表示本發明所涉及的薄壁部下面帶有突起的引線架的一個例子的截面圖。
圖2為使用本發明所涉及的引線架的光半導體裝置的截面圖。
圖3為表示本發明所涉及的引線架的製造方法的一個例子的流程圖。
圖4為表示透過本發明方法形成的突起的各種形狀和配置的俯視圖以及對應其的截面圖。
圖5為表示透過本發明方法形成的突起的排列狀態的兩個例子的照片。
圖6為表示光半導體裝置的相互不同的以往的結構例的截面圖。
以下,基於圖示的實施例,說明本發明的實施方式。
另外,本發明應用於半導體裝置和光半導體裝置,但以下基於光半導體裝置的事例進行說明。
首先,在說明實施例之前,對光半導體裝置的構成和其作用效果進行 說明。圖2表示使用本發明所涉及的引線架的光半導體裝置的一個例子,其中所使用的引線架由搭載LED元件的晶片墊部1、和在晶片墊部1周邊隔著空間配置的引線部2構成。在晶片墊部1的上面搭載有LED元件,LED元件的電極部與引線部2透過引線鍵合等電連接。以包圍該LED元件和電連接部的形式,在晶片墊部1和引線部2的引線架上形成有外部樹脂部。此外,晶片墊部1與引線部2相對的空間部分和各自的下方也同時由外部樹脂填充。在外部樹脂部所包圍的LED元件和電連接部周邊,具有由透明樹脂填充的密封樹脂部。
關於光半導體裝置用引線架,對金屬板進行蝕刻加工,形成晶片墊部1和引線部2,一般使用銅系合金作為金屬板的材質。關於板厚,大多使用0.1mm~0.3mm。關於引線部2,與晶片墊部1對應地配置一個或多個。
從晶片墊部1和引線部2各自的整周邊緣向內側0.15mm以上不超過引線架之基材之板厚之寬度之區域,從LED元件搭載面相反側的面進行蝕刻加工,朝較具有從晶片墊部1和引線部2各自的整周邊緣向內側0.15mm以上不超過引線架之基材之板厚之寬度之區域內側方向形成厚度比板厚薄的薄壁部。
在光半導體裝置中,由於晶片墊部1與引線部2相對的空間部分僅由樹脂連結,因此其是對衝擊最弱的部分。因此,在該相對面部分設置薄壁部是重要的。
此外,為了提高散熱性,在具有從晶片墊部1和引線部2各自的整周邊緣向內側0.15mm以上不超過引線架之基材之板厚之寬度之區 域設置薄壁部。另外,在為了保持晶片墊部1、引線部2而具有與其他晶片墊部、引線部或架等的連結部的情況下,排除該連結部的薄壁化。
薄壁部的厚度為板厚的1/4~板厚-0.03mm程度。如果是1/4以下,則晶片墊部1的強度變弱,有可能引起變形等,如果是板厚-0.03mm以上,在薄壁部下填充的外部樹脂部的厚度變薄,外部樹脂的強度變弱,樹脂本身剝離的可能性大。薄壁部的厚度優選為板厚的1/2左右的厚度。
薄壁部的從晶片墊部1的邊緣和引線部2的邊緣朝內側方向的長度需要0.15mm以上。如果是0.15mm以下,則難以形成突起。沒有特定的上限,只要對晶片鍵合、引線鍵合不產生不良且能夠確保外部連接用區域,就可以自由地設定,優選為板厚程度。
在薄壁部的下面,形成有向下凸出的突起1a、2a。該突起的高度為0.005mm以上。如果突起的高度小於0.005mm,則與外部樹脂的密合性小。上限沒有特別設定,但如果過高則有可能從外部樹脂露出。至少將該突起設定為與外部樹脂相比埋設0.02mm以上。優選設定為埋設0.03mm以上。
突起的形狀為平面圓形或大致平面橢圓形等,縱截面形狀可以設定為富士山型形狀或頂部呈類圓形的山型形狀或大致圓錐形狀等。此外,與晶片墊部1和/或引線部2的邊緣正交的方向的突起截面相對於通過頂點的垂線呈大致左右對稱的形狀。
關於薄壁部下面的突起的配置,以突起不重疊的方式配置。在無法充分確保薄壁部的區域時,例如在薄壁部的寬度為板厚程度時,沿晶片墊部1的邊緣配置成一列。在能夠充分確保薄壁部的區域的情況,期 望以交錯狀配置、多列配置。此外,也可以沿邊緣部配置成一個細長的橢圓形狀。
在薄壁部區域的寬度為板厚程度時,優選突起的平面形狀為圓形或接近圓形的橢圓性,以從板厚至比板厚小0.05mm的大小、按板厚程度的間隔進行配置。
此外,薄壁部中的突起也可以如下方式設定:與晶片墊部1和引線部2各自的整周邊緣平行方向的突起部的頂點部位於靠近晶片墊部1和引線部2各自的整周邊緣的一側。透過這樣設定,與晶片墊部1和引線部2各自的整周邊緣在垂直方向的突起的截面,相對於通過頂點部的垂線呈左右略不對稱的形狀。
這是因為,晶片墊部1、引線部2各自的整周邊緣側的形狀是從上下面方向進行蝕刻,因此蝕刻速度快,與未使突起的頂點部靠近晶片墊部1、引線部2各自的整周邊緣側時的左右對稱的山形形狀相比,具有傾斜變劇烈的傾向。另一方面,與突起部的頂點部靠近晶片墊部1和引線部2各自的整周邊緣側的距離相應地,與厚壁部的距離擴大,透過廣範圍地進行蝕刻,從而能夠將突起的高度加工得更高。特別是在薄壁部的區域窄的部位配置突起時,靠近晶片墊部1、引線部2各自的整周邊緣側是有效的。例如,在從薄壁部的邊緣朝內側方向的長度為板厚程度時,效果大。此時,靠近的距離為突起大小的半徑的1/4~1/2程度。如果靠近的距離為突起根部的半徑的1/4以下,則透過靠近而產生的效果小。如果靠近1/2以上,則雖然還依賴於蝕刻速度,但有時對突起的頂上部形狀產生影響,還有可能減少突起的高度。因此,該值優選為1/3程度。
在此,特別是在突起的縱截面形狀中,由於與晶片墊部1和引線部2相對的面側的傾斜劇烈,因此能夠更加提高從上下方向施加力量時的密合強度。
在形成引線架作為光半導體裝置用引線架時,在晶片墊部1和引線部2的光半導體元件搭載面側,在最外層施加貴金屬鍍敷,以供於光半導體元件搭載用、光半導體元件與引線部2的引線鍵合用、以及用於高效地反射來自發光元件的光。關於最外層的鍍敷,從分光反射率的觀點出發,合適的是Ag或Ag合金鍍敷。
與最外層相比更靠近基材的內裝側的鍍敷只要是一般用於引線架的鍍敷即可。
晶片墊部1和引線部2的背面側成為與基板的安裝端子面,施加用於提高安裝時的焊料潤濕性的鍍敷。作為鍍敷的種類,與光半導體元件搭載面側的鍍敷同樣地,最外層為Ag或Ag合金鍍敷,與最外層相比更靠近基材的內層側的鍍敷只要是一般用於引線架的鍍敷即可。考慮到成本方面等,也可以僅將焊料安裝面側設為Ni/Pd/Au鍍敷等。
帶有樹脂的引線架透過在上述引線架上形成外部樹脂部而成,在除了晶片墊部1的搭載LED元件的部位周邊及透過引線鍵合等將LED元件的電極部與引線部2連接的連接部的周邊以外的晶片墊部1和引線部2上,形成外部樹脂部。此外,也同時向與晶片墊部1和引線部2相對的面的間隙部填充外部樹脂。
外部樹脂部還具有反射來自LED元件的光的作用,因此包圍LED元件和經引線鍵合的連接部的周邊的面呈錐狀,使光向上方反射。
晶片墊部1與引線部2的相對面之間的間隙非常窄,一般是0.1mm~0.3mm程度,因此向其中填充的外部樹脂的體積小,樹脂本身的強度不足。此外,外部樹脂與引線架的接著面積小,其密合性也弱。因此,如上述,對於晶片墊部1與引線部2的相對面,從LED元件搭載面相反側的面進行蝕刻加工,形成厚度比板厚薄的薄壁部。由此,在薄壁部下面產生填充外部樹脂的空間,對該空間和晶片墊部1與引線部2的相對的間隙一體地填充樹脂,從而引線架與樹脂的密合面積大幅增加,密合性提高。
進而,在薄壁部的下面,如上述設有突起,透過該突起,引線架表面與外部樹脂接觸的面積大幅增加,密合性更加提高。
進而,在薄壁部的下面,如上上述設有突起,透過該突起,引線架表面與外部樹脂接觸的面積大幅增加,密合性更加提高。
此外,透過這樣增加與樹脂的接觸面積,使散熱變快,並且,薄壁部之形成區域係具有從晶片墊部和引線部各自之整周邊緣部向內側0.15mm以上不超過引線架之基材之板厚之寬度之區域,沒有形成薄壁部之內側區域等,板厚較厚,表面積增大,結果散熱性優異。
接著,參照圖3,對本發明所涉及的引線架的製造方法進行說明。
首先,準備平板狀的金屬板P。金屬板的材質可以使用銅合金。將所準備的該金屬板P脫脂清洗,去除不需要的渣滓、有機物(參照圖3(A))。
接著,使用蝕刻用抗蝕劑,製作抗蝕劑層R以使晶片墊部1和引線部2形成預定圖案。詳細地說,在金屬板P的表面和背面塗布感光性抗蝕劑。然後,隔著光掩模將預定的圖案曝光。然後,進行顯影,製作 抗蝕劑層R(參照圖3(B))。
接著,用蝕刻液對未由抗蝕劑層R覆蓋的開口部進行蝕刻。由此,形成晶片墊部1和引線部2(參照圖3(C))。
將晶片墊部1、引線部2的薄壁部設定在具有從晶片墊部1和引線部2各自的整周邊緣向內側0.15mm以上不超過引線架之基材之板厚之寬度之區域。圖3記載了在晶片墊部1設定薄壁部的事例。在引線部2設定薄壁部的製造方法與晶片墊部1是同樣的。突起的製造方法也是同樣的。
晶片墊部1的LED搭載面1b由抗蝕劑R覆蓋,與LED搭載面相反側的面1c中,抗蝕劑層R形成開口部。因此,對與LED搭載面1b相對的相反側的面1c進行蝕刻,由此形成薄壁部。此時,薄壁部的根底部成為圓弧狀,因此需要將抗蝕劑層R的開口部調節成比薄壁部的設定大。
薄壁部的厚度的調節可以透過調節蝕刻時間、上下的蝕刻液的噴出壓力、蝕刻液的流速和流量等來進行。
接著,對在薄壁部下面形成突起的方法進行說明。上述薄壁部的製作步驟中,LED元件搭載面1b由抗蝕劑層R覆蓋,與LED元件搭載面1b相反側的面1c沒有抗蝕劑層而形成開口部,但可透過在應設置該開口部的突起的位置設置突起形成用抗蝕劑層R'來製作。如圖3(C)所示,透過設置突起形成用抗蝕劑層R',關於蝕刻,從晶片墊薄壁部下側開口部的蝕刻和從晶片墊部1與引線部2之間的間隙的下側的蝕刻同時開始,如果繼續進行蝕刻,則如圖3(D)所示那樣蝕刻匯合,如果進一步進行蝕刻,則如圖3(E)所示那樣形成預定的突起1a。突起1a的高度透過蝕刻液的蝕刻速 度和設置於施加突起的位置的蝕刻速度控制用抗蝕劑層R'的大小等來調節。即,如果用於形成突起1a的抗蝕劑部分大,則高出預定的突起高度,最壞的情況下,會變得與其他厚度相同的厚度。此時,會從外部樹脂部露出。相反地,在用於形成突起1a的抗蝕劑部分小的情況下,蝕刻進行得快,成為比預定高度低的突起,無法得到密合性的效果。因此,為了使突起1a形成預定的高度,調節蝕刻速度和在形成突起1a的位置設置的抗蝕劑的大小是重要的。
接著,對下述情況下的製造方法進行說明,上述情況為:與晶片墊部1和引線部2各自的整周邊緣在平行方向的突起1a的頂點部,靠近晶片墊部1和引線部2各自的整周邊緣側,與晶片墊部1和引線部2各自的整周邊緣垂直方向的突起1a的截面,相對於通過頂點的垂線呈左右略不對稱。為了使突起1a的截面形狀成為左右對稱,需要將突起1a設置於薄壁部區內。相對於此,為了使突起形狀對通過頂點的垂線呈左右略不對稱,將突起1a的頂點部向晶片墊部1、引線部2各自的整周邊緣側移動預定距離來設定即可。另外,理所當然地,透過移動頂點部,突起1a的外形形狀不會形成於超出晶片墊部1、引線部2各自的整周邊緣的部分。
以上,說明了在晶片墊部1側形成突起時的突起的製造方法和突起高度的調節方法以及突起形狀的傾斜的製作方法,但這些方法也可以應用於在引線部2側形成突起2a時,故不再贅述。
圖4為局部例示透過以上說明的方法製作的突起1a的各種平面形狀和配置(A)~(F)、以及與具有從晶片墊部1、引線部2各自的整周邊緣部向內側0.15mm以上不超過引線架之基材之板厚之寬度之區域平行的截 面形狀(A')~(F')的實施例。
對引線架的晶片墊部1、引線部2施加整面鍍敷或部分鍍敷。
關於整面鍍敷,在形成以上說明的引線架形狀後,對引線架直接進行整面鍍敷。
關於部分鍍敷,有兩種方法。即,與整面鍍敷同樣地在形成引線架形狀後,用遮蓋物蓋上無需進行部分鍍敷的部分以防止被鍍敷,僅對需要的部分進行鍍敷,然後去除遮蓋物的方法;以及另一個方法為,首先對金屬材料形成部分鍍敷用抗蝕劑,進行鍍敷,然後剝離鍍敷用抗蝕劑,在金屬材料的表面上形成蝕刻用抗蝕劑圖案,然後進行蝕刻處理,從而形成蝕刻圖案的方法。
關於此時的蝕刻用抗蝕劑圖案,在先進行部分鍍敷的部位形成比鍍敷圖案大30~50μm的蝕刻圖案。
此外,形成有晶片墊部1、引線部2且施加有預定的鍍敷的引線架,可根據需要將每預定數量切成片狀以及將外部樹脂密封時固定樹脂用的樹脂膠帶貼附於與LED搭載面相反的面。
接著,對帶有樹脂的引線架的製造方法進行說明。透過對如上上述那樣製造的引線架進行傳遞模塑、射出成型,在引線架上形成外部樹脂部。作為外部樹脂,一般使用熱塑性樹脂。將外部樹脂部在形成於引線架上的同時,還填充至晶片墊部1與引線部2相對的空間部。外部樹脂部形成為包圍後述LED元件和透過引線鍵合等與引線部2電連接的連接部周邊。此外,其周邊部的面形成為錐形狀以使由LED元件產生的光透過外部樹脂向上方反射。
接著,對光半導體裝置的製造方法進行說明。使用上述帶有樹脂的引線架在晶片墊部1上搭載LED元件。預先,將釺焊膏等塗布於晶片墊部1表面上,在晶片墊部1上固定LED元件。
接著,使用引線鍵合等連接方法將LED元件的電極部與引線部2電連接。
接著,用透明樹脂對由外部樹脂包圍的LED元件和透過引線鍵合等與引線部2電連接的部分的周邊部進行模塑。
最後,為了達到預定的封裝尺寸而排列有多個時,進行單片化。一次性進行模塑時,透過切割等來進行單片化,而進行單獨模塑時,用衝壓機等沖切來進行單片化。
另外,上面對光半導體裝置進行了記載,但本發明也能夠應用於半導體裝置用引線架和半導體裝置。
實施例
透過如上所說明的方法,可製作光半導體裝置,接著,說明本發明所涉及的引線架的製造方法的實施例。
作為引線架用金屬板,使用厚度0.2mm、寬度180mm的帶狀鋼材(株式會社神戶製鋼所製KLF-194)。首先,將引線架用的金屬板脫脂、清洗。然後,製作用於形成引線架圖案的抗蝕劑層。詳細地說,首先,在基材的表面塗布厚度0.02mm的感光性抗蝕劑。作為抗蝕劑,使用負型感光性抗蝕劑(旭化成電子材料株式會社製)。接著,使用玻璃掩膜將抗蝕劑層曝光以使晶片墊部1和引線部2形成預定的圖案。
在除了各架的連結部以外的具有從邊緣部向內側0.15mm以 上不超過引線架之基材之板厚之寬度之區域整周,形成具有從晶片墊部1和引線部2各自的整周邊緣部向內側0.15mm以上不超過引線架之基材之板厚之寬度之區域的薄壁部。將薄壁部設定成厚度為0.1mm、寬度0.2mm。用抗蝕劑覆蓋LED搭載面,將相反面設定成開口部。此外,考慮到蝕刻速度等,將抗蝕劑尺寸調節成設定的形狀尺寸。此外,關於朝向薄壁部下面的突起1a,在上述開口部的一部分設置突起形成用抗蝕劑層,關於突起形狀,如表1和圖4所示那樣製成多個圖案。
此外,關於使突起形狀靠近邊緣側的圖案,設為對於突起形狀 0.15mm,使突起形狀靠近邊緣側0.03mm。
另外,表1中,實施例5為參考例。
將上述各種圖案曝光後,進行顯影。由此,在金屬板中,在應進行蝕刻的部位配置開口部,在不應進行蝕刻的部位配置抗蝕劑層。
然後,用蝕刻液進行蝕刻。作為蝕刻液,使用氯化鐵溶液。另外,為了確保薄壁部、突起的高度、形狀,根據需要適宜地調節蝕刻液的噴出方向、噴射壓力等。
並且,蝕刻結束後剝離抗蝕劑,形成晶片墊部1和引線部2。
圖5為實施例1的照片。由該照片明確可知,在薄壁部有多個圓形的突起,在面上有凹凸,與樹脂的接觸面積增加。
此外,為了確認密合性,實施了使用剪力試驗機的簡易試驗。簡單示出試驗方法。首先,在試驗片製作對應表1的類似圖案,在其之上進行直徑 2mm的圓柱狀的樹脂模塑。將該試驗片固定在剪力試驗機的工作臺上,使試驗機的刀具前端對齊圓柱狀的樹脂模塑部的根部的位置,移動刀具,測定圓柱狀的樹脂模塑部剝離的力量。使刀具的前端位置對齊比試驗片的上面高出50μm的位置,將移動速度設為5mm/min。測定4次,將其平均值作為密合力。關於表1的簡易試驗結果,以沒有突起的比較例1的密合力為基準進行了評價。將△作為小於基準的1.05倍、○作為基準的1.05倍以上且小於1.2倍、◎作為基準的1.2倍以上來進行評價。得知實施例1~9有效果。得知特別是透過使突起高度高且使突起以交錯狀配置多個,會更加有效果。此外,得知使突起形狀的頂點部靠近邊緣側時,也更加有效果。
此外,使用上述引線架,將外部樹脂模塑,製作帶有樹脂的引線架。
然後,使用帶有樹脂的引線架,搭載LED元件,進行引線鍵合後進行 透明密封,進行切割加工來進行單片化,完成光半導體裝置。

Claims (6)

  1. 一種引線架,具備:用於搭載半導體元件或LED元件之晶片墊部、以及在該晶片墊部之周邊隔著空間配置,用於與搭載於該晶片墊部之半導體元件或LED元件之電極部電連接之引線部,於具有從上述晶片墊部和引線部各自之整周邊緣部向內側0.15mm以上不超過引線架之基材之板厚之寬度之區域,具有下表面之高度與較具有從該晶片墊部和引線部各自之整周之邊緣部向內側0.15mm以上不超過引線架之基材之板厚之寬度之區域更內側之區域相異之薄壁部,在該薄壁部之下面配置複數個朝向下方之高度0.005mm以上之突起。
  2. 如申請專利範圍第1項所記載之引線架,其中,上述突起之形狀為平面圓狀或平面橢圓狀。
  3. 如申請專利範圍第1或2項所記載之引線架,其中,上述突起之縱截面形狀為富士山型形狀或頂部呈類圓形之山型形狀或大致圓錐形狀。
  4. 如申請專利範圍第1或2項所記載之引線架,其中,與上述晶片墊部和引線部各自之整周邊緣平行排列之多個上述突起之頂點部靠近上述晶片墊部和引線部各自之整周邊緣側,相對於上述晶片墊部和引線部各自之整周邊緣垂直方向之上述突起之截面相對於通過上述頂點部之垂線呈左右不對稱。
  5. 如申請專利範圍第1項所記載之引線架,其中,上述突起,以交錯狀配置複數個。
  6. 一種引線架之製造方法,具備:準備應成為引線架之基材之金屬板之步驟;在上述金屬板之表面側之應形成晶片墊部和用於與搭載於該晶片墊部之半導體元件或LED元件之電極部電連接之引線部之部分、上述金屬板之背面側之與較具有從晶片墊部之整周之邊緣部向內側0.15mm以上不超過引線架之基材之板厚之寬度之區域更內側之區域對應之部分和具有從該整周邊緣部向內側0.15mm以上不超過引線架之基材之板厚之寬度之區域中應形成複數個突起部之部分、以及與較具有從引線部之整周之邊緣部向內側0.15mm以上不超過引線架之基材之板厚之寬度之區域更內側之區域對應之部分和具有從該整周邊緣部向內側0.15mm以上不超過引線架之基材之板厚之寬度之區域中應形成複數個上述突起部之部分,分別形成蝕刻用抗蝕劑層之步驟;以及將上述蝕刻用抗蝕劑層作為耐腐蝕膜,對金屬板之表背面施加蝕刻之步驟,在上述蝕刻步驟中,對晶片墊部和引線部分別形成隔著空間相對之相對面,並且在從晶片墊部和引線部各自之整周邊緣部向內側0.15mm以上不超過引線架之基材之板厚之寬度之區域之經蝕刻之下面形成薄壁部和高度0.005mm以上之複數個突起。
TW104139819A 2014-12-05 2015-11-30 引線架及其製造方法 TWI671925B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014246548A JP6270052B2 (ja) 2014-12-05 2014-12-05 リードフレーム及びその製造方法
JP2014-246548 2014-12-05

Publications (2)

Publication Number Publication Date
TW201633572A TW201633572A (zh) 2016-09-16
TWI671925B true TWI671925B (zh) 2019-09-11

Family

ID=56124883

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104139819A TWI671925B (zh) 2014-12-05 2015-11-30 引線架及其製造方法

Country Status (3)

Country Link
JP (1) JP6270052B2 (zh)
CN (1) CN105679736B (zh)
TW (1) TWI671925B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6206442B2 (ja) * 2015-04-30 2017-10-04 日亜化学工業株式会社 パッケージ及びその製造方法、並びに発光装置
JP6938326B2 (ja) * 2017-10-17 2021-09-22 大口マテリアル株式会社 リードフレーム及びその製造方法
CN111668184B (zh) * 2020-07-14 2022-02-01 甬矽电子(宁波)股份有限公司 引线框制作方法和引线框结构
JP2024099856A (ja) * 2021-03-25 2024-07-26 ローム株式会社 半導体装置、および、半導体装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004247613A (ja) * 2003-02-14 2004-09-02 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2010080895A (ja) * 2008-09-29 2010-04-08 Toppan Printing Co Ltd リードフレーム型基板とその製造方法ならびに半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7049683B1 (en) * 2003-07-19 2006-05-23 Ns Electronics Bangkok (1993) Ltd. Semiconductor package including organo-metallic coating formed on surface of leadframe roughened using chemical etchant to prevent separation between leadframe and molding compound
KR101064084B1 (ko) * 2010-03-25 2011-09-08 엘지이노텍 주식회사 발광소자 패키지 및 그 제조방법
TW201250964A (en) * 2011-01-27 2012-12-16 Dainippon Printing Co Ltd Resin-attached lead frame, method for manufacturing same, and lead frame
KR101830135B1 (ko) * 2011-07-29 2018-02-20 엘지이노텍 주식회사 발광 소자
TWM448801U (zh) * 2012-07-04 2013-03-11 Dow Corning Taiwan Inc 發光二極體裝置及導線架料片
CN103972373B (zh) * 2013-02-04 2017-08-18 佛山市国星光电股份有限公司 一种led金属引线框架及其制造方法
JP6052734B2 (ja) * 2013-03-18 2016-12-27 Shマテリアル株式会社 半導体素子搭載用リードフレーム及びその製造方法
CN103280436B (zh) * 2013-04-23 2016-07-06 华为机器有限公司 表贴器件及其制备方法
CN203733849U (zh) * 2014-03-17 2014-07-23 厦门华联电子有限公司 一种具有防硫化功能的led照明光源

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004247613A (ja) * 2003-02-14 2004-09-02 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2010080895A (ja) * 2008-09-29 2010-04-08 Toppan Printing Co Ltd リードフレーム型基板とその製造方法ならびに半導体装置

Also Published As

Publication number Publication date
JP6270052B2 (ja) 2018-01-31
CN105679736A (zh) 2016-06-15
JP2016111169A (ja) 2016-06-20
TW201633572A (zh) 2016-09-16
CN105679736B (zh) 2019-11-01

Similar Documents

Publication Publication Date Title
JP5383611B2 (ja) Ledパッケージ
JP5936810B2 (ja) 発光装置
US7132733B2 (en) Semiconductor device
TWI671925B (zh) 引線架及其製造方法
JP5195647B2 (ja) リードフレームの製造方法及び半導体装置の製造方法
CN102339809B (zh) 一种多圈引脚排列四边扁平无引脚封装及制造方法
JP7614295B2 (ja) 半導体装置用基板および半導体装置
US8846422B2 (en) Method for manufacturing LED package struture and method for manufacturing LEDs using the LED packange struture
JP6524533B2 (ja) 半導体素子搭載用基板、半導体装置及び光半導体装置、並びにそれらの製造方法
JP2015099874A (ja) 電子素子パッケージ、およびその製造方法
JP2017212290A (ja) 光半導体装置用リードフレーム、樹脂付きリードフレーム及び光半導体装置、並びにそれらの製造方法
JP2015153913A (ja) 樹脂封止型半導体装置およびその製造方法
JP6656961B2 (ja) 光半導体素子搭載用のリードフレーム及びその製造方法
JP6398143B2 (ja) リードフレーム及びその製造方法
JP6623489B2 (ja) リードフレーム及び半導体装置、並びにそれらの製造方法
JP2022168143A (ja) 半導体装置用基板、および半導体装置
US20210296216A1 (en) Semiconductor device, lead frame, and method for manufacturing semiconductor device
JP6138496B2 (ja) 半導体素子搭載用基板及び半導体装置
JP2016184656A (ja) リードフレーム、樹脂付きリードフレーム及び光半導体装置、並びにそれらの製造方法
JP6321228B2 (ja) 発光装置
JP6806436B2 (ja) 半導体装置用基板とその製造方法、および半導体装置
JP2018137315A (ja) リードフレームおよび半導体装置
JP2021028996A (ja) 半導体装置用基板、半導体装置
JP2017054845A (ja) 光半導体素子搭載用リードフレーム及び光半導体装置、並びにそれらの製造方法