TWI608600B

TWI608600B - 影像感測器及其製作方法

Info

Publication number: TWI608600B
Application number: TW105124710A
Authority: TW
Inventors: 李世平; 陳昱安; 黃綉雯; 張娟華
Original assignee: 力晶科技股份有限公司
Priority date: 2016-08-04
Filing date: 2016-08-04
Publication date: 2017-12-11
Also published as: US9899436B1; CN107689381A; US20180040651A1; TW201806137A

Description

影像感測器及其製作方法

本發明係有關於一種影像感測器及其製作方法，尤指一種能改善量子效率（quantum efficiency）與跨越干擾（cross talk）的影像感測器及其製作方法。

隨著數位相機、電子掃瞄機等產品不斷地開發與成長，市場上對影像感測元件的需求持續增加。目前常用的影像感測元件包含有電荷耦合感測元件(charge coupled device，CCD)以及互補式金氧半導體（complementary metal-oxide-semiconductor，CMOS）影像感測元件（又稱CMOS image sensor，CIS）兩大類，其中CMOS影像感測元件因具有低操作電壓、低功率消耗與高操作效率、並可根據需要而進行隨機存取等優點，以及可整合於目前的半導體技術來大量製造之優勢，因此受到廣泛的應用。

CMOS影像感測器的感光原理係將入射光線區分為各種不同波長光線的組合，例如紅、藍、綠三色，再分別由半導體基底上的複數個光學感測元件，如感光二極體(photodiode)予以接收，並將之轉換為不同強弱的數位訊號。然而，隨著像素尺寸的微縮，感光二極體的尺寸也跟著微小化，使得像素之間的跨越干擾(crosstalk)增加以及感光靈敏度降低。再者，由於CMOS影像感測器一般是設置在具高反射率的半導體基底中，當光線行經半導體基底時容易被反射而無法進入光學感測元件中，因此傳統CMOS影像感測器有低量子效率的問題。由上述可知，如何提供具有高量子效率與低跨越干擾的影像感測器，仍為業界需要持續解決的問題。

本發明提供了一種影像感測器及其製作方法，以改善影像感測器的量子效率(quantum efficiency)與跨越干擾(cross talk)。

根據本發明之一實施例，本發明提供了一種影像感測器，包括一半導體基底、一第一導電型摻雜區、一第二導電型摻雜區、一閘極、一閘極氧化層與一摻雜擴散區。半導體基底表面定義有一感光區，且半導體基底表面包含至少一凹槽(recess)設於感光區內。第一導電型摻雜區設於半導體基底中並位於感光區內，第二導電型摻雜區設於第一導電型摻雜區之表面以及凹槽表面，其中第一導電型摻雜區與第二導電型摻雜區構成一感光元件，且第一導電型摻雜區與第二導電型摻雜區具有不同之導電型。閘極設於半導體基底上。閘極氧化層設於閘極與半導體基底之間。摻雜擴散區設於半導體基底中，且閘極位於第一導電型摻雜區與摻雜擴散區之間。

根據本發明之一實施例，本發明提供了一種影像感測器的製作方法，其包括下列步驟。首先，提供一半導體基底，其表面定義有一感光區，然後於半導體基底表面形成一第一導電型摻雜區，設於感光區內。進行一蝕刻製程，移除第一導電型摻雜區之部分半導體基底，以形成至少一凹槽，凹槽設於感光區內。之後，進行一離子佈植製程，於感光區內之第一導電型摻雜區表面形成一第二導電型摻雜區，其中第一導電型摻雜區與第二導電型摻雜區具有不同之導電型，且第一導電型摻雜區與第二導電型摻雜區構成一感光元件。

1A、1B、1C、2A、2B‧‧‧影像感測器

10‧‧‧感光區

12‧‧‧前側

14‧‧‧背側

100‧‧‧半導體基底

102‧‧‧第一導電型摻雜區

104‧‧‧第二導電型犧牲層

106‧‧‧摻雜擴散區

108‧‧‧閘極

110‧‧‧閘極氧化層

112‧‧‧隔離結構

114‧‧‧圖案化遮罩層

114a‧‧‧開口

115‧‧‧蝕刻製程

116‧‧‧凹槽

118‧‧‧離子佈植製程

120、146‧‧‧第二導電型摻雜層

121‧‧‧退火製程

122‧‧‧第二導電型摻雜區

124‧‧‧感光元件

126‧‧‧介電層

128‧‧‧導線

130‧‧‧光導管開口

132‧‧‧阻障層

134‧‧‧光導管

136‧‧‧彩色濾光層

138‧‧‧微聚光鏡

140‧‧‧填充層

142‧‧‧磊晶層

144‧‧‧薄化製程

D1、D2、D3‧‧‧深度

S10~S16‧‧‧步驟

W1、W2‧‧‧寬度

Z‧‧‧方向

第1圖至第7圖繪示了本發明第一實施例之影像感測器的製作方法之製程示意圖。

第8圖為本發明第一實施例之影像感測器的製作方法之步驟流程圖。

第9圖為本發明第一實施例之第一變化實施例之影像感測器的剖面示意圖。

第10圖為本發明第一實施例之第二變化實施例之影像感測器的剖面示意圖。

第11圖至第12圖繪示了本發明第二實施例之影像感測器的製作方法之製程示意圖。

第13圖為本發明第二實施例之第一變化實施例之影像感測器的剖面示意圖。

為使熟習本發明所屬技術領域之一般技藝者能更進一步瞭解本發明，下文特列舉本發明之較佳實施例，並配合所附圖示，詳細說明本發明的影像感測器及其製作方法及所欲達成的功效。

請參考第1圖至第8圖，第1圖至第7圖繪示了本發明第一實施例之影像感測器的製作方法之製程示意圖，而第8圖為本發明第一實施例之影像感測器的製作方法之步驟流程圖。本實施例的影像感測器為一正照射(Front Side Illumination；FSI)影像感測器。請參考第1圖，首先提供一半導體基底100，其表面定義有一感光區(radiation sensing region)10。本實施例之半導體基底100為P型 (p-type)半導體基底，例如為具有P型摻質(p-type dopant)的矽基底，但不以此為限。半導體基底100可包括矽基底、磊晶矽基底、矽鍺基底、碳化矽基底或絕緣層覆矽(silicon-on-insulator，SOI)基底，但並不以此為限。接著，於半導體基底100表面形成一第一導電型摻雜區102、一第二導電型犧牲層104與一摻雜擴散區106。第一導電型摻雜區102係形成於半導體基底100的表面並設於感光區10內，舉例而言，第一導電型摻雜區102之深度D2小於等於約0.2微米，但不以此為限。本實施例之第一導電型摻雜區102具有與半導體基底100相反導電型(或稱相反極性)的摻質，例如為N型摻雜區，其形成方式可例如由一離子佈植製程(ion implantation process)將N型摻質植入半導體基底100中。第二導電型犧牲層104形成於感光區10內，並覆蓋第一導電型摻雜區102之表面。第二導電型犧牲層104具有與半導體基底100相同極性的摻質，但具有較高的摻雜濃度，例如為P型摻雜區，其形成方式可例如由離子佈植製程將P型摻質植入半導體基底100中。此外，可藉由調整植入摻質的能量使得第一導電型摻雜區102形成於半導體基底100中較深的位置，並使得第二導電型犧牲層104形成於靠近半導體基底100表面的位置。摻雜擴散區106係形成於感光區10外，並具有與半導體基底100相反極性的摻質，例如為N型摻雜區，其形成方式可與第一導電型摻雜區102的形成方式相同。在本實施例中，摻雜擴散區106係作為影像感測器1A之漂流擴散(floating diffusion，FD)區域。此外，在其他實施例中，半導體基底100為N型(n-type)半導體基底，第一導電型摻雜區102與摻雜擴散區106分別為P型摻雜區，而第二導電型犧牲層104為N型摻雜區。

接著，於半導體基底100上依序形成閘極氧化層110與閘極108，使得閘極氧化層110位於閘極108與半導體基底100之間。閘極108係位於第一導電型摻雜區102與摻雜擴散區106之間，且第一導電型摻雜區102延伸至部分閘極108 下方的半導體基底100中。本實施例之閘極氧化層110可包括氧化矽(silicon oxide)而閘極108可包括多晶矽(polysilicon)，但不以此為限。在本實施例中，閘極108係作為影像感測器1A之轉移閘極(transfer gate，Tx)。在其他實施例中，閘極氧化層110與閘極108亦可在形成第一導電型摻雜區102、第二導電型犧牲層104與摻雜擴散區106之前先形成，在不同實施例中，也可在形成第一導電型摻雜區102之後與形成第二導電型犧牲層104之前製作閘極氧化層110與閘極108，簡而言之，本發明不特別限定閘極氧化層110與閘極108的形成時機。此外，可選擇性地在形成第一導電型摻雜區102、第二導電型犧牲層104與摻雜擴散區106之前先於半導體基底100形成一隔離結構112。隔離結構112可為淺溝隔離(shallow trench isolation,STI)或局部矽氧化絕緣層(local oxidation of silicon isolation layer,LOCOS)或接面隔離(junction isolation)，用以避免影像感測器1A與其他元件相接觸而發生短路。隔離結構112的形成方式可例如為先於半導體基底100上形成遮罩，接著進行蝕刻製程，以於半導體基底100中形成溝槽，再於溝槽中填入絕緣材料(例如氧化矽)，之後移除遮罩。再者，本發明可選擇性地在半導體基底100上形成屏蔽氧化層(screen oxide)或其他襯墊層(未繪示)。

接著，於半導體基底100的表面上形成一圖案化遮罩層114，用以於感光區10定義一個或多個凹槽的圖案。本實施例係利用圖案化遮罩層114定義出多個凹槽的圖案，因此圖案化遮罩層114具有多個開口114a，各開口114a之寬度W1可例如為約0.15微米，在感光區10內，相鄰開口114a之間的圖案化遮罩層114之寬度W2可例如為約60奈米，需注意的是，上述寬度W1與W2僅為舉例，並非用來限定本發明。此外，位於感光區10外的另一部分圖案化遮罩層114覆蓋隔離結構112、閘極氧化層110與閘極108，使得隔離結構112、閘極氧化層110與閘極108在後續的製程中不受影響。圖案化遮罩層114的形成方式可例如先整面塗佈一層光阻層，接著可利用光罩對光阻層曝光，而光阻層在顯影後則可形成圖案化遮罩層114。

如第2圖所示，接著利用圖案化遮罩層114進行一蝕刻製程115，以移除第一導電型摻雜區102之部分半導體基底100，並在半導體基底100形成至少一個凹槽116，其中凹槽116的數量係由圖案化遮罩層114的開口114a數量所決定，因此本實施例係於半導體基底100形成複數個凹槽116。此外，蝕刻製程115也會一併移除一部分的第二導電型犧牲層104，而留下被圖案化遮罩層114覆蓋之部分第二導電型犧牲層104。舉例而言，位在感光區10內之剩餘的第二導電型犧牲層104具有約60奈米的寬度W2，亦即相鄰的凹槽116之間的間距為約60奈米，但不以此為限。本實施例的蝕刻製程115為非等向性(anisotropic)蝕刻製程，例如為非等向性的濕蝕刻製程(wet etching process)、乾蝕刻製程(dry etching process)或乾、溼蝕刻製程的組合。濕蝕刻製程的蝕刻液舉例包括氫氧化四甲基銨(tetramethylammonium hydroxide；TMAH)、乙二胺(ethylene diamine)、鄰苯二酚(ethylene diamine and pyrocatechol；EDP)、鹼基(alkali-based)蝕刻液、稀釋的氫氟酸(diluted hydrofluoric；DHF)、氟化氫(HF)、緩衝氧化物蝕刻劑(BOE)、SC-1洗淨液(SC-1 cleaning liquid)或上述材料之任意組合。舉例而言，本實施例的蝕刻液包括氫氧化四甲基銨及稀釋的氫氟酸，其中稀釋的氫氟酸用來移除半導體基底100表面上的屏蔽氧化層，而氫氧化四甲基銨用來移除半導體基底100之材料，蝕刻製程可包括將半導體基底100浸入濃度為約25wt%的氫氧化四甲基銨中約12秒，以製作出具有約0.1微米之深度D1的凹槽116，其中凹槽116之寬度實質上相同於圖案化遮罩層114的開口114a的寬度W1。根據本發明，在不同實施例中，凹槽116的深度D1可深至1微米，而開口114a之寬度W1可以寬至1.5微米，但不以此為限，由於本實施例的蝕刻製程115為一非等向性的蝕刻製程，因此所蝕刻出的凹槽116的深度與剖面形狀係與所選擇的蝕刻劑、蝕刻時間以及圖案化遮罩層114的開口114a之開口大小、開口形狀有關，特別是可藉由調整蝕刻製程的時間來形成所需要的凹槽116之剖面形狀與深度。舉例而言，由於在不同結晶面之方向上的蝕刻速率不同，因此本實施例所形成的凹槽116之尺寸係由凹槽116的開口朝凹槽116之底部逐漸縮小。本實施例的凹槽116為一錐形凹槽，但不以此為限。在其他實施例中，凹槽可為一半球形(hemispherical-shaped)凹槽，或是具有一倒置梯形(inverted trapezoid)剖面結構。此外，凹槽116的開口俯視形狀可包括圓形、方形、矩形、菱形(rhombus)、長條形(elongated rectangle)、六角形(hexagon)、十字形或其他適合的形狀。

接著，如第3圖所示，利用圖案化遮罩層114當作遮罩，進行一離子佈植製程118，將第二導電型摻質植入半導體基底100中，以於感光區10內之凹槽116的表面(即感光區10內第一導電型摻雜區102表面)形成一第二導電型摻雜層120。第二導電型摻雜層120具有與第二導電型犧牲層104相同極性的摻質，例如為P型摻雜區。本實施例的離子佈植製程118可例如為一電漿摻雜製程(plasma doping process)。離子佈植製程118並不限於只以垂直於半導體基底100表面的方向(即圖中所示方向Z)植入摻質，亦可以多個不同的斜向植入摻質。如第4圖所示，在進行完離子佈植製程118後，可選擇性地進行一退火製程(annealing process)121，以活化第二導電型犧牲層104與第二導電型摻雜層120中之摻質。本實施例的退火製程121例如為一雷射退火製程，但不以此為限。蝕刻製程115後所留下之部分第二導電型犧牲層104與第二導電型摻雜層120可相互連接，以形成位於第一導電型摻雜區102表面上的一第二導電型摻雜區122，本實施例的第二導電型摻雜區122為P型摻雜區。第一導電型摻雜區102與第二導電型摻雜區122構成本實施例之一感光元件124，且感光元件124例如為一箝制型感光二極體 (pinned photodiode)。在進行退火製程121之前，可先將圖案化遮罩層114移除。

接著，如第5圖所示，於半導體基底100的表面上形成一介電層126與位於介電層126中的導線128。介電層126係覆蓋感光元件124且填於凹槽116中，而導線128可連接於閘極108。介電層126可包含複數個層間介電層，材料可為具低介電常數之介電材料(low-K dielectric material)，例如氧化矽、硼磷矽酸鹽玻璃(borophosphosilicate glass；BPSG)、磷矽酸鹽玻璃(phosphosilicate glass；PSG)、氟化矽酸鹽玻璃(fluorinated silicate glass；FSG)、摻雜碳之氧化矽(carbon-doped silicon oxide)或類似物。介電層126的形成方法例如為化學氣相沉積(chemical vapor deposition；CVD)技術，但不以此為限。導線128可例如為多層內連線(multilayer interconnect；MLI)結構，而介電層126可用以分離並隔絕多層內連線結構與半導體基底100上的其他導電元件。舉例而言，導線128的圖案化方法可為電漿蝕刻(plasma etching)或鑲嵌製程(damascene process)，而導線128的材料可為鋁(aluminum)、銅(copper)、摻雜的多晶矽(doped polysilicon)或類似物。在本實施例中，可接續形成多層之層間介電層、內連線與接點(contact)或通孔(via)，以製作介電層126和導線128。

接著，如第6圖所示，於介電層126中形成一光導管開口130。光導管開口130的形成方式可例如為先於介電層126上形成圖案化遮罩層(未繪示)定義出光導管開口130的圖案，接著進行蝕刻製程，以於介電層126中形成光導管開口130。光導管開口130的剖面形狀可如第6圖所示具有垂直側壁，也可具有傾斜側壁，使得光導管開口130的底部面積小於頂部面積。接著，可選擇性地於介電層126、光導管開口130之側面及底面形成一阻障層(barrier layer)132。阻障層132可包括氮化矽(silicon nitride；SiN)或氮氧化矽(silicon oxynitride；SiON)。舉例而言，阻障層132可避免其下的元件受水氧的影響，但不以此為限。接著，如第7圖所示，於光導管開口130中填入高折射率材料，以於感光元件124上形成一光導管(light pipe)134，並可藉由化學機械研磨(CMP)製程使光導管134具有平坦的表面。接著，於光導管134的表面依序形成一彩色濾光層136及一微聚光鏡(micro lens)138。彩色濾光層136可例如包括有顏色的光阻圖案，並可利用微影蝕刻製程製作。本實施例的彩色濾光層136係位於微聚光鏡138與光導管134之間，而光導管134與導線128係位於彩色濾光層136與感光元件124之凹槽116之間。藉此，完成本發明第一實施例之影像感測器1A之製作。

綜上所述，本發明之製作影像感測器1A的方法主要包括第8圖所示之步驟：步驟S10：提供一半導體基底，其表面定義有一感光區；步驟S12：於半導體基底表面形成一第一導電型摻雜區設於感光區內；步驟S14：進行一蝕刻製程，移除半導體基底的部分表面，以在半導體基底形成至少一凹槽，且凹槽設於感光區內；以及步驟S16：進行一離子佈植製程，於感光區內之凹槽表面形成一第二導電型摻雜層，其中第一導電型摻雜區與第二導電型摻雜層具有不同之導電型，且第一導電型摻雜區與第二導電型摻雜層構成一感光元件。

請繼續參考第7圖，本實施例的影像感測器1A之結構包括半導體基底100、第一導電型摻雜區102、第二導電型摻雜區122、閘極108、閘極氧化層110與摻雜擴散區106。本實施例的半導體基底100表面定義有感光區10，且半導體基底100的表面包含複數個凹槽116分佈於感光區10內。凹槽116之尺寸由凹槽116 的開口朝凹槽116之底部逐漸縮小。本實施例的凹槽116為錐形凹槽，但不以此為限。在其他實施例中，凹槽亦可為半球形凹槽，或具有倒置梯形剖面結構。此外，凹槽116的開口俯視形狀可包括圓形、方形、矩形、菱形、長條形、六角形、或其他適合的形狀。

第一導電型摻雜區102設於半導體基底100中並位於感光區10內，第二導電型摻雜區122設於第一導電型摻雜區102之表面以及凹槽116之表面。本實施例的第一導電型摻雜區102為N型摻雜區，而第二導電型摻雜區122為P型摻雜區，且第一導電型摻雜區102與第二導電型摻雜區122構成感光元件124。本實施例的感光元件124為箝制型感光二極體。在其他實施例中，感光元件124上可設有氮化矽之阻障層、抗反射塗層(anti-reflection coating；ARC)或接觸蝕刻停止層(contact etch stop layer；CESL)(未繪示)。

閘極108設於半導體基底100上，且第一導電型摻雜區102延伸至部分閘極108下方的半導體基底100中。在本實施例中，閘極108為影像感測器1A之轉移閘極，閘極氧化層110設於閘極108與半導體基底100之間，而摻雜擴散區106設於半導體基底100中並位於閘極108之一側，且閘極108位於第一導電型摻雜區102與摻雜擴散區106之間。本實施例的摻雜擴散區106為影像感測器1A之漂流擴散(floating diffusion，FD)區域，並且為N型摻雜區。感光元件124在照光下產生光電子(photo electron)，透過提供電壓給閘極108可將光電子傳輸至摻雜擴散區106所形成之漂流擴散區域，再進一步轉換為電子訊號。影像感測器1A可另包括重置電晶體(reset transistor)、源隨電晶體(source follower transistor)、或讀取選擇電晶體(read select transistor)，且可包括三電晶體(3T)與四電晶體(4T)的像素電路。為了突顯本實施例影像感測器1A的特徵，上述元件未於圖式中繪出。

此外，本實施例之影像感測器1A包括介電層126、導線128、彩色濾光層136及微聚光鏡138設置於半導體基底100的表面上，其中介電層126填入凹槽116內，導線128與閘極108電連接，且導線128設於介電層126中並且未覆蓋感光區10，彩色濾光層136與微聚光鏡138設於介電層126的表面並覆蓋感光區10。彩色濾光層136的顏色可包括紅色、藍色、或綠色，以使感光元件124可感測特定顏色的光線。影像感測器1A可選擇性地包括光導管134，設置於彩色濾光層136與凹槽116之間的介電層126中。在其他實施例中，光導管134可向下延伸至凹槽116頂部而與第二導電型摻雜區122接觸。由於光導管134包括高折射率材料，其折射率(refractive index)高於介電層126的折射率，因此進入光導管134的光線在光導管134中較易發生全反射(total reflection)，故可輔助光線傳導至感光元件124，進而改善影像感測器1A的量子效率(quantum efficiency)。

根據本實施例，感光元件124表面具有凹槽116，且凹槽116具有由開口至底部逐漸縮小之形狀，有助於導引光線在凹槽116內持續反射並朝凹槽116底部行進，並且，凹槽116之設置可以大幅增加感光區10內感光元件124的感光面積，以有效增加感光元件124吸收光線的比例，進而改善影像感測器1A的量子效率。此外，也可避免光線反射至相鄰其他像素中的感光元件，進而避免跨越干擾(cross talk)問題。

本發明之影像感測器及其製作方法並不以上述實施例為限。下文將繼續揭示本發明之其它實施例及變化實施例，然為了簡化說明並突顯各實施例之間的差異，下文中使用相同標號標注相同元件，並不再對重覆部分作贅述。

請參考第9圖，其為本發明第一實施例之第一變化實施例之影像感測器的剖面示意圖。如第9圖所示，本變化實施例與第一實施例不同的地方在於影像感測器1B的凹槽116的數量較少且係鄰近感光區10之外緣(outer edge)設置，亦即位於感光區10中央區域的部分第二導電型摻雜區122具有一平坦表面。藉由將凹槽116鄰近感光區10之外緣設置，可避免入射至感光元件124外緣的光線反射至相鄰其他像素的感光元件，進而避免產生跨越干擾。請參考第10圖，其為本發明第一實施例之第二變化實施例之影像感測器的剖面示意圖。如第10圖所示，本變化實施例與第一實施例不同的地方在於影像感測器1C的感光元件124僅具有一個凹槽116，且凹槽116的開口面積係與感光區10的面積相近。本變化實施例之凹槽116的剖面圖案為倒置的梯形(inverted trapezoid)，但不以此為限。由於凹槽116的側壁係自感光區10外緣往感光區10中央傾斜，因此可避免入射至感光元件124外緣的光線反射至相鄰的影像感測器，進而避免產生跨越干擾。

請參考第11圖至第12圖，其繪示了本發明第二實施例之影像感測器的製作方法之製程示意圖，本發明第二實施例之影像感測器為一背照射(Back Side Illumination；BSI)影像感測器。首先如第11圖所示，提供半導體基底100，本實施例之半導體基底100可選擇性地包括一磊晶層(epitaxial layer)142，位於半導體基底100之一側。舉例而言，磊晶層142具有約4微米的厚度，但不以此為限。接著，於半導體基底100之磊晶層142中形成摻雜擴散區106、第一導電型摻雜區102與選擇性的隔離結構112，並於磊晶層142上形成閘極氧化層110與閘極108。接著，於磊晶層142中形成一第二導電型摻雜層146位於磊晶層142之表面，並位於閘極108之一側，本實施例之第二導電型摻雜層146並未延伸至閘極108下方的半導體基底100中，但不以此為限。第二導電型摻雜層146具有與半導體基底100(或磊晶層142)相同極性的摻質，但具有較高的摻雜濃度。然後，於半導體基底100上形成導線128及介電層126，其中介電層126覆蓋閘極108與第二導電型摻雜層146，導線128可為多層內連線結構，電性連接於閘極108。接著，可於半導體基底100具有導線128及介電層126之一側接合至一承載基板(carrier substrate)，並可選擇性地在承載基板與半導體基底100之間另設置一緩衝層(buffer layer)。承載基板可類似於半導體基底100而包括矽材料，也可包括玻璃基板。緩衝層可包括氧化矽、氮化矽或其他介電材料。為了突顯本實施例影像感測器2A的特徵，承載基板與緩衝層並未於圖式中繪出。接著，進行一薄化製程(thinning process)144，將大部分的半導體基底100移除，而僅留下磊晶層142。

接著，如第12圖所示，於半導體基底100之磊晶層142相反於導線128的一側形成凹槽116與第二導電型摻雜層120。在形成第二導電型摻雜層120之後，可對第二導電型摻雜層120進行退火製程，以活化第二導電型摻雜層120中之摻質，使其形成第二導電型摻雜區122，其中第二導電型摻雜區122的摻雜濃度高於磊晶層142之摻雜濃度。退火製程可例如為一雷射退火製程，但不以此為限。接著，可於凹槽116與磊晶層142的表面上選擇性地形成阻障層(未繪示)，阻障層可整面覆蓋於凹槽116與磊晶層142表面，其材料舉例為氮化矽或氧化矽，但不以此為限。此外，也可選擇性於凹槽116與磊晶層142的表面上形成抗反射層(未繪示)，然後於磊晶層142具有凹槽116之一側表面形成一填充層(filling layer)140。填充層140可包括氧化矽或其他具有高光穿透率的介電材料，並可藉由化學氣相沉積(CVD)、物理氣相沉積(PVD)、或其他適合的技術形成，之後可藉由化學機械研磨等製程移除在凹槽116外的填充層140，並使填充層140具有平坦的表面。最後，於填充層140上形成彩色濾光層136與微聚光鏡138。本實施例之影像感測器2A中各元件的材料與製作方法可參考第一實施例，在此不再贅述。

請繼續參考第12圖，本實施例與第一實施例不同的地方在於，影像感測器2A為背照射影像感測器，其中感光元件124設於導線128與彩色濾光層136之間。半導體基底100(或可稱為磊晶層142)具有一前側12與一背側14，隔離結構112與摻雜擴散區106皆位於靠近前側12之半導體基底100內。影像感測器2A另包括第二導電型摻雜層146位於靠近前側12之半導體基底100內並鄰近閘極108設置，閘極108、閘極氧化層110、導線128及介電層126皆設置於半導體基底100前側12之表面上。凹槽116係設置於靠近背側14之半導體基底100內，因此，第二導電型摻雜層146以及導線128與凹槽116分別位於半導體基底100之兩側，且第一導電型摻雜區102設於第二導電型摻雜層146以及導線128與凹槽116之間，而第一導電型摻雜區102與第二導電型摻雜區122之間的p-n接面係位於半導體基底100之背側14。再者，影像感測器2A可另包括彩色濾光層136與微聚光鏡138設置於半導體基底100背側14之表面上並覆蓋感光區10，以及包括填充層140填入凹槽116內並位於感光元件124與彩色濾光層136之間。

請參考第13圖，第13圖為本發明第二實施例之第一變化實施例之影像感測器的剖面示意圖。如第13圖所示，本變化實施例與第二實施例不同的地方在於，影像感測器2B之彩色濾光層136直接填入凹槽116內，因此不需額外設置填充層。影像感測器2B中各元件的材料與製作方法可參考第二實施例，在此不再贅述。

綜上所述，本發明之影像感測器之製作方法係先於半導體基底中形成第一導電型摻雜區，再於第一導電型摻雜區表面形成凹槽，然後才於第一導電型摻雜區表面製作第二導電型摻雜區，並使第二導電型摻雜區形成於凹槽表面，使得第一導電型摻雜區與第二導電型摻雜區之間所形成的感光元件之p-n接面能夠沿著凹槽形成。本發明影像感測器的凹槽結構可使光線在凹槽內持續向底部反射，增加光線行進至感光元件之比例，同時因凹槽的設置而增加了感光元件之p-n接面的面積，亦即增加了感光面積，進而改善影像感測器的量子效率。此外，凹槽的設置也可調整光線的行進方向，避免入射至感光元件外緣的光線反射至相鄰的影像感測器，有效改善跨越干擾問題。因此，本發明影像感測器可以大幅改善影像感測器的感光效率與準確率。

以上所述僅為本發明之較佳實施例，凡依本發明申請專利範圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。

1A‧‧‧影像感測器