[go: up one dir, main page]

TWI588918B - 具精確間隙機電晶圓結構與及其製作方法 - Google Patents

具精確間隙機電晶圓結構與及其製作方法 Download PDF

Info

Publication number
TWI588918B
TWI588918B TW103112083A TW103112083A TWI588918B TW I588918 B TWI588918 B TW I588918B TW 103112083 A TW103112083 A TW 103112083A TW 103112083 A TW103112083 A TW 103112083A TW I588918 B TWI588918 B TW I588918B
Authority
TW
Taiwan
Prior art keywords
wafer
doped region
doped
fabricating
oxidation rate
Prior art date
Application number
TW103112083A
Other languages
English (en)
Other versions
TW201539591A (zh
Inventor
殷宏林
Original Assignee
亞太優勢微系統股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 亞太優勢微系統股份有限公司 filed Critical 亞太優勢微系統股份有限公司
Priority to TW103112083A priority Critical patent/TWI588918B/zh
Priority to US14/670,875 priority patent/US20150279664A1/en
Priority to CN201510151343.2A priority patent/CN104973566A/zh
Publication of TW201539591A publication Critical patent/TW201539591A/zh
Application granted granted Critical
Publication of TWI588918B publication Critical patent/TWI588918B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00047—Cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185—Joining of semiconductor bodies for junction formation
    • H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/18, H10D48/04 and H10D48/07, with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0174—Manufacture or treatment of microstructural devices or systems in or on a substrate for making multi-layered devices, film deposition or growing
    • B81C2201/019—Bonding or gluing multiple substrate layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/035—Manufacturing methods by chemical or physical modification of a pre-existing or pre-deposited material
    • H01L2224/0355—Selective modification
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05551—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08135—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/08145—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H01L2224/091—Disposition
    • H01L2224/0918—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/09181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80003—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/80006—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/80009—Pre-treatment of the bonding area
    • H01L2224/8001—Cleaning the bonding area, e.g. oxide removal step, desmearing
    • H01L2224/80013—Plasma cleaning
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80896—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically insulating surfaces, e.g. oxide or nitride layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/9202—Forming additional connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/09—Structure, shape, material or disposition of the bonding areas after the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Micromachines (AREA)
  • Element Separation (AREA)
  • Pressure Sensors (AREA)

Description

具精確間隙機電晶圓結構與及其製作方法
本發明是關於一種具精確間隙之微機電晶圓結構與其製作方法，且特別是關於一種利用氧化層厚度來精確控制間隙的微機電晶圓結構的製作方法。
精確的超聲波感測或壓力監控在現今許多技術中扮演相當重要的角色，例如：醫學上的超音波掃描探頭或是汽車上的輪胎壓力感測器。因此許多技術都需要高精度感測的傳感器。
現今電容式傳感器的靈敏度取決於如何精確的控制薄膜(membrane)厚度及上下極板間的間隙(gap)，而在常見的電容式傳感器的製造方法上仍有缺陷，以下列舉部分前案進行說明：在美國專利第5013396號中，是利用氫氧化鉀(KOH)等鹼基溶液預先於矽晶圓上蝕刻定義出間隙深度，採用局部摻雜及電化學蝕刻並搭配玻璃接合的方式來製作薄膜，此方法可精確控制矽薄膜厚度，成本較SOI(Silicon On Insulator)低，但是無法得到均一且精確的間隙控制。
在美國專利第5445991號中，是採用陽極處理使矽晶圓表面局部形成多孔矽(porous Si)區域，利用磊晶方式於矽晶圓表面形 成矽薄膜層後，藉由矽薄膜層上的蝕刻穿孔利用氫氟酸(HF)來蝕刻該多孔矽區域以製作出矽薄膜層與矽晶圓間的間隙，此方法可精確控制間隙，磊晶矽層成本也較SOI低，但是電容極板間絕緣不佳，且需要額外的密封層來封閉矽薄膜層上的蝕刻穿孔。
在美國專利第5706565號中，亦是利用蝕刻方式來定義間隙大小，並利用接合另一晶圓的方式來製作矽薄膜，此製造方法較為簡單，但無法精確的控制間隙。
在美國專利第6958255號中，是利用蝕刻及多次熱氧化步驟及晶圓接合方式來製作出電容極板間的間隙，此方法雖可精確控制間隙，電容極板間也具有絕緣，但是製造過程步驟較多，需要許多時間製造。
在美國專利第7745248號中，是利用沉積並定義氧化阻擋層(OX block layer)及熱氧化步驟來得到不同氧化層厚度，並利用晶圓接合方式製作薄膜，此方法可以精確控制間隙，電容極板間也具有絕緣，但是製造過程步驟較多，需要許多時間製造，且不易製作出含多個大小不同的間隙。
綜合上述可知，目前習知傳感器的製造方法仍存在缺陷，因此如何設計出製造方法簡單、成本較低、電容極板間可絕緣且可以精確控制間隙的電容式傳感器，便是值的本領域具有通常知識者去思量改進之處。
為了解決上述之問題，本發明的目的在提供一種具精確間隙之微機電晶圓結構的製作方法，其較佳的是利用摻雜濃度不同來產 生不同厚度的氧化層，可以精確的控制間隙。因此可以製造出成本較低、電容間極板可絕緣的微機電晶圓結構。而此方法可應用於製造電容傳感器或微流體通道等。
基於上述目的與其他目的，本發明提供一種供一種微機電晶圓結構的製作方法，其包括以下步驟：
(a)提供一第一晶圓，第一晶圓具有一第一表面，第一晶圓已均勻摻雜一定摻雜濃度的摻雜物。
(b)對該第一表面的局部區域進行摻雜，使該第一表面形成至少兩個以上具不同摻雜濃度或不同摻雜物的摻雜區，以使每一該摻雜區具有不同的氧化速率。
(c)對第一晶圓進行熱氧化，以使不同的摻雜區上形成不同厚度的氧化層。
(d)提供一第二晶圓。
(e)將第二晶圓與第一晶圓相結合。
其中，第二晶圓是承靠在厚度最大的氧化層上，使第一晶圓與第二晶圓間存在有至少一間隙。
在上述之微機電晶圓結構的製作方法中，於(a)步驟中，這些摻雜區包括多個第一摻雜區與多個第二摻雜區，且各該第二摻雜區圍繞該各第一摻雜區。其中，第一摻雜區的氧化速率小於在第二摻雜區的氧化速率。
在上述之微機電晶圓結構的製作方法中，於(a)步驟中，這些摻雜區包括多個第一摻雜區、多個第二摻雜區、與多個第三摻雜 區，各該第三摻雜區圍繞各該第二摻雜區，且各該第二摻雜區圍繞各該第一摻雜區。其中，第一摻雜區的氧化速率小於第二摻雜區的氧化速率，且第二摻雜區的氧化速率小於第三摻雜區的氧化速率。
在上述之微機電晶圓結構的製作方法中，於(a)步驟中，這些摻雜區包括多個第一摻雜區、多個第二摻雜區、與多個第三摻雜區，各該第三摻雜區圍各該第一摻雜區，且有一個以上的第二摻雜區是分布在第一摻雜區中。其中，第一摻雜區的氧化速率小於第二摻雜區的氧化速率，且第二摻雜區的氧化速率小於第三摻雜區的氧化速率。
在上述之微機電晶圓結構的製作方法中，於(e)步驟之後還包括以下步驟：將第二晶圓移除一定的厚度。
在上述之微機電晶圓結構的製作方法中，第二晶圓還包括：一矽元件層、一絕緣層、與一矽底材；第一晶圓與第二晶圓是透過該矽元件層結合，且將第二晶圓移除一定厚度之製程包括以下的步驟。首先，藉由研磨或蝕刻的方式移除該矽底材。之後，藉由蝕刻的方式將絕緣層移除。
在上述之微機電晶圓結構的製作方法中，於(e)步驟後，還包括以下步驟：
(f)開設多個窗口，各該窗口貫穿該第二晶圓與該氧化層，而使該第三摻雜區的部分表面裸露。
(g)設置多個第一金屬接點透過該窗口與第三摻雜區的部分表面電性相連，並設置多個第二金屬接點於該第二晶圓上。
在上述之微機電晶圓結構的製作方法中，於(b)步驟中，是使用離子植入法對該摻雜區進行摻雜。
在上述之微機電晶圓結構的製作方法中，第一晶圓包括：一矽元件層、一絕緣層、與一矽底材，且摻雜區是位於矽元件層。
在上述之微機電晶圓結構的製作方法中，還包括以下步驟。首先，藉由研磨或蝕刻的方式移除矽底材。之後，藉由蝕刻方式將絕緣層移除。
在上述之微機電晶圓結構的製作方法中，其中於(a)步驟中，這些摻雜區包括多個第一摻雜區與多個第二摻雜區，且各該第二摻雜區圍繞各該第一摻雜區，第一摻雜區的氧化速率小於在第二摻雜區的氧化速率，且於移除絕緣層的步驟後，還包括以下步驟：
(f)於該第一晶圓上開設多個窗口，各該窗口貫穿該矽元件層及該氧化層，而使第二晶圓的部分表面裸露。
(g)設置多個第一金屬接點透過該窗口與該第二晶圓的表面電性相連，並設置多個第二金屬接點於第二摻雜區上。
相較於習知的微機電晶圓結構的製作方法，本發明之微機電晶圓結構的製作方法是一種簡化的製程，能夠精確的控制間隙的大小，基板之間的絕緣性較佳，且製造步驟較少也較容易，成本也較低。
10、50‧‧‧第一晶圓
10’‧‧‧第一電極
11、51‧‧‧第一表面
111、511‧‧‧第一摻雜區
112、512‧‧‧第二摻雜區
12、52‧‧‧光阻
13、53‧‧‧氧化層
131、531‧‧‧第一氧化層
132、134、532‧‧‧第二氧化層
133、135‧‧‧第三氧化層
14、14’、14”、54‧‧‧間隙
151、551‧‧‧第一金屬接點
152、552‧‧‧第二金屬接點
16、56‧‧‧窗口
20、60‧‧‧第二晶圓
20’‧‧‧第二電極
21、501‧‧‧矽底材
214‧‧‧第四摻雜區
215‧‧‧第五摻雜區
22、502‧‧‧絕緣層
23、503‧‧‧矽元件層
234‧‧‧第四氧化層
285‧‧‧第五氧化層
30、40、40’、40’’、70‧‧‧微機電晶圓結構
30’‧‧‧微機電元件
圖1A~圖1F所繪示為本發明之一種具精確間隙之微機電晶圓結構 的製造方法的第一實施例。
圖2所繪示為微機電元件。
圖3所繪示為第二實施例。
圖4所繪示為第三實施例。
圖5所繪示為第四實施例。
圖6所繪示為不同摻雜物在不同狀態下氧化速率的曲線圖。
圖7A~圖7F所繪示為第五實施例。
請參照圖1A~圖1F，圖1A~圖1F所繪示為本發明之一種微機電晶圓結構30的製造方法的實施例。首先，請參照圖1A，提供一第一晶圓10，第一晶圓10上具有一第一表面11。在本實施例中，第一晶圓10整體上已預先摻雜了N型摻雜物，這些N型摻雜物例如為磷、砷或銻，這樣第一晶圓10就會成為N型晶圓。接著，請參照圖1B，於第一表面11利用塗佈光阻12及曝光顯影等黃光微影技術畫分出多個第一摻雜區111(為表示更清楚，在圖1A至圖1F中只繪示一個摻雜區111，但是本領域具通常知識者應可知，由於會有多個微機電元件30’(如圖2所示)的製造同時在進行，故在第一晶圓10的第一表面11上實際上是畫分有多個第一摻雜區111)與多個第二摻雜區112，接著對未被光阻12遮蔽的第一表面11進行摻雜，在此例如是使用離子植入法(Implantation)對第一表面11進行摻雜。經過上述摻雜程序後，未被光阻12所遮蔽的第二摻雜區112會擁有較高的摻雜濃度，因此於之後進行熱氧化反 應時第二摻雜區112的氧化速率大於第一摻雜區111的氧化速率。
再來，請參照圖1C，接著對第一晶圓10進行熱氧化反應，於第一摻雜區111會形成一第一氧化層131，於第二摻雜區112上則會形成一第二氧化區132，由於第二摻雜區112的氧化速率大於第一摻雜區111的氧化速率，故於第二摻雜區112上所形成的第二氧化層132會較第一摻雜區111上所形成的第一氧化層131來得厚。
然後，請參照圖1D，將一第二晶圓20與第一晶圓10相結合，在本實施例中第二晶圓20包含一矽元件層23、一絕緣層22以及一矽底材21。由於第一氧化層131與第二氧化層132的厚度具有差異，且第二晶圓20是透過該矽元件層23承靠在厚度最大的第二氧化層132上，因此第一晶圓10與第二晶圓20間會存在有一間隙14。在本實施例中，例如是使用矽對氧化矽的熔合結合(fusion bonding)或電漿活化接合(plasma activated bonding)，來結合第一晶圓10與第二晶圓20。
之後，請參照圖1E，將第二晶圓20移除一定厚度，例如利用研磨或蝕刻來將矽底材21與絕緣層22移除。在此，蝕刻分別是使用氫氧化鉀溶液及氫氟酸溶液來將矽底材21與絕緣層22移除。
再來，請參閱圖1F，在第二晶圓20上開設至少一窗口16(在本實施例中為多個)，窗口16貫穿第二晶圓20與氧化層13，使第二摻雜區112部分表面裸露。接著，形成多個第一金屬接點151(如同第一摻雜區111，為表示更清楚，在圖1F中只繪示一個第一金屬接點151，但是本領域具通常知識者應可知，由於會有多個微機電元件30’(如圖2所示)的製造同時在進行，故在第二晶圓20 上實際上會形成有多個第一金屬接點151)透過窗口16與第二摻雜區112的部分表面電性相連，而第二金屬接點152則設置在第二晶圓20上，在本實施例中第二晶圓20可為一具低電阻的導電矽晶圓，因此該第二金屬接點152可與第二晶圓20電性相連。在本實施例中，由於第二摻雜區112具有較高的摻雜濃度，故將第一金屬接點151設置在第二摻雜區112可以有效降低接觸電阻，進而提升導電性。在完成圖1F所示的程序後，便形成一微機電晶圓結構30。
之後，對此微機電晶圓結構30進行切割，以形成多個微機電元件30’(如圖2所示)。在本實施例中，此微機電元件30’為電容式傳感器，當第一金屬接點151與第二金屬接點152通電後，第一電極10’(即切割後的第一晶圓10)與第二電極20’(即切割後的第二晶圓20)間便會存在一電容。當電容式傳感器受到外在物理因素(例如壓力變化)的影響時，第一電極10’與第二電極20’之間空隙14的距離就會產生變化，而此距離的改變也會使第一電極10’與第二電極20’間的電容值產生變化，透過量測電容值變化就能換算出外在物理因素的變化(例如壓力變化)；反之，亦可於第一電極10’與第二電極20’間施加一電壓，由於電位差所造成的靜電力將使第二電極20’產生形變而改變間隙14的大小，藉由輸入不同電壓及頻率之訊號即可驅動該電容式傳感器30’。
綜上所述，本發明之微機電晶圓結構30的製作方法，是一種簡化的製程，先對第一晶圓10的第一表面11進行不同濃度的摻雜，使第一晶圓10產生不同摻雜濃度的摻雜區(即：第一摻雜區111與 第二摻雜區112)，再利用各摻雜區熱氧化速率的不同，進行熱氧化時就可以產生不同厚度的氧化層(即：第一氧化層131及第二氧化層132)，藉由不同厚度的氧化層來控制間隙的大小。在某些習知技術中(例如：美國專利第5013396號與第5706565號)，是採用蝕刻法來控制微機電晶圓結構中間隙的大小，但蝕刻法在控制上較為困難，因此無法均勻且精確控制整片晶圓上各間隙的大小，而上述實施例是採用熱氧化反應的方法，故較能夠精確的控制整片晶圓上各間隙大小。另外，在某些習知技術中(例如：美國專利第6958255號、第7745248號)，其採用的製程雖可以較精確控制間隙，但製造過程步驟較多，需要許多時間製造，而上述實施例僅需進行一次熱氧化反應，故製造過程步驟較少，可減少時間成本。另外，在本實施例中，第一電極10’與第二電極20’間由第一氧化層131隔開，第一電極本10’與第二電極20’間就擁有良好的絕緣性，即使兩電極因感測訊號過大等因素而碰觸亦不致於發生短路燒毀等現象。故本發明之微機電晶圓結構的製作方法有下列優點：
1.可精確控制第一電極10’與第二電極20’間之間隙14大小。
2.可精確控制經過研磨或蝕刻後的第二晶圓20厚度。
3.第一電極10’與第二電極20’間的絕緣性佳。
4.製程步驟較少也較容易。
然而，上述的微機電晶圓結構的製作方法並不限於製作電容式傳感器，也可用於製作微流體通道。相較於電容式傳感器，在 製作微流體通道時，可僅執行圖1A至圖1E所繪示的步驟後便對微機電晶圓結構進行切割以形成微流體元件，而不一定需要執行圖1F所繪示的步驟。此外，在上述之實施例中，第一晶圓10是預先摻雜了N型摻雜物，但其實並不侷限於N型摻雜物，也可以使用P型摻雜物(例如為硼)進行摻雜，這樣第一晶圓就會成為P型晶圓。另外，在上述之實施例中，第二晶圓20是使用具有SOI結構(Silicon On Insulator layer)之晶圓，如此便可較精確地控制研磨或蝕刻後第二晶圓20厚度。但其實並不侷限於具有SOI結構之晶圓，也可依狀況而使用與第一晶圓10相同均質的晶圓做為第二晶圓20。
請參閱圖3，圖3所繪示為第二實施例。本實施例所示的微機電晶圓結構40的製造程序與圖1A~圖1E所示的製造程序相似，差別在於是將第一晶圓10的第一表面11再畫分出多個第三摻雜區113，各第三摻雜區113是環繞在各第二摻雜區112與各第一摻雜區111周圍。之後，在進行摻雜程序時第二摻雜區112與第三摻雜區113會被分別以不同濃度的摻雜物進行摻雜，因此這三個摻雜區會因為摻雜濃度不同而有不同的氧化速率。在摻雜程序中可先對第二摻雜區112進行摻雜，再對第三摻雜區113進行摻雜；或著先對第三摻雜區113進行摻雜，再對第二摻雜區112進行摻雜；又或者先對第二摻雜區112及第三摻雜區113同時進行第一次摻雜，再單獨對第三摻雜區113進行第二次摻雜。在本實施例中，第三摻雜區113的摻雜濃度大於第二摻雜區112的摻雜濃度，而第二摻雜區112的摻雜濃度大於第一摻雜區111的摻雜濃度。因此，第三摻雜區113的氧化速率大於第二摻雜區112的氧化速率，而第二摻 雜區112的氧化速率大於第一摻雜區111的氧化速率。
也因此，在進行熱氧化反應後，第一摻雜區111、第二摻雜區112及第三摻雜區113分別產生第一氧化層131、第二氧化層132及第三氧化層133，且第三氧化層133的厚度大於第二氧化層132的厚度，第二氧化層132的厚度則大於第一氧化層131的厚度。如此一來，當第二晶圓20與第一晶圓10結合之後，第一晶圓10與第二晶圓20之間會形成一具階梯狀的空隙14’。用此方法所製成的電容傳感器，感測外在物理因素可得到更佳的線性度及靈敏度等優點。
請參閱圖4，圖4所繪示為第三實施例。本實施例所示的微電機晶圓結構40’的製造程序與圖1A~圖1E所示的製造程序相似，差別在於是將第一晶圓10的第一表面11畫分為多個第一摻雜區111、多個第二摻雜區114、以及多個第三摻雜區115。一個以上的第二摻雜區114分佈在各第一摻雜區111之中，且第二摻雜區114未與第三摻雜區115相連。之後，在摻雜程序時，第三摻雜區115會被進一步地摻雜更高濃度的摻雜物，而第二摻雜區114在本實施例則進一步地使用P型摻雜物進行摻雜，因此這三個摻雜區會因為摻雜濃度及摻雜物不同而有不同的氧化速率。在本實施例中，第三摻雜區115的氧化速率大於第二摻雜區114的氧化速率，而第二摻雜區114的氧化速率大於第一摻雜區111的氧化速率。
也因此，在進行熱氧化反應後，第一摻雜區111及第三摻雜區115分別產生第一氧化層131及第三氧化層135，而第二摻雜區114則產生一第二氧化層134，且第三氧化層135的厚度大於第二氧化層134的厚度，第二氧化層134的厚度則大於第一氧化層131 的厚度。由於第二氧化層134的厚度大於第一氧化層131的厚度，因此第二氧化層134會呈現凸起狀。用此方法所製成的電容傳感器，在感測外在物理因素時會因為呈凸起狀的第二氧化層134，從而避免第一電極10’與第二電極20’發生沾黏(stiction)的情形。在本實施例中，第二摻雜區114是使用P型摻雜物進行摻雜，但並不局限於P型摻雜物，也可以使用N型摻雜物。
請參閱圖5，圖5所繪示為第四實施例之微機電晶圓結構40”。本實施例與圖3所繪示之第二實施例相似。在本實施例中，是在第二晶圓20上之第二表面再畫分出多個第四摻雜區214及多個第五摻雜區215，而第五摻雜區215的摻雜濃度高於第四摻雜區214的摻雜濃度。在進行熱氧化反應之後，第五摻雜區215所產生的第五氧化層235厚度會大於第四摻雜區214所產生的第四氧化層234的厚度。然後，再將第二晶圓20與第一晶圓10對準接合，使第一晶圓10最厚的氧化層與第二晶圓20最厚的氧化層接合。透過此方法完成之微機電晶元結構40’’，具有較大而且能夠精確控制的間隙24。由於利用氧化層厚度差異所完成的間隙通常是1um以下的大小，因此藉由第一晶圓與第二晶圓兩邊的氧化層接合，就能夠得到較大而且較為精確的間隙，而間隙在設計上就可以有更多組合變化(例如：上下層流道交錯或連通的佈局方式)。
請參閱圖6，圖6所繪示為不同摻雜物在不同狀態下氧化速率的曲線圖。圖6中繪示了4條曲線，分別代表硼(Boron)、磷(Phosphorus)、砷(Arsenic)以及銻(Antimony)，其中硼為P型摻雜物，磷、砷及銻則為N型摻雜物。由圖中可得知，於相同摻雜濃度下摻雜砷的矽氧化速率略大於摻雜磷的氧化速率，摻雜 磷的矽氧化速率大於摻雜銻的氧化速率，而摻雜銻的矽氧化速率大於摻雜硼的氧化速率。因此，在上述實施例中(即：第一實施例至第四實施例)，除了透過摻雜濃度來控制不同摻雜區的氧化速率，也可以用摻雜不同元素的方式讓不同摻雜區具有不同的氧化速率。例如，在第二實施例中，可以在第一摻雜區111用銻進行摻雜，在第二參雜區112用磷進行摻雜，在第三摻雜區113則用砷進行摻雜。如此一來各個摻雜區也都具有不同的氧化速率，進行熱氧化反應時也能夠產生出不同厚度的氧化層，同樣可以製造出具有階梯狀的空隙14’。
在上述的實施例中，第一晶圓10為均質的晶圓，然而也可將第一晶圓10改為具有SOI結構的晶圓。請參閱圖7A至圖7F，圖7A至圖7F所繪示為第五實施例。首先，請參照圖7A，提供一第一晶圓50，第一晶圓50上具有一第一表面51。第一晶圓50還包含一矽元件層503、一絕緣層502以及一矽底材501，該第一表面51位於該矽元件層503上。接著，請參照圖7B，於第一表面51利用黃光微影及塗佈光阻52方式畫分多個第一摻雜區511及多個第二摻雜區512，接著對第一表面51進行摻雜。經過上述摻雜程序後，未被光阻52所遮蔽的第二摻雜區512會擁有較高的摻雜濃度，因此於之後進行熱氧化反應時第二摻雜區512的氧化速率大於第一摻雜區511的氧化速率。
再來，請參照圖7C，接著對第一晶圓50進行熱氧化反應，於第一摻雜區511會形成一第一氧化層531，於第二摻雜區512上則會形成一第二氧化區532，由於第二摻雜區512的氧化速率大於第一摻雜區511的氧化速率，故於第二摻雜區512上所形成的第二氧 化層532會較第一摻雜區511上所形成的第一氧化層531來得厚。
然後，請參照圖7D，將第二晶圓60與第一晶圓50結合。由於第一氧化層531與第二氧化層532的厚度具有差異，且第二晶圓60是承靠在厚度最大的第二氧化層532上，因此第一晶圓50與第二晶圓60間會存在有一間隙54。
之後，請參照圖7E，將第一晶圓50移除一定厚度，也就是將矽底材501與絕緣層502移除。再來，請參閱圖7F，在第一晶圓50上開設至少一窗口56(在本實施例中為多個)，窗口56貫穿第一晶圓50與氧化層53，使第二晶圓60之表面裸露。接著，形成多個第一金屬接點551透過窗口56與第二晶圓60表面電性相連，該第二晶圓60為一低阻值矽晶圓，而第二金屬接點552則設置在第一晶圓50上，便形成一微機電晶圓結構70。
本發明說明如上，然其並非用以限定本創作所主張之專利權利範圍。其專利保護範圍當視後附之申請專利範圍及其等同領域而定。凡本領域具有通常知識者，在不脫離本專利精神或範圍內，所作之更動或潤飾，均屬於本創作所揭示精神下所完成之等效改變或設計，且應包含在下述之申請專利範圍內。
10‧‧‧第一晶圓
111‧‧‧第一摻雜區
112‧‧‧第二摻雜區
132‧‧‧第二氧化層
14‧‧‧間隙
151‧‧‧第一金屬接點
152‧‧‧第二金屬接點
16‧‧‧窗口
20‧‧‧第二晶圓
21‧‧‧矽底材
23‧‧‧矽元件層
30‧‧‧微機電晶圓結構

Claims (14)

  1. 一種微機電晶圓結構的製作方法，包括下列步驟：(a)提供一第一晶圓，該第一晶圓具有一第一表面；(b)使該第一表面形成至少兩個以上具不同摻雜濃度或不同摻雜物的摻雜區；(c)對該第一晶圓進行熱氧化，以使不同的摻雜區上形成不同厚度的氧化層；(d)提供一第二晶圓；及(e)將該第二晶圓與該第一晶圓上的該氧化層相結合形成該微機電晶圓結構；其中，該微機電晶圓結構至少具有一間隙。
  2. 如申請專利範圍第1項所述之微機電晶圓結構的製作方法，其中於(b)步驟中，這些摻雜區包括多個第一摻雜區與多個第二摻雜區，且各該第二摻雜區圍繞各該第一摻雜區，該第一摻雜區的氧化速率小於在該第二摻雜區的氧化速率。
  3. 如申請專利範圍第1項所述之微機電晶圓結構的製作方法，其中於(b)步驟中，這些摻雜區包括一第一摻雜區、一第二摻雜區、與一第三摻雜區，該第三摻雜區圍繞該第二摻雜區，且該第二摻雜區圍繞該第一摻雜區，該第一摻雜區的氧化速率小於該第二摻雜區的氧化速率，且該第二摻雜區的氧化速率小於該第三摻雜區的氧化速率。
  4. 如申請專利範圍第1項所述之微機電晶圓結構的製作方法，其 中於(b)步驟中，這些摻雜區包括一第一摻雜區、多個第二摻雜區、與一第三摻雜區，該第三摻雜區圍繞該第一摻雜區，且這些第二摻雜區是分布在該第一摻雜區中，該第一摻雜區的氧化速率小於該第二摻雜區的氧化速率，且該第二摻雜區的氧化速率小於該第三摻雜區的氧化速率。
  5. 如申請專利範圍第1項所述之微機電晶圓結構的製作方法，其中該第二晶圓具有一第二表面，且於該第二表面形成氧化層，於(e)步驟中，該第二晶圓是透過該第二表面上之氧化層與該第一晶圓上的該氧化層結合。
  6. 如申請專利範圍第5項所述之微機電晶圓結構的製作方法，其中於該第二晶圓的該第二表面形成至少兩個以上具不同摻雜濃度或不同摻雜物的摻雜區；且對該第二晶圓進行熱氧化，以使不同的摻雜區上形成不同厚度的氧化層。
  7. 如申請專利範圍第1項所述之微機電晶圓結構的製作方法，其中於(e)步驟後還包括以下步驟：將該第二晶圓移除一定的厚度。
  8. 如申請專利範圍第7項所述之微機電晶圓結構的製作方法，其中該第二晶圓包括：一矽元件層、一絕緣層、與一矽底材，且將該第二晶圓移除一定厚度之製程包括以下的步驟：藉由研磨或蝕刻的方式移除該矽底材；及藉由蝕刻的方式移除該絕緣層。
  9. 如申請專利範圍第1項所述之微機電晶圓結構的製作方法，其中於(e)步驟後，還包括以下步驟：(f)開設多個窗口，該窗口貫穿該第二晶圓與該氧化層，而使該第一晶圓的部分第一表面裸露；及 (g)設置多個第一金屬接點透過各該窗口與該第一晶圓的部分第一表面電性相連，並設置多個第二金屬接點於該第二晶圓上。
  10. 如申請專利範圍第1項所述之微機電晶圓結構的製作方法，其中於(b)步驟中，是使用離子植入法對該摻雜區進行摻雜。
  11. 如申請專利範圍第1項所述之微機電晶圓結構的製作方法，其中該第一晶圓包括：一矽元件層、一絕緣層、與一矽底材，且該摻雜區是位於該矽元件層。
  12. 如申請專利範圍第11項所述之微機電晶圓結構的製作方法，其中於(e)步驟後還包括以下步驟：將該第一晶圓移除一定的厚度。
  13. 如申請專利範圍第12項所述之微機電晶圓結構的製作方法，其中於(e)步驟後，還包括以下步驟：藉由研磨或蝕刻的方式移除該矽底材；及藉由蝕刻的方式移除該絕緣層。
  14. 如申請專利範圍第13項所述之微機電晶圓結構的製作方法，其中於步驟(e)後，還包括以下步驟：(f)於該第一晶圓上開設多個窗口，各該窗口貫穿該該氧化層，而使該第二晶圓的部分表面裸露；及(g)設置多個第一金屬接點透過該窗口與該第二晶圓的表面電性相連，並設置多個第二金屬接點於該矽元件層上。
TW103112083A 2014-04-01 2014-04-01 具精確間隙機電晶圓結構與及其製作方法 TWI588918B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW103112083A TWI588918B (zh) 2014-04-01 2014-04-01 具精確間隙機電晶圓結構與及其製作方法
US14/670,875 US20150279664A1 (en) 2014-04-01 2015-03-27 Method for fabricating semiconductor devices having high-precision gaps
CN201510151343.2A CN104973566A (zh) 2014-04-01 2015-04-01 具精确间隙的微机电晶圆结构与其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103112083A TWI588918B (zh) 2014-04-01 2014-04-01 具精確間隙機電晶圓結構與及其製作方法

Publications (2)

Publication Number Publication Date
TW201539591A TW201539591A (zh) 2015-10-16
TWI588918B true TWI588918B (zh) 2017-06-21

Family

ID=54191391

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103112083A TWI588918B (zh) 2014-04-01 2014-04-01 具精確間隙機電晶圓結構與及其製作方法

Country Status (3)

Country Link
US (1) US20150279664A1 (zh)
CN (1) CN104973566A (zh)
TW (1) TWI588918B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5976443A (ja) * 1982-10-26 1984-05-01 Toshiba Corp 半導体装置の製造方法
JPH0521764A (ja) * 1991-07-11 1993-01-29 Fujitsu Ltd 半導体基板の製造方法
US6431003B1 (en) * 2000-03-22 2002-08-13 Rosemount Aerospace Inc. Capacitive differential pressure sensor with coupled diaphragms
US20090142872A1 (en) * 2007-10-18 2009-06-04 Kwan Kyu Park Fabrication of capacitive micromachined ultrasonic transducers by local oxidation
US20090166799A1 (en) * 2004-09-02 2009-07-02 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device and such a semiconductor device
JP2010131734A (ja) * 2008-12-08 2010-06-17 Nagoya Univ シリコン微細構造体の製造方法及び微細流路デバイスの製造方法
EP2404868A1 (fr) * 2010-07-05 2012-01-11 Commissariat À L'Énergie Atomique Et Aux Énergies Alternatives Procédé de fabrication d'une structure fixe définissant un volume recevant un élément mobile notamment d'un MEMS
TWI409885B (zh) * 2011-05-16 2013-09-21 矽品精密工業股份有限公司 具微機電元件之封裝結構及其製法
CN103449358A (zh) * 2013-08-27 2013-12-18 上海先进半导体制造股份有限公司 Mems封闭腔体的制作方法

Family Cites Families (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3966501A (en) * 1973-03-23 1976-06-29 Mitsubishi Denki Kabushiki Kaisha Process of producing semiconductor devices
US4170492A (en) * 1978-04-18 1979-10-09 Texas Instruments Incorporated Method of selective oxidation in manufacture of semiconductor devices
US4261086A (en) * 1979-09-04 1981-04-14 Ford Motor Company Method for manufacturing variable capacitance pressure transducers
US4386453A (en) * 1979-09-04 1983-06-07 Ford Motor Company Method for manufacturing variable capacitance pressure transducers
US4373965A (en) * 1980-12-22 1983-02-15 Ncr Corporation Suppression of parasitic sidewall transistors in locos structures
US4426768A (en) * 1981-12-28 1984-01-24 United Technologies Corporation Ultra-thin microelectronic pressure sensors
IT1210872B (it) * 1982-04-08 1989-09-29 Ates Componenti Elettron Processo per la fabbricazione di transistori mos complementari in circuiti integrati ad alta densita' per tensioni elevate.
US4412375A (en) * 1982-06-10 1983-11-01 Intel Corporation Method for fabricating CMOS devices with guardband
US4513348A (en) * 1984-01-13 1985-04-23 United Technologies Corporation Low parasitic capacitance pressure transducer and etch stop method
US4625561A (en) * 1984-12-06 1986-12-02 Ford Motor Company Silicon capacitive pressure sensor and method of making
JPH0750789B2 (ja) * 1986-07-18 1995-05-31 日産自動車株式会社 半導体圧力変換装置の製造方法
US4773972A (en) * 1986-10-30 1988-09-27 Ford Motor Company Method of making silicon capacitive pressure sensor with glass layer between silicon wafers
US4748134A (en) * 1987-05-26 1988-05-31 Motorola, Inc. Isolation process for semiconductor devices
US4743563A (en) * 1987-05-26 1988-05-10 Motorola, Inc. Process of controlling surface doping
US4934190A (en) * 1987-12-23 1990-06-19 Siemens-Bendix Automotive Electronics L.P. Silicon-based sensors
US4912062A (en) * 1988-05-20 1990-03-27 Motorola, Inc. Method of eliminating bird's beaks when forming field oxide without nitride mask
JP2681215B2 (ja) * 1989-05-29 1997-11-26 株式会社ワコー 積層基板を用いたセンサの製造方法
US5431057A (en) * 1990-02-12 1995-07-11 Fraunhofer-Gesellschaft Zur Forderung Der Angewandten Forschung E.V. Integratable capacitative pressure sensor
JP2517467B2 (ja) * 1990-10-05 1996-07-24 山武ハネウエル株式会社 静電容量式圧力センサ
US5358894A (en) * 1992-02-06 1994-10-25 Micron Technology, Inc. Oxidation enhancement in narrow masked field regions of a semiconductor wafer
US5328866A (en) * 1992-09-21 1994-07-12 Siliconix Incorporated Low temperature oxide layer over field implant mask
US5744725A (en) * 1994-04-18 1998-04-28 Motorola Inc. Capacitive pressure sensor and method of fabricating same
US5895252A (en) * 1994-05-06 1999-04-20 United Microelectronics Corporation Field oxidation by implanted oxygen (FIMOX)
US5578843A (en) * 1994-10-06 1996-11-26 Kavlico Corporation Semiconductor sensor with a fusion bonded flexible structure
US5619053A (en) * 1995-05-31 1997-04-08 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having an SOI structure
US5672521A (en) * 1995-11-21 1997-09-30 Advanced Micro Devices, Inc. Method of forming multiple gate oxide thicknesses on a wafer substrate
TW313674B (en) * 1996-09-21 1997-08-21 United Microelectronics Corp High pressure metal oxide semiconductor device and manufacturing method thereof
US5849613A (en) * 1997-10-23 1998-12-15 Chartered Semiconductor Manufacturing Ltd. Method and mask structure for self-aligning ion implanting to form various device structures
US6458619B1 (en) * 1998-02-05 2002-10-01 Integration Associates, Inc. Process for producing an isolated planar high speed pin photodiode with improved capacitance
US6664120B1 (en) * 2001-12-17 2003-12-16 Cypress Semiconductor Corp. Method and structure for determining a concentration profile of an impurity within a semiconductor layer
US20060174712A1 (en) * 2005-02-10 2006-08-10 Cardiomems, Inc. Hermetic chamber with electrical feedthroughs
US7647836B2 (en) * 2005-02-10 2010-01-19 Cardiomems, Inc. Hermetic chamber with electrical feedthroughs
JP4783050B2 (ja) * 2005-04-13 2011-09-28 パナソニック株式会社 半導体装置及びその製造方法
US7748277B2 (en) * 2005-10-19 2010-07-06 Cardiomems, Inc. Hermetic chamber with electrical feedthroughs
CN102237293A (zh) * 2010-04-23 2011-11-09 无锡华润上华半导体有限公司 半导体器件及其制造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5976443A (ja) * 1982-10-26 1984-05-01 Toshiba Corp 半導体装置の製造方法
JPH0521764A (ja) * 1991-07-11 1993-01-29 Fujitsu Ltd 半導体基板の製造方法
US6431003B1 (en) * 2000-03-22 2002-08-13 Rosemount Aerospace Inc. Capacitive differential pressure sensor with coupled diaphragms
US20090166799A1 (en) * 2004-09-02 2009-07-02 Koninklijke Philips Electronics N.V. Method of manufacturing a semiconductor device and such a semiconductor device
US20090142872A1 (en) * 2007-10-18 2009-06-04 Kwan Kyu Park Fabrication of capacitive micromachined ultrasonic transducers by local oxidation
JP2010131734A (ja) * 2008-12-08 2010-06-17 Nagoya Univ シリコン微細構造体の製造方法及び微細流路デバイスの製造方法
EP2404868A1 (fr) * 2010-07-05 2012-01-11 Commissariat À L'Énergie Atomique Et Aux Énergies Alternatives Procédé de fabrication d'une structure fixe définissant un volume recevant un élément mobile notamment d'un MEMS
TWI409885B (zh) * 2011-05-16 2013-09-21 矽品精密工業股份有限公司 具微機電元件之封裝結構及其製法
CN103449358A (zh) * 2013-08-27 2013-12-18 上海先进半导体制造股份有限公司 Mems封闭腔体的制作方法

Also Published As

Publication number Publication date
US20150279664A1 (en) 2015-10-01
TW201539591A (zh) 2015-10-16
CN104973566A (zh) 2015-10-14

Similar Documents

Publication Publication Date Title
KR100812996B1 (ko) 마이크로 가스 센서 및 그 제조방법
TWI487659B (zh) 微機電系統壓力感測器及其製造方法
CN103125023A (zh) 半导体装置及其制造方法
JP2000031440A (ja) Ｓｏｉウエハの製造方法
CN101351872A (zh) 半导体装置及其制造方法
JP2014517912A (ja) アウトオブプレーンスペーサが画成する電極
CN112880883B (zh) 压力传感器及其制造方法
TW201728525A (zh) 藉由將表面粗糙化而改良靜摩擦之方法
JP4897318B2 (ja) ピエゾ抵抗素子及びその製造方法
JP4081868B2 (ja) 微小装置の製造方法
US20160107886A1 (en) Electrically Controllable Integrated Switch
TWI588918B (zh) 具精確間隙機電晶圓結構與及其製作方法
JP2011176100A (ja) 貫通電極、微小構造体及びそれらの製造方法
JP5069851B2 (ja) 半導体装置
TWI632358B (zh) 電容式壓力感測器及方法
CN102616729B (zh) 一种基于soi硅片的窄沟道隔离槽刻蚀至氧化层的检测结构及检测方法
JP2007234628A (ja) 半導体装置及びその製造方法
JP2002289875A (ja) 半導体力学量センサ及びその製造方法
SE537406C2 (sv) Halvledaranordning och metod för tillverkning av halvledaranordning med skivgenomgående anslutningar
TWI455288B (zh) 半導體結構及其製造方法
JP2013187512A (ja) 半導体装置
JP4783914B2 (ja) 半導体力学量センサおよび半導体力学量センサの製造方法
JP3725059B2 (ja) 半導体力学量センサ
JP6142735B2 (ja) 半導体圧力センサ
JPH0797645B2 (ja) ピエゾ抵抗素子