[go: up one dir, main page]

TWI567887B - 封裝結構及其製法 - Google Patents

封裝結構及其製法 Download PDF

Info

Publication number
TWI567887B
TWI567887B TW103120145A TW103120145A TWI567887B TW I567887 B TWI567887 B TW I567887B TW 103120145 A TW103120145 A TW 103120145A TW 103120145 A TW103120145 A TW 103120145A TW I567887 B TWI567887 B TW I567887B
Authority
TW
Taiwan
Prior art keywords
guiding portion
guiding
substrate
package structure
end position
Prior art date
Application number
TW103120145A
Other languages
English (en)
Other versions
TW201546982A (zh
Inventor
蔡國清
張仕育
李健偉
黃富堂
Original Assignee
矽品精密工業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 矽品精密工業股份有限公司 filed Critical 矽品精密工業股份有限公司
Priority to TW103120145A priority Critical patent/TWI567887B/zh
Priority to CN201410287465.XA priority patent/CN105185760B/zh
Publication of TW201546982A publication Critical patent/TW201546982A/zh
Application granted granted Critical
Publication of TWI567887B publication Critical patent/TWI567887B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Description

封裝結構及其製法
本發明係有關一種封裝製程，特別是關於一種封裝結構及其製法。
隨著半導體封裝技術的演進，半導體裝置(Semiconductor device)已開發出不同的封裝型態，例如，晶片尺寸覆晶封裝(FCCSP)或球柵陣列覆晶封裝(FCBGA)等封裝技術。
第1A至1B圖係為習知封裝結構1之製法之剖視示意圖。
如第1A圖所示，一晶片11之表面11a上依序形成凸塊底下金屬層(UBM)111、銅柱(Cu pillar)112以及銲錫材料113，以構成導接部110。一封裝基板12之表面12a上具有線路(圖略)與複數電性連接該線路之銲墊120。
如第1B圖所示，將該晶片11以其導接部110覆晶結合至該封裝基板12之銲墊120上，再回銲(reflow)該銲錫材料113，使該晶片11覆晶結合至該封裝基板12上，其中，該導接部110與該銲墊120係構成導電凸塊(bump) 10，且因各該導接部110之高度一致，故於覆晶結合後，各該導電凸塊10之銲錫材料113之高度位置t均相同。
目前習知覆晶製程中，隨著電子產品的接點(即I/O)數量愈來愈多，在封裝件的尺寸大小不變的情況下，各該導電凸塊10間的間距需縮小，以符合細間距(fine pitch)之需求，例如，相鄰之兩導接部110之間距d小於40微米。。
然而，由於各該導電凸塊10之銲錫材料113之高度位置t均相同，故當各該導電凸塊10之間距縮小以符合細間距需求時，進行回銲該銲錫材料113之過程中，相鄰之兩導電凸塊10容易發生橋接(bridge)的現象，如第1B圖所示，因而導致短路，從而造成產品良率過低及可靠度不佳等問題。
因此，如何克服上述習知技術的問題，實已成目前亟欲解決的課題。
鑑於上述習知技術之種種缺失，本發明係提供一種封裝結構，係包括：第一基材，係具有第一表面、設於該第一表面上之至少一第一導接部及至少一第二導接部，且相對於該第一表面，該第一導接部之端位不同於該第二導接部之端位；以及第二基材，係具有第二表面、設於該第二表面上之至少一第三導接部及至少一第四導接部，且相對於該第二表面，該第四導接部之端位高於該第三導接部之端位，又該第一導接部結合該第三導接部，而該第二導接部結合該第四導接部，使該第一基材堆疊於該第二基材上。
本發明復提供一種封裝結構之製法，係包括：提供第一基材及第二基材，該第一基材係具有第一表面、設於該第一表面上之至少一第一導接部及至少一第二導接部，且相對於該第一表面，該第一導接部之端位不同於該第二導接部之端位，該第二基材係具有第二表面、設於該第二表面上之至少一第三導接部及至少一第四導接部，且相對於該第二表面，該第四導接部之端位高於該第三導接部之端位；以及將該第一導接部結合該第三導接部，且該第二導接部結合該第四導接部，使該第一基材堆疊於該第二基材上。
前述之封裝結構及其製法中，該第一與第二導接部係為墊狀體或柱狀體。
前述之封裝結構及其製法中，該第三與第四導接部係為墊狀體或柱狀體。
前述之封裝結構及其製法中，該第一導接部與該第二導接部係為複數個，且該第一導接部與該第二導接部係交錯式相鄰排列。
前述之封裝結構及其製法中，該第三導接部與該第四導接部係為複數個，且該第三導接部與該第四導接部係交錯式相鄰排列。
前述之封裝結構及其製法中，該第一導接部與該第三導接部係藉由接著層相結合。
前述之封裝結構及其製法中，該第二導接部與該第四導接部係藉由接著層相結合。
前述之封裝結構及其製法中，相對於該第二表面，該第一與第三導接部之結合處之高度位置係不同於該第二與第四導接部之結合處之高度位置。
前述之封裝結構及其製法中，該第二基材之第二表面上復形成有凹部，且該第三導接部設於該凹部中，該第四導接部設於該第二表面上，使該第四導接部之端位高於該第三導接部之端位。
前述之封裝結構及其製法中，該第一表面平行該第二表面。
由上可知，本發明封裝結構及其製法中，藉由各基材形成有不同端位之導接部，以於堆疊製程時，採用互補之方式，使該第一與第三導接部之結合處之高度位置係不同於該第二與第四導接部之結合處之高度位置，以避免各接點間發生橋接之現象，故相較於習知技術，本發明應用於細間距覆晶封裝製程中，能大幅提高封裝良率。
1,2,3,4‧‧‧封裝結構
10‧‧‧導電凸塊
11‧‧‧晶片
11a,12a‧‧‧表面
110‧‧‧導接部
111‧‧‧凸塊底下金屬層
112‧‧‧銅柱
113‧‧‧銲錫材料
12‧‧‧封裝基板
120‧‧‧銲墊
21,31‧‧‧第一基材
21a,31a‧‧‧第一表面
22,32‧‧‧第一導接部
220,260,320,330‧‧‧銲墊
221,261,321,331‧‧‧金屬柱
222,262,322,332‧‧‧接著層
23,33‧‧‧第二導接部
24,34,44‧‧‧第二基材
24a,34a,44a‧‧‧第二表面
25,35,45‧‧‧第三導接部
26,36,46‧‧‧第四導接部
27‧‧‧第一接點
28‧‧‧第二接點
440‧‧‧凹部
h1-h8,h,h’‧‧‧端位
D,d‧‧‧間距
t,x,y,z,x’,y’,z’‧‧‧高度位置
第1A至1B圖係為習知封裝結構之製法之剖視示意圖；第2A至2C圖係為本發明封裝結構之製法之第一實施例之剖視示意圖；第3A至3C圖係為本發明封裝結構之製法之第二實施例之剖視示意圖；以及第4A至4B圖係為本發明封裝結構之製法之第三實施例之剖視示意圖。
以下藉由特定的具體實施例說明本發明之實施方式，熟悉此技藝之人士可由本說明書所揭示之內容輕易地瞭解本發明之其他優點及功效。
須知，本說明書所附圖式所繪示之結構、比例、大小等，均僅用以配合說明書所揭示之內容，以供熟悉此技藝之人士之瞭解與閱讀，並非用以限定本發明可實施之限定條件，故不具技術上之實質意義，任何結構之修飾、比例關係之改變或大小之調整，在不影響本發明所能產生之功效及所能達成之目的下，均應仍落在本發明所揭示之技術內容得能涵蓋之範圍內。同時，本說明書中所引用之如“上”、“第一”、“第二”、”第三”、”第四”及“一”等之用語，亦僅為便於敘述之明瞭，而非用以限定本發明可實施之範圍，其相對關係之改變或調整，在無實質變更技術內容下，當亦視為本發明可實施之範疇。
第2A至2C圖係為本發明封裝結構2之製法之第一實施例之剖視示意圖。
如第2A及2B圖所示，提供一第一基材21及一第二基材24，其中，該第一基材21與第二基材24可為封裝基板、矽中介板、半導體元件、線路板等，但並不限於上述，於此該第一基材21係以半導體元件為例，該第二基材24係以封裝基板為例。再者，以下所述之端位係表示頂端表面之位置。
所述之第一基材21係具有第一表面21a、設於該第一 表面21a上之複數第一導接部22及複數第二導接部23，且相對於該第一表面21a，該第一導接部22之端位h1係高於該第二導接部23之端位h2，如第2A圖所示。
於本實施例中，該第一導接部22係為柱狀體，其包含依序形成於該第一表面21a上之銲墊220、金屬柱221及接著層222。其中，該金屬柱221可為電鍍方式所形成之銅柱，該接著層222之材料可為如錫膏之銲錫材料、導電膠。
再者，該第二導接部23係為墊狀體，即形成於該第一表面21a上之銲墊，且該第一導接部22與該第二導接部23間的間距D係至多40微米(um)。其中，該第一導接部22與該第二導接部23係交錯式相鄰排列，且該銲墊220可與該第二導接部23一同製作。
所述之第二基材24係具有第二表面24a、設於該第二表面24a上之第三導接部25及第四導接部26，且相對於該第二表面24a，該第四導接部26之端位h4係高於該第三導接部25之端位h3，如第2B圖所示。
於本實施例中，該第三導接部25係為墊狀體，即形成於該第二表面24a上之銲墊。
再者，該第四導接部26係為柱狀體，其包含依序形成於該第二表面24a上之銲墊260、金屬柱261及接著層262。其中，該第三導接部25與該第四導接部26係交錯式相鄰排列，且該銲墊260可與該第三導接部25一同製作，而該金屬柱261可為電鍍方式所形成之銅柱，又該接著層262之材料可為如錫膏之銲錫材料、導電膠。
如第2C圖所示，進行堆疊製程，將該第一導接部22結合該第三導接部25(兩者結合後可視為第一接點27)，且該第二導接部23結合該第四導接部26(兩者結合後可視為第二接點28)，再回銲該接著層222,262，使該第一基材21堆疊固定於該第二基材24上。
於本實施例中，由於該第一導接部22之高度與該第二導接部23之高度不同，且該第三導接部25之高度與該第四導接部26之高度不同，故於結合後，相對於該第二表面24a，該第一與第三導接部22,25之結合處之高度位置y係不同於該第二與第四導接部23,26之結合處之高度位置y’，其中，所述之結合處即該接著層222,262之高度位置。因此，藉由此方式，得以避免於回銲時該第一接點27與第二接點28間發生橋接之現象。
再者，由於結合時係採用互補之方式，即高低部位相互結合，故於結合後，該第一基材21能穩固地水平放置於該第二基材24上，使該第一表面21a平行該第二表面24a。
第3A至3C圖係為本發明封裝結構3之製法之第二實施例之剖視示意圖。本實施例與第一實施例之差異在於金屬柱與接著層僅形成於其中一基材上。
如第3A圖所示，所述之第一基材31係具有第一表面31a、設於該第一表面31a上之複數第一導接部32及複數第二導接部33，且相對於該第一表面31a，該第一導接部32之端位h5高於該第二導接部33之端位h6。
於本實施例中，該第一導接部32係為柱狀體，其包含 依序形成於該第一表面31a上之銲墊320、金屬柱321及接著層322。其中，該金屬柱321可為電鍍方式所形成之銅柱，該接著層322之材料可為如錫膏之銲錫材料、導電膠。
再者，該第二導接部33係為柱狀體，其包含依序形成於該第一表面31a上之銲墊330、金屬柱331及接著層332。其中，該金屬柱331可為電鍍方式所形成之銅柱，該接著層332之材料可為如錫膏之銲錫材料、導電膠，且該金屬柱321與該金屬柱331之高度不相同，使該第一導接部32之端位h5高於該第二導接部33之端位h6。
如第3B圖所示，所述之第二基材34係具有第二表面34a、設於該第二表面34a上之第三導接部35及第四導接部36，且相對於該第二表面34a，該第四導接部36之端位h8高於該第三導接部35之端位h7。
於本實施例中，該第三與第四導接部35,36均為墊狀體，即形成於該第二表面34a上之銲墊，且該第三與第四導接部35,36之厚度不相同，使該第四導接部36之端位h8高於該第三導接部35之端位h7。
如第3C圖所示，進行堆疊製程，將該第一導接部32結合該第三導接部35，且該第二導接部33結合該第四導接部36，再回銲該接著層322,332，使該第一基材31堆疊固定於該第二基材34上。
於本實施例中，由於該第一導接部32之高度與該第二導接部33之高度不同，且該第三導接部35之高度與該第四導接部36之高度不同，故相對於該第二表面34a，該第 一與第三導接部32,35之結合處之高度位置z係不同於該第二與第四導接部33,36之結合處之高度位置z’。所述之結合處即該接著層322,332之高度位置。
第4A至4B圖係為本發明封裝結構4之製法之第三實施例之剖視示意圖。本實施例與第二實施例之差異在於第二基材之第二表面上具有凹部。
如第4A圖所示，所述之第二基材44係具有第二表面44a、形成於該第二表面44a上之凹部440、設於該凹部440中之第三導接部45、及設於該第二表面44a上之第四導接部46，且相對於該第二表面34a，該第四導接部46之端位h高於該第三導接部45之端位h’。
於本實施例中，該第三與第四導接部45,46之厚度雖然相同，但藉由該凹部440之設計，使該第三導接部45之位置下降，致使該第四導接部46之端位h高於該第三導接部45之端位h’。
如第4B圖所示，進行堆疊製程，將該第一導接部32結合該第三導接部45，且該第二導接部33結合該第四導接部46，再回銲該接著層322,332，使該第一基材31堆疊固定於該第二基材44上。
於本實施例中，由於該第一導接部32之高度與該第二導接部33之高度不同，且該第四導接部46之端位h與該第三導接部45之端位h’不同，故相對於該第二表面44a，該第一與第三導接部32,45之結合處之高度位置x係不同於該第二與第四導接部33,46之結合處之高度位置x’。
另外，除了第一至第三實施例以外，其它之製法中亦可將接著層形成於銲墊上。
本發明提供一種封裝結構2,3,4，係包括一第一基材21,31、以及一設於該第一基材21,31上之第二基材24,34,44。
所述之第一基材21,31係具有第一表面21a,31a、設於該第一表面21a,31a上之至少一第一導接部22,32及至少一第二導接部23,33，且相對於該第一表面21a,31a，該第一導接部22,32之端位h1,h5高於該第二導接部23,33之端位h2,h6。
於一實施例中，該第一導接部22,32與第二導接部23,33係為墊狀體或柱狀體。
於一實施例中，該第一導接部22,32與該第二導接部23,33係交錯式相鄰排列。
所述之第二基材24,34,44係具有第二表面24a,34a,44a、設於該第二表面24a,34a,44a上之至少一第三導接部25,35,45及至少一第四導接部26,36,46，且相對於該第二表面24a,34a,44a，該第四導接部26,36,46之端位h4,h8,h高於該第三導接部25,35,45之端位h3,h7,h’。
於一實施例中，該第三導接部25,35,45與第四導接部26,36,46係為墊狀體或柱狀體。
於一實施例中，該第三導接部25,35,45與該第四導接部26,36,46係交錯式相鄰排列。
所述之封裝結構2,3,4係藉由該第一導接部22,32結合 該第三導接部25,35,45，而該第二導接部23,33結合該第四導接部26,36,46，使該第一基材21,31堆疊於該第二基材24,34,44上。
於一實施例中，該第一導接部22,32與該第三導接部25,35,45係藉由接著層222,322相結合。
於一實施例中，該第二導接部23,33與該第四導接部26,36,46係藉由接著層262,332相結合。
於一實施例中，相對於該第二表面24a,34a,44a，該第一導接部22,32與第三導接部25,35,45之結合處之高度位置x,y,z係不同於該第二導接部23,33與第四導接部26,36,46之結合處之高度位置x’,y’,z’。
於一實施例中，該第一表面21a,31a與該第二表面24a,34a,44a係相互平行。
於一實施例中，該第二基材44之第二表面44a上復具有凹部440，且該第三導接部45設於該凹部440中，該第四導接部46設於該第二表面44a上，使該第四導接部46之端位h高於該第三導接部45之端位h’。
綜上所述，本發明封裝結構及其製法，主要藉由各基材形成有不同端位之導接部，以於堆疊製程時，採用互補之方式，使相鄰之導接部之結合處之高度位置互不相同，故能避免各接點間發生橋接之現象。因此，本發明應用於細間距覆晶封裝製程中，能大幅提高封裝良率及可靠度。
上述實施例係用以例示性說明本發明之原理及其功效，而非用於限制本發明。任何熟習此項技藝之人士均可 在不違背本發明之精神及範疇下，對上述實施例進行修改。因此本發明之權利保護範圍，應如後述之申請專利範圍所列。
2‧‧‧封裝結構
21‧‧‧第一基材
21a‧‧‧第一表面
22‧‧‧第一導接部
222,262‧‧‧接著層
23‧‧‧第二導接部
24‧‧‧第二基材
24a‧‧‧第二表面
25‧‧‧第三導接部
26‧‧‧第四導接部
27‧‧‧第一接點
28‧‧‧第二接點
y,y’‧‧‧高度位置

Claims (16)

  1. 一種封裝結構，係包括：第一基材，係具有第一表面、設於該第一表面上之至少一第一導接部及至少一第二導接部，且相對於該第一表面，該第一導接部之端位不同於該第二導接部之端位；以及第二基材，係具有第二表面、設於該第二表面上之至少一第三導接部及至少一第四導接部，且相對於該第二表面，該第四導接部之端位高於該第三導接部之端位，又該第一導接部結合該第三導接部，而該第二導接部結合該第四導接部，使該第一基材堆疊於該第二基材上；其中，該第一導接部為柱狀體且包含依序形成於該第一表面上之銲墊、金屬柱及接著層，該第二導接部為形成於該第一表面上之銲墊；其中，該第三導接部為形成於該第二表面上之銲墊，該第四導接部為柱狀體且包含依序形成於該第二表面上之銲墊、金屬柱及接著層。
  2. 如申請專利範圍第1項所述之封裝結構，其中，該第一導接部與該第二導接部係為複數個，且該第一導接部與該第二導接部係交錯式相鄰排列。
  3. 如申請專利範圍第1項所述之封裝結構，其中，該第三導接部與該第四導接部係為複數個，且該第三導接部與該第四導接部係交錯式相鄰排列。
  4. 如申請專利範圍第1項所述之封裝結構，其中，該第一導接部與該第三導接部係藉由接著層相結合。
  5. 如申請專利範圍第1項所述之封裝結構，其中，該第二導接部與該第四導接部係藉由接著層相結合。
  6. 如申請專利範圍第1項所述之封裝結構，其中，相對於該第二表面，該第一與第三導接部之結合處之高度位置係不同於該第二與第四導接部之結合處之高度位置。
  7. 如申請專利範圍第1項所述之封裝結構，其中，該第一表面平行該第二表面。
  8. 如申請專利範圍第1項所述之封裝結構，其中，該第二基材之第二表面上復具有凹部，且該第三導接部設於該凹部中，該第四導接部設於該第二表面上，使該第四導接部之端位高於該第三導接部之端位。
  9. 一種封裝結構之製法，係包括：提供第一基材及第二基材，該第一基材係具有第一表面、設於該第一表面上之至少一第一導接部及至少一第二導接部，且相對於該第一表面，該第一導接部之端位不同於該第二導接部之端位，該第二基材係具有第二表面、設於該第二表面上之至少一第三導接部及至少一第四導接部，且相對於該第二表面，該第四導接部之端位高於該第三導接部之端位，其中，該第一導接部為柱狀體且包含依序形成於該第一表面上之銲墊、金屬柱及接著層，該第二導接部為形成於該 第一表面上之銲墊，且其中，該第三導接部為形成於該第二表面上之銲墊，該第四導接部為柱狀體且包含依序形成於該第二表面上之銲墊、金屬柱及接著層；以及將該第一導接部結合該第三導接部，且該第二導接部結合該第四導接部，使該第一基材堆疊於該第二基材上。
  10. 如申請專利範圍第9項所述之封裝結構之製法，其中，該第一導接部與該第二導接部係為複數個，且該第一導接部與該第二導接部係交錯式相鄰排列。
  11. 如申請專利範圍第9項所述之封裝結構之製法，其中，該第三導接部與該第四導接部係為複數個，且該第三導接部與該第四導接部係交錯式相鄰排列。
  12. 如申請專利範圍第9項所述之封裝結構之製法，其中，該第一導接部與該第三導接部係藉由接著層相結合。
  13. 如申請專利範圍第9項所述之封裝結構之製法，其中，該第二導接部與該第四導接部係藉由接著層相結合。
  14. 如申請專利範圍第9項所述之封裝結構之製法，其中，相對於該第二表面，該第一與第三導接部之結合處之高度位置係不同於該第二與第四導接部之結合處之高度位置。
  15. 如申請專利範圍第9項所述之封裝結構之製法，其中，該第一表面平行該第二表面。
  16. 如申請專利範圍第9項所述之封裝結構之製法，其中， 該第二基材之第二表面上復形成有凹部，且該第三導接部設於該凹部中，該第四導接部設於該第二表面上，使該第四導接部之端位高於該第三導接部之端位。
TW103120145A 2014-06-11 2014-06-11 封裝結構及其製法 TWI567887B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW103120145A TWI567887B (zh) 2014-06-11 2014-06-11 封裝結構及其製法
CN201410287465.XA CN105185760B (zh) 2014-06-11 2014-06-24 封装结构及其制法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103120145A TWI567887B (zh) 2014-06-11 2014-06-11 封裝結構及其製法

Publications (2)

Publication Number Publication Date
TW201546982A TW201546982A (zh) 2015-12-16
TWI567887B true TWI567887B (zh) 2017-01-21

Family

ID=54907750

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103120145A TWI567887B (zh) 2014-06-11 2014-06-11 封裝結構及其製法

Country Status (2)

Country Link
CN (1) CN105185760B (zh)
TW (1) TWI567887B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201324860A (zh) * 2011-12-01 2013-06-16 Taiwan Semiconductor Mfg 發光二極體結構及製作方法
US20140061897A1 (en) * 2012-08-31 2014-03-06 Taiwan Semiconductor Manufacturing Company, Ltd. Bump Structures for Semiconductor Package

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2034703A1 (en) * 1990-01-23 1991-07-24 Masanori Nishiguchi Substrate for packaging a semiconductor device
JP4190525B2 (ja) * 2005-08-22 2008-12-03 富士通マイクロエレクトロニクス株式会社 半導体装置の製造方法
KR100881183B1 (ko) * 2006-11-21 2009-02-05 삼성전자주식회사 높이가 다른 범프를 갖는 반도체 칩 및 이를 포함하는반도체 패키지
JP2011124484A (ja) * 2009-12-14 2011-06-23 Stanley Electric Co Ltd 半導体素子の実装方法
CN202394889U (zh) * 2011-12-02 2012-08-22 日月光半导体（上海）股份有限公司 半导体封装构造

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201324860A (zh) * 2011-12-01 2013-06-16 Taiwan Semiconductor Mfg 發光二極體結構及製作方法
US20140061897A1 (en) * 2012-08-31 2014-03-06 Taiwan Semiconductor Manufacturing Company, Ltd. Bump Structures for Semiconductor Package

Also Published As

Publication number Publication date
CN105185760A (zh) 2015-12-23
TW201546982A (zh) 2015-12-16
CN105185760B (zh) 2019-12-17

Similar Documents

Publication Publication Date Title
US11101238B2 (en) Surface mounting semiconductor components
TWI543322B (zh) 半導體裝置及其封裝方法以及用於半導體裝置的封裝
US9515039B2 (en) Substrate structure with first and second conductive bumps having different widths
TWI544599B (zh) 封裝結構之製法
TWI541966B (zh) 封裝堆疊結構及其製法
TW201232735A (en) Package stack device and method of forming same
TWI455272B (zh) 半導體基板及其製法
US9349705B2 (en) Method of fabricating a semiconductor structure having conductive bumps with a plurality of metal layers
CN105280602A (zh) 半导体器件
TW201507098A (zh) 半導體裝置及其製造方法
US20130277828A1 (en) Methods and Apparatus for bump-on-trace Chip Packaging
CN107708300B (zh) 电子堆迭结构及其制法
TWI787805B (zh) 電子模組及其製法與電子封裝件
TWI467723B (zh) 半導體封裝件及其製法
TWI567887B (zh) 封裝結構及其製法
TWI394247B (zh) 免用焊料之金屬柱晶片連接構造與方法
TWI585925B (zh) 基板結構
TW201507097A (zh) 半導體晶片及具有半導體晶片之半導體裝置
TW201448071A (zh) 晶片堆疊、具有晶片堆疊之半導體裝置及晶片堆疊之製造方法
TWI760629B (zh) 電子封裝件及其導電基材與製法
TW201241981A (en) Package substrate and fabrication method thereof
TWI607536B (zh) 封裝結構
JP5297445B2 (ja) 半導体装置
US8703533B2 (en) Semiconductor package and method for manufacturing the same
TWI581676B (zh) 電子封裝件及基板結構