TWI548127B

TWI548127B - 電阻式隨機存取記憶體

Info

Publication number: TWI548127B
Application number: TW103132461A
Authority: TW
Inventors: 張碩哲
Original assignee: 華邦電子股份有限公司
Priority date: 2014-09-19
Filing date: 2014-09-19
Publication date: 2016-09-01
Also published as: TW201613150A; US10305033B2; US20160087198A1

Description

電阻式隨機存取記憶體

本發明是有關於一種電阻式隨機存取記憶體(RRAM)，且特別是有關於一種具有透明導電氧化物層的電阻式隨機存取記憶體。

電阻式隨機存取記憶體一般是由上電極(TE)、下電極(BE)及介於其間的轉變金屬氧化物(TMO)所構成，並可藉由上導線與下導線連接出去。由於電阻式隨機存取記憶體內的導電路徑是藉由氧空缺(oxygen vacancy)來控制低電阻態(low resistance state，LRS)，所以易受溫度影響的氧離子擴散，將成為電阻式隨機存取記憶體的熱穩定控制的重要關鍵。譬如目前所使用的鈦/氧化鉿(Ti/HfO₂)型電阻式隨機存取記憶體，在高溫時往往難以保持在低電阻狀態，造成所謂「高溫數據保持能力(high-temperature data retention，HTDR)」的劣化。

因此，目前已有數種針對降低氧離子擴散入轉變金屬氧化物的技術，譬如將設置(Set)功率增加，但是將影響重置(Reset)的良率。另外也有在電極與轉變金屬氧化物之間使用極薄的絕緣氧化物來阻擋氧離子擴散的技術，但是這樣的方式不但需要精確的製程控制，還可能對記憶體整體的導電性造成衝擊。

本發明提供一種電阻式隨機存取記憶體，能達到抑制氧離子擴散並具有導電特性的效果。

本發明另提供一種電阻式隨機存取記憶體，能達到抑制氧離子擴散並具有透明導電特性的效果。

本發明的一種電阻式隨機存取記憶體，包括上電極、下電極以及介於上、下電極之間的轉變金屬氧化物層。上述電阻式隨機存取記憶體還包括位於上電極上方的金屬蓋層以及位在所述金屬蓋層與上電極之間的透明導電氧化物層。

在本發明的第一實施例中，上述透明導電氧化物層的厚度在0.5nm~50nm之間。

本發明的另一種電阻式隨機存取記憶體，包括上電極、下電極、介於上、下電極之間的轉變金屬氧化物層以及位於上電極上方並與其直接接觸的金屬蓋層。

在本發明的第二實施例中，上述透明導電氧化物層的厚度在0.5nm~250nm之間。

在本發明的各個實施例中，上述透明導電氧化物層的材料包括銦錫氧化物(ITO)、銦鋅氧化物(IZO)、銦鎵鋅氧化物(IGZO)、氟錫氧化物(FTO)、鋁鋅氧化物(AZO)或銦鈣氧化物(ICO)。

在本發明的各個實施例中，上述下電極的材料包括金屬、合金或透明導電氧化物。

在本發明的各個實施例中，上述電阻式隨機存取記憶體還可在下電極與轉變金屬氧化物層之間設置另一透明導電氧化物層。這層透明導電氧化物層的材料包括銦錫氧化物(ITO)、銦鋅氧化物(IZO)、銦鎵鋅氧化物(IGZO)、氟錫氧化物(FTO)、鋁鋅氧化物(AZO)或銦鈣氧化物(ICO)。

基於上述，本發明藉由在上電極上方設置透明導電氧化物層，能達到抑制氧離子擴散並具有導電特性的效果。而且透明導電氧化物層的厚度如控制得宜，也能提高透光率，使電阻式隨機存取記憶體能運用UV抹除技術。

為讓本發明的上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

100‧‧‧基板

102、300、400‧‧‧下電極

104‧‧‧上電極

106‧‧‧轉變金屬氧化物層

108‧‧‧金屬蓋層

110、200、500、600‧‧‧透明導電氧化物層

t1、t2‧‧‧厚度

圖1是依照本發明的第一實施例的一種電阻式隨機存取記憶體的剖面示意圖。

圖2是依照本發明的第二實施例的一種電阻式隨機存取記憶體的剖面示意圖。

圖3是第一實施例的電阻式隨機存取記憶體之另一變形例的剖面示意圖。

圖4是第二實施例的電阻式隨機存取記憶體之另一變形例的剖面示意圖。

圖5是第一實施例的電阻式隨機存取記憶體之又一變形例的剖面示意圖。

圖6是第二實施例的電阻式隨機存取記憶體之又一變形例的剖面示意圖。

本文中請參照圖式，以便更加充分地體會本發明的概念，隨附圖式中顯示本發明的實施例。但是，本發明還可採用許多不同形式來實踐，且不應將其解釋為限於底下所述之實施例。實際上，提供實施例僅為使本發明更將詳盡且完整，並將本發明之範疇完全傳達至所屬技術領域中具有通常知識者。

在圖式中，為明確起見可能將各層以及區域的尺寸以及相對尺寸作誇張的描繪。

在圖1中，基板100上的電阻式隨機存取記憶體包括下電極102、上電極104以及介於上、下電極104和102之間的轉變金屬氧化物(TMO)層106。而在上電極104上方有金屬蓋層108以及位在金屬蓋層108與上電極104之間的透明導電氧化物(TCO)層110，用以抑制氧離子擴散，且因為透明導電氧化物層110之材料例如銦錫氧化物(ITO)、銦鋅氧化物(IZO)、銦鎵鋅氧化物(IGZO)、氟錫氧化物(FTO)、鋁鋅氧化物(AZO)、銦鈣氧化物(ICO)等透明且能導電的材料，所以透明導電氧化物層110在阻擋氧離子擴散的同時還能確保電性傳導。上述透明導電氧化物層110的厚度t1例如在0.5nm~50nm之間。至於下電極102與上電極104的材料例如是金屬或合金；舉例來說，下電極102與上電極104可獨立地選自由Ti、Ta、Ni、Cu、W、Hf、Zr、Nb、Y、Zn、Co、Al、Si、Ge及其合金所組成之族群中的至少一種材料。金屬蓋層108的材料則例如是TiN、TaN、WN、TiAlN、TaAlN、W、多晶矽(Poly-Si)、Al、TiSiN、Pt、Ir、Au、Ru或其他合適的導線材料，以改進上電極104的導電率。

圖2是依照本發明的第二實施例的一種電阻式隨機存取記憶體的剖面示意圖，並在其中使用與第一實施例相同的元件符號來表示相同的構件。

請參照圖2，第二實施例的電阻式隨機存取記憶體中除了上、下電極104和102與轉變金屬氧化物層106，還包括一層透明導電氧化物層200，其厚度t2例如在0.5nm~250nm之間，較佳是在150nm~250nm之間，因為厚度t2在150nm以上，其面電阻率可低於50Ω/sq.；厚度t2在250nm以下，其透光率可在55%以上。透明導電氧化物層200明顯比圖1的透明導電氧化物層110要厚，所以可省略圖1的金屬蓋層108，以降低製程的複雜性，並維持抑制氧離子擴散和導電的特性。而且，上電極104上方是整片透明導電氧化物層200，所以能進行UV抹除(UV erase)。

圖3是第一實施例的電阻式隨機存取記憶體之另一變形例的剖面示意圖，並在其中使用與第一實施例相同的元件符號來表示相同的構件。

在圖3的電阻式隨機存取記憶體中，下電極300是透明導電氧化物層，可以阻擋轉變金屬氧化物層106的氧離子擴散。而且，因為透明導電氧化物層具有平坦的薄膜表面，所以採用其為下電極300，能改善目前以TiN作為下電極材料時，因為TiN粗糙的表面所面臨的TMO導電路徑被影響的問題。這層下電極300的材料例如可選自銦錫氧化物(ITO)、銦鋅氧化物(IZO)、銦鎵鋅氧化物(IGZO)、氟錫氧化物(FTO)、鋁鋅氧化物(AZO)或銦鈣氧化物(ICO)，且透明導電氧化物層110和下電極300的材料可以相同或不同。當下電極300為銦鋅氧化物(IZO)，可採用反應式磁控共濺鍍(reactive magnetron co-sputtering)沉積形成，IZO薄膜平坦度可達1.19nm。當下電極300為銦錫氧化物(ITO)，可採用負離子濺鍍(negative ion sputtering)沉積形成(<1nm rms)。以ITO為例，濺鍍成膜的條件為：基板溫度25~250℃、Ar/O₂流量的比例為70~95：30~5，並可降低成膜功率(Power)或藉由不同的成膜方式(例如加入離子源)得到較平坦的薄膜，並不會有類似TiN柱狀結構的形成，也不會因此導致成膜愈厚其粗糙度(roughness)愈大。

圖4是第二實施例的電阻式隨機存取記憶體之另一變形例的剖面示意圖，並在其中使用與第二實施例相同的元件符號來表示相同的構件。

在圖4的電阻式隨機存取記憶體中，下電極400是透明導電氧化物層。這層下電極400的材料例如可選自銦錫氧化物(ITO)、銦鋅氧化物(IZO)、銦鎵鋅氧化物(IGZO)、氟錫氧化物(FTO)、鋁鋅氧化物(AZO)或銦鈣氧化物(ICO)，且透明導電氧化物層200和下電極400的材料可以相同或不同。

圖5是第一實施例的電阻式隨機存取記憶體之又一變形例的剖面示意圖，並在其中使用與第一實施例相同的元件符號來表示相同的構件。

在圖5中，下電極102與轉變金屬氧化物層106之間還設置一層透明導電氧化物層500，其材料例如可選自銦錫氧化物(ITO)、銦鋅氧化物(IZO)、銦鎵鋅氧化物(IGZO)、氟錫氧化物(FTO)、鋁鋅氧化物(AZO)或銦鈣氧化物(ICO)，且透明導電氧化物層500和110的材料可以相同或不同。這層透明導電氧化物層500能抑制氧離子擴散同時維持導電性能。

圖6是第二實施例的電阻式隨機存取記憶體之又一變形例的剖面示意圖，並在其中使用與第二實施例相同的元件符號來表示相同的構件。

在圖6中，下電極102與轉變金屬氧化物層106之間還設置一層透明導電氧化物層600，其材料例如可選自銦錫氧化物(ITO)、銦鋅氧化物(IZO)、銦鎵鋅氧化物(IGZO)、氟錫氧化物(FTO)、鋁鋅氧化物(AZO)或銦鈣氧化物(ICO)，且透明導電氧化物層600和200的材料可以相同或不同。這層透明導電氧化物層600能抑制氧離子擴散同時維持導電性能。

綜上所述，本發明在電阻式隨機存取記憶體的上電極上設置透明導電氧化物層，不但能抑制氧離子擴散，且因為透明導電氧化物層具有透光且能導電的特性，所以在阻擋氧離子擴散的同時還能確保電性傳導，甚至能應用在UV抹除的操作。此外，下電極也可使用透明導電氧化物，同樣具備阻擋氧離子擴散且能顧及電極導電的特性。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。

100‧‧‧基板

102‧‧‧下電極

104‧‧‧上電極

106‧‧‧轉變金屬氧化物層

108‧‧‧金屬蓋層

110‧‧‧透明導電氧化物層

t1‧‧‧厚度

Claims

一種電阻式隨機存取記憶體，包括上電極、下電極以及介於該上電極與該下電極之間的轉變金屬氧化物層，所述電阻式隨機存取記憶體更包括：金屬蓋層，位於該上電極上方；以及第一透明導電氧化物層，位在該金屬蓋層與該上電極之間。
如申請專利範圍第1項所述的電阻式隨機存取記憶體，其中該第一透明導電氧化物層的厚度在0.5nm~50nm之間。
如申請專利範圍第1項所述的電阻式隨機存取記憶體，其中該第一透明導電氧化物層的材料包括銦錫氧化物(ITO)、銦鋅氧化物(IZO)、銦鎵鋅氧化物(IGZO)、氟錫氧化物(FTO)、鋁鋅氧化物(AZO)或銦鈣氧化物(ICO)。
如申請專利範圍第1項所述的電阻式隨機存取記憶體，其中該下電極的材料包括金屬、合金或透明導電氧化物。
如申請專利範圍第1項所述的電阻式隨機存取記憶體，更包括第二透明導電氧化物層，位在該下電極與該轉變金屬氧化物層之間。
如申請專利範圍第5項所述的電阻式隨機存取記憶體，其中該第二透明導電氧化物層的材料包括銦錫氧化物(ITO)、銦鋅氧化物(IZO)或銦鎵鋅氧化物(IGZO)、氟錫氧化物(FTO)、鋁鋅氧化物(AZO)或銦鈣氧化物(ICO)。
一種電阻式隨機存取記憶體，包括上電極、下電極以及介於該上電極與該下電極之間的轉變金屬氧化物層，所述電阻式隨機存取記憶體更包括：第一透明導電氧化物層，位在該上電極上並與該上電極直接接觸。
如申請專利範圍第7項所述的電阻式隨機存取記憶體，其中該第一透明導電氧化物層的厚度在0.5nm~250nm之間。
如申請專利範圍第7項所述的電阻式隨機存取記憶體，其中該第一透明導電氧化物層的材料包括銦錫氧化物(ITO)、銦鋅氧化物(IZO)、銦鎵鋅氧化物(IGZO)、氟錫氧化物(FTO)、鋁鋅氧化物(AZO)或銦鈣氧化物(ICO)。
如申請專利範圍第7項所述的電阻式隨機存取記憶體，其中該下電極的材料包括金屬、合金或透明導電氧化物。
如申請專利範圍第7項所述的電阻式隨機存取記憶體，更包括第二透明導電氧化物層，位在該下電極與該轉變金屬氧化物層之間。
如申請專利範圍第11項所述的電阻式隨機存取記憶體，其中該第二透明導電氧化物層的材料包括銦錫氧化物(ITO)、銦鋅氧化物(IZO)、銦鎵鋅氧化物(IGZO)、氟錫氧化物(FTO)、鋁鋅氧化物(AZO)或銦鈣氧化物(ICO)。