TWI536179B - 連接電路及具有該連接電路之計算機系統 - Google Patents
連接電路及具有該連接電路之計算機系統 Download PDFInfo
- Publication number
- TWI536179B TWI536179B TW104121476A TW104121476A TWI536179B TW I536179 B TWI536179 B TW I536179B TW 104121476 A TW104121476 A TW 104121476A TW 104121476 A TW104121476 A TW 104121476A TW I536179 B TWI536179 B TW I536179B
- Authority
- TW
- Taiwan
- Prior art keywords
- group
- output pin
- motherboard
- pin group
- switching unit
- Prior art date
Links
- 230000005540 biological transmission Effects 0.000 claims description 97
- 239000007787 solid Substances 0.000 claims description 15
- 230000009977 dual effect Effects 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 230000008054 signal transmission Effects 0.000 description 3
- 239000002355 dual-layer Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Information Transfer Systems (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Human Computer Interaction (AREA)
Description
本發明係指一種連接電路及具有該連接電路之計算機系統,尤指一種可切換操作於單一主機板存取儲存裝置與雙主機板存取儲存裝置之間之連接電路及計算機系統。
相較於傳統硬碟,固態硬碟(Solid State Drive,SSD)具有低功耗、無噪音、抗震動、低熱量的特點,這些特點使得資料能更加安全地得到儲存,因此,固態硬碟逐漸在工業電腦市場、軍事、航太、伺服器等領域取代傳統硬碟。常見之固態硬碟為單埠,即一固態硬碟僅能耦接於單一主機板,而習知技術已發展出雙埠之固態硬碟,即一固態硬碟可同時耦接於雙主機板。不論是單埠還是雙埠之固態硬碟,其所能提供之資料傳輸通道個數為固定的,然而,實際應用中,雙埠固態硬碟分別分配給雙主機板之資料傳輸通道個數為單埠固態硬碟提供給單一主機板之資料傳輸通道個數的一半,造成雙埠固態硬碟實質上降低對每一主機板之資料傳輸容量。另一方面,習知技術缺乏從雙主機板對單埠固態硬碟進行存取切換至單一主機板對固態硬碟進行存取(或從單一主機板對單埠固態硬碟進行存取切換至雙主機板對單埠固態硬碟進行存取)之切換機制,而使單埠固態硬碟之使用彈性降低。因此,習知技術實有改進之必要。
因此,本發明之主要目的即在於一種可切換於單一主機存取儲存裝置與雙主機存取儲存裝置之間之連接電路及具有該連接電路之計算機系統,以改善習知技術的缺點。
本發明揭露一種連接電路,耦接於一第一介面與一第二介面之間,該第一介面耦接於一儲存裝置,該第二介面耦接於一第一主機板及一第二主機板,該連接電路包含有一第一交換單元,包含有一第一輸出腳位組、一第二輸出腳位組、一第三輸出腳位組及一第四輸出腳位組,該第一交換單元透過該第二介面耦接於該第一主機板及該第二主機板;一第二交換單元,包含有一第五輸出腳位組、一第六輸出腳位組、一第七輸出腳位組及一第八輸出腳位組,該第二交換單元透過該第二介面耦接於該第一主機板及該第二主機板;一第一多工單元,耦接於該第一介面之一第一連接埠,包含有一第一輸入腳位組,電性連接於該第一交換單元之該第二輸出腳位組;一第二輸入腳位組,電性連接於該第二交換單元之該第六輸出腳位組;一第三輸入腳位組,電性連接於該第一交換單元之該第三輸出腳位組;以及一第四輸入腳位組,電性連接於該第二交換單元之該第七輸出腳位組; 其中,該第一介面之一第二連接埠耦接於該第一交換單元之該第一輸出腳位組及該第二交換單元之該第五輸出腳位組。
本發明另揭露一種計算機系統,包含有一儲存裝置;一第一主機板;一第二主機板;一連接電路,透過一第一介面耦接於該儲存裝置,透過一第二介面耦接於該第一主機板及該第二主機板,該連接電路包含有一第一交換單元,包含有一第一輸出腳位組、一第二輸出腳位組、一第三輸出腳位組及一第四輸出腳位組,該第一交換單元透過該第二介面耦接於該第一主機板及該第二主機板;一第二交換單元,包含有一第五輸出腳位組、一第六輸出腳位組、一第七輸出腳位組及一第八輸出腳位組,該第二交換單元透過該第二介面耦接於該第一主機板及該第二主機板;一第一多工單元,耦接於該第一介面之一第一連接埠,包含有一第一輸入腳位組,電性連接於該第一交換單元之該第二輸出腳位組;一第二輸入腳位組,電性連接於該第二交換單元之該第六輸出腳位組;一第三輸入腳位組,電性連接於該第一交換單元之該第三輸出腳位組;以及一第四輸入腳位組,電性連接於該第二交換單元之該第七輸出腳位組;其中,該第一介面之一第二連接埠耦接於該第一交換單元之該第一輸出腳位組及該第二交換單元之該第五輸出腳位組。
請參考第1圖,第1圖為本發明實施例一計算機系統10之示意圖。計算機系統10可為一工作站或是一伺服器等高階運算系統,其包含有一儲存裝置100、一連接電路102、一第一介面104、一第二介面106、一第一主機板108及一第二主機板110。第一主機板108及第二主機板110可透過第二介面106、連接電路102及第一介面104耦接至儲存裝置100而對儲存裝置100進行存取,換句話說,連接電路102透過第一介面104耦接於儲存裝置100,並透過第二介面106耦接於第一主機板108及第二主機板110。其中,儲存裝置100可為一雙埠之固態硬碟(Solid State Drive,SSD)或一單埠之固態硬碟,第一介面104可為符合SFF-8639規格之連接器介面,第二介面106符合PCI-Express規格之介面。第一介面104可提供4個資料傳輸通道供主機板進行資料存取,第二介面106可提供8個資料傳輸通道,其中4個資料傳輸通道供第一主機板108使用,而剩下4個資料傳輸通道供第二主機板110使用。
進一步地,計算機系統10可根據一第一控制訊號S0及一第二控制訊號S1切換第一主機板108及第二主機板110對於儲存裝置100之存取模式,即儲存裝置100可僅由第一主機板108存取、僅由第二主機板110存取或是由第一主機板108及第二主機板110同時存取。其中,第一控制訊號S0可為一數位二元訊號,其值為0或1,分別對應於一第一電位或一第二電位。第一控制訊號S0及第二控制訊號S1可由第一主機板108及第二主機板110產生並傳遞至連接電路102,以控制連接電路102切換於一第一模式、一第二模式及一第三模式之間,其中第一模式為儲存裝置100僅由第一主機板108存取,第二模式為儲存裝置100僅由第二主機板110存取,第三模式為儲存裝置100由第一主機板108及第二主機板110共同存取。
詳細來說,請參考第2圖,第2圖為本發明實施例之連接電路102之示意圖。連接電路102包含有一第一交換單元200、一第二交換單元202、一第一多工單元204及一第二多工單元206。第一交換單元200透過第二介面106耦接於第一主機板108及第二主機板110,用來傳遞第一主機板108之一第一傳送訊號組A_T_1及一第二傳送訊號組A_T_2與第二主機板110之一第一傳送訊號組B_T_1及一第二傳送訊號組B_T_2。第一交換單元200、第二交換單元202、第一多工單元204及第二多工單元206可利用現有具交換器極多工器之積體電路來實現。在此實施例中,第一交換單元200包含有一第一輸出腳位組GO1、一第二輸出腳位組GO2、一第三輸出腳位組GO3及一第四輸出腳位組GO4。第二交換單元202透過第二介面106耦接於第一主機板108及第二主機板110,用來傳遞第一主機板108之一第一接收訊號組A_R_1及一第二接收訊號組A_R_2與第二主機板110之一第一接收訊號組B_R_1及一第二接收訊號組B_R_2,第二交換單元202包含有一第五輸出腳位組GO5、一第六輸出腳位組GO6、一第七輸出腳位組GO7及一第八輸出腳位組GO8。
此外,第一多工單元204耦接於第一介面104之一第一連接埠Pt1,第一多工單元204包含有一第一輸入腳位組GI1、一第二輸入腳位組GI2、一第三輸入腳位組GI3及一第四輸入腳位組GI4,第一輸入腳位組GI1電性連接於第一交換單元200之第二輸出腳位組GO2,第二輸入腳位組GI2電性連接於第二交換單元202之第六輸出腳位組GO6,第三輸入腳位組GI3電性連接於第一交換單元200之第三輸出腳位組GO3,第四輸入腳位組GI4電性連接於第二交換單元202之第七輸出腳位組GO7。第二多工單元206電性連接於第一交換單元200之第一輸出腳位組GO1及第二交換單元202之第五輸出腳位組GO5,並將第一交換單元200之第一輸出腳位組GO1及第二交換單元202之第五輸出腳位組GO5導通至第一介面104之一第二連接埠Pt2,換句話說,第一介面104之第二連接埠Pt2透過第二多工單元206耦接於第一交換單元200之第一輸出腳位組GO1及第二交換單元202之第五輸出腳位組GO5。
前述傳送訊號組及接收訊號組各自包含至少一傳送訊號及接收訊號,每一傳送訊號組及每一接收訊號組所包含傳送訊號及接收訊號之訊號個數可根據系統需求而據以調整。同樣的,輸出腳位組及輸入腳位組各自包含至少一腳位,每一輸出腳位組及每一輸入腳位組所包含之腳位個數可根據所承載的訊號個數、訊號為單端輸出(入)或是差動輸出(入)或其他因素而據以調整。
為了方便說明,於後續說明書中,將以第一傳送訊號組A_T_1、B_T_1、第二傳送訊號組A_T_2、B_T_2、第一接收訊號組A_R_1、B_R_1及第二接收訊號組A_R_2、B_R_2之訊號傳遞方向為由第二介面106傳遞至第一介面104為例進行說明。
另一方面,第一交換單元200及第二交換單元202皆受控於第一控制訊號S0而改變傳遞至其輸出腳位的排列順序,即第一交換單元200根據第一控制訊號S0改變第一傳送訊號組A_T_1及第二傳送訊號組A_T_2與第一傳送訊號組B_T_1及第二傳送訊號組B_T_2傳遞至第一輸出腳位組GO1、第二輸出腳位組GO2、第三輸出腳位組GO3及第四輸出腳位組GO4之排列順序;而第二交換單元202根據第一控制訊號S0改變第一接收訊號組A_R_1及第二接收訊號組A_R_2與第一接收訊號組B_R_1及第二接收訊號組B_R_2傳遞至第五輸出腳位組GO5、第六輸出腳位組GO6、第七輸出腳位組GO7及第八輸出腳位組GO8之排列順序。更精確的說,當第一控制訊號S0為0(對應至一第一電位)時,第一交換單元200將第一主機板108之第一傳送訊號組A_T_1及第二傳送訊號組A_T_2輸出至第一輸出腳位組GO1及第二輸出腳位組GO2,並將第二主機板110之第一傳送訊號組B_T_1及第二傳送訊號組B_T_2輸出至第三輸出腳位組GO3及第四輸出腳位組GO4,第二交換單元202將第一主機板108之第一接收訊號組A_R_1及第二接收訊號組A_R_2輸出至第五輸出腳位組GO5及第六輸出腳位組GO6,並將第二主機板110之第一接收訊號組B_R_1及第二接收訊號組B_R_2輸出至第七輸出腳位組GO7及第八輸出腳位組GO8。而當第一控制訊號S0為1(對應至一第二電位)時,第一交換單元200將第二主機板110之第一傳送訊號組B_T_1及第二傳送訊號組B_T_2輸出至第一輸出腳位組GO1及第二輸出腳位組GO2,並將第一主機板108之第一傳送訊號組A_T_1及第二傳送訊號組A_T_2輸出至第三輸出腳位組GO3及第四輸出腳位組GO4,第二交換單元202將第二主機板110之第一接收訊號組B_R_1及第二接收訊號組B_R_2輸出至第五輸出腳位組GO5及第六輸出腳位組GO6,並將第一主機板108之第一接收訊號組A_R_1及第二接收訊號組A_R_2輸出至第七輸出腳位組GO7及第八輸出腳位組GO8。
此外,第一多工單元204受控於第二控制訊號S1,並從第一多工單元204之輸入腳位中根據第二控制訊號S1選擇一特定部份輸入訊號,並將該特定部份輸入訊號傳遞至第一介面104之第一連接埠Pt1。更精確的說,當第二控制訊號S1為0(對應至第一電位)時,第一多工單元204選擇性地將第一輸入腳位組GI1及第二輸入腳位組GI2之訊號傳遞至第一介面104之第一連接埠Pt1。當第二控制訊號S1為1(對應至第二電位)時,第一多工單元204選擇性地將第三輸入腳位組GI3及第四輸入腳位組GI4傳遞至第一介面104之第一連接埠Pt1。
舉例來說,請參考第3A圖,第3A圖為連接電路102操作於第一模式之操作示意圖。當第一控制訊號S0為0(對應至第一電位)且第二控制訊號S1為0(對應至第一電位)時,連接電路102操作於第一模式。需注意的是,當第一控制訊號S0為0時,第一交換單元200分別將第二傳送訊號組A_T_2及第一傳送訊號組A_T_1傳遞至第一多工單元204之第一輸入腳位組GI1及第二多工單元206,且第二交換單元202分別將第二接收訊號組A_R_2及第一接收訊號組A_R_1分別傳遞至第一多工單元204之第二輸入腳位組GI2及第二多工單元206,在此情形下,當第二控制訊號S1為0時,如第3A圖所示,傳遞至第一介面104之第一連接埠Pt1之訊號為第二傳送訊號組A_T_2及第二接收訊號組A_R_2,傳遞至第一介面104之第二連接埠Pt2之訊號為第一傳送訊號組A_T_1及第一接收訊號組A_R_1,換句話說,傳遞至第一介面104之訊號皆相關於第一主機板108,代表第一主機板108透過其4個傳輸通道對儲存裝置100進行存取,此時儲存裝置100僅由第一主機板108存取。
另外,請繼續參考第3B圖,第3B圖為連接電路102操作於第二模式之操作示意圖。當第一控制訊號S0為1(對應至第二電位)且第二控制訊號S1為0(對應至第一電位)時,連接電路102操作於第二模式。
需注意的是,當第一控制訊號S0為1時,第一交換單元200分別將第二傳送訊號組B_T_2及第一傳送訊號組B_T_1傳遞至第一多工單元204之第一輸入腳位組GI1及第二多工單元206,且第二交換單元202分別將第二接收訊號組B_R_2及第一接收訊號組B_R_1分別傳遞至第一多工單元204之第二輸入腳位組GI2及第二多工單元206,在此情形下,當第二控制訊號S1為0時,如第3B圖所示,傳遞至第一介面104之第一連接埠Pt1之訊號為第二傳送訊號組B_T_2及第二接收訊號組B_R_2,傳遞至第一介面104之第二連接埠Pt2之訊號為第一傳送訊號組B_T_1及第一接收訊號組B_R_1,換句話說,傳遞至第一介面104之訊號皆相關於第二主機板110,代表第二主機板110透過其4個傳輸通道對儲存裝置100進行存取,此時儲存裝置100僅由第二主機板110存取。
另外,請繼續參考第3C圖及第3D圖,第3C圖及第3D圖為連接電路102操作於第三模式之操作示意圖。當第二控制訊號S1為1(對應至第二電位)時,連接電路102操作於第三模式,第3C圖繪示連接電路102操作於第三模式之一實施例,即第二控制訊號S1為1(對應至第二電位)且第一控制訊號S0為0(對應至第一電位),如第3C圖所示。與第3A圖之第一模式相異之處在於,於第三模式中第二控制訊號S1為1,因此第一多工單元204將第三輸入腳位組GI3之第一傳送訊號組B_T_1及第四輸入腳位組GI4之第一接收訊號組B_R_1傳遞至第一介面104之第一連接埠Pt1,即傳遞至第一介面104之第一連接埠Pt1之訊號為第二主機板110之第一傳送訊號組B_T_1及第一接收訊號組B_R_1,傳遞至第一介面104之第二連接埠Pt2之訊號為第一主機板108之第一傳送訊號組A_T_1及第一接收訊號組A_R_1,故此時儲存裝置100由第一主機板108及第二主機板110共同存取。另一方面,第3D圖繪示連接電路102操作於第三模式之另一實施例,即第二控制訊號S1為1(對應至第二電位)且第一控制訊號S0為1(對應至第二電位),如第3D圖所示。與第3B圖之第二模式相異之處在於,於第三模式中第二控制訊號S1為1,因此第一多工單元204將第三輸入腳位組GI3之第一傳送訊號組A_T_1及第四輸入腳位組GI4之第一接收訊號組A_R_1傳遞至第一介面104之第一連接埠Pt1,即傳遞至第一介面104之第一連接埠Pt1之訊號為第一主機板108之第一傳送訊號組A_T_1及第一接收訊號組A_R_1,傳遞至第一介面104之第二連接埠Pt2之訊號為第二主機板110之第一傳送訊號組B_T_1及第一接收訊號組B_R_1,故此時儲存裝置100亦由第一主機板108及第二主機板110共同存取。整體而言,當連接電路102操作於第三模式時,即當第二控制訊號S1為1時,第一主機板108及第二主機板110各自透過2個傳輸通道對儲存裝置100進行存取,此時儲存裝置100由第一主機板108及第二主機板110共同存取。
習知技術中,當儲存裝置可耦接於雙主機板時,分配給雙主機板之資料傳輸通道個數為儲存裝置可提供之資料傳輸通道個數之一半,且無法切換於「單一主機板對儲存裝置進行存取」與「雙主機板對儲存裝置進行存取」之間。相較之下,透過本發明實施例之連接電路102,當儲存裝置100僅由單一主機板進行存取時,儲存裝置100提供其所有的資料傳輸通道給該單一主機板,可維持相同於單埠固態硬碟所能提供之資料傳輸容量。另一方面,透過連接電路102,計算機系統10可切換於「由單一主機板存取儲存裝置100」與「由雙主機板存取儲存裝置100」之間。
前述實施例係用以說明本發明之概念,本領域具通常知識者當可據以做不同之修飾,而不限於此。於上述實施例中,第一傳送訊號組A_T_1、B_T_1、第二傳送訊號組A_T_2、B_T_2、第一接收訊號組A_R_1、B_R_1及第二接收訊號組A_R_2、B_R_2之訊號傳遞方向為由第二介面106傳遞至第一介面104,而不在此限,訊號傳遞方向亦可為由第一介面104傳遞至第二介面106。另外,第二多工單元206可受控於一固定控制訊號,而不在此限,只要將第一介面104之第二連接埠Pt2耦接至第一交換單元200之第一輸出腳位組GO1及第二交換單元202之第五輸出腳位組GO5,即滿足本發明之要求,舉例來說,請參考第4圖,第4圖為本發明實施例一連接電路40之示意圖,連接電路402與連接電路102結構類似,故相同元件沿用相同符號,與連接電路102不同的是,於連接電路402中,第一介面104之第二連接埠Pt2直接電性連接於第一交換單元200之第一輸出腳位組GO1及第二交換單元202之第五輸出腳位組GO5,亦符合本發明之要求。另外,連接電路之設置方式並未有所限,舉例來說,本發明之連接電路可設置於一插入介面卡(Interposer Board)中,而不在此限。
綜上所述,本發明之連接電路可根據第一控制訊號極第二控制訊號切換於不同模式,使得儲存裝置可由單一主機板進行存取或由雙主機板進行存取。 以上所述僅為本發明之較佳實施例,凡依本發明申請專利範圍所做之均等變化與修飾,皆應屬本發明之涵蓋範圍。
10‧‧‧計算機系統
100‧‧‧儲存裝置
108、110‧‧‧主機板
102、402‧‧‧連接電路
104、106‧‧‧介面
200、202‧‧‧交換單元
204、206‧‧‧多工單元
GI1~GI4、GO1~GO8‧‧‧腳位
S0、S1‧‧‧控制訊號
A_T_1、A_T_2、B_T_1、B_T_2、A_R_1、A_ R _2、B_ R _1、B_ R _2‧‧‧訊號
Pt1、Pt2‧‧‧連接埠
100‧‧‧儲存裝置
108、110‧‧‧主機板
102、402‧‧‧連接電路
104、106‧‧‧介面
200、202‧‧‧交換單元
204、206‧‧‧多工單元
GI1~GI4、GO1~GO8‧‧‧腳位
S0、S1‧‧‧控制訊號
A_T_1、A_T_2、B_T_1、B_T_2、A_R_1、A_ R _2、B_ R _1、B_ R _2‧‧‧訊號
Pt1、Pt2‧‧‧連接埠
第1圖為本發明實施例一計算機系統之示意圖。 第2圖為第1圖之一連接電路之示意圖。 第3A圖為第2圖之連接電路之操作示意圖。 第3B圖為第2圖之連接電路之操作示意圖。 第3C圖為第2圖之連接電路之操作示意圖。 第3D圖為第2圖之連接電路之操作示意圖。 第4圖為本發明實施例一連接電路之示意圖。
102‧‧‧連接電路
104、106‧‧‧介面
200、202‧‧‧交換單元
204、206‧‧‧多工單元
GI1~GI4、GO1~GO8‧‧‧腳位
S0、S1‧‧‧控制訊號
A_T_1、A_T_2、B_T_1、B_T_2、A_R_1、A_R_2、B_R_1、B_R_2‧‧‧訊號
Pt1、Pt2‧‧‧連接埠
Claims (36)
- 一種連接電路,耦接於一第一介面與一第二介面之間,該第一介面耦接於一儲存裝置,該第二介面耦接於一第一主機板及一第二主機板,該連接電路包含有: 一第一交換單元,用來接收並輸出該第一主機板與該第二主機板之複數個傳送訊號組,並根據一第一控制訊號決定該複數個傳送訊號組輸出至該第一交換單元之複數個輸出腳位之順序; 一第二交換單元,用來接收並輸出該第一主機板與該第二主機板之複數個接收訊號組,並根據該第一控制訊號決定該複數個接收訊號組輸出至該第二交換單元之複數個輸出腳位之順序;以及 一第一多工單元,耦接於該第一交換單元及該第二交換單元,用來接收該第一主機板之一傳送訊號組及一接收訊號組與該第二主機板之一傳送訊號組及一接收訊號組,並根據一第二控制訊號決定輸出該第一主機板之該傳送訊號組及該接收訊號組或該第二主機板之該傳送訊號組及該接收訊號組。
- 如請求項1所述之連接電路,其中該連接電路根據該第一控制訊號及該第二控制訊號以切換於一第一模式、一第二模式及一第三模式之間,該第一模式為該儲存裝置由該第一主機板存取,該第二模式為該儲存裝置由該第二主機板存取,該第三模式為該儲存裝置由該第一主機板及該第二主機板共同存取。
- 如請求項2所述之連接電路,其中該第一交換單元包含有一第一輸出腳位組、一第二輸出腳位組、一第三輸出腳位組及一第四輸出腳位組,該第一交換單元透過該第二介面接收該第一主機板之一第一傳送訊號組及一第二傳送訊號組及該第二主機板之一第一傳送訊號組及一第二傳送訊號組;該第二交換單元包含有一第五輸出腳位組、一第六輸出腳位組、一第七輸出腳位組及一第八輸出腳位組,該第二交換單元透過該第二介面接收該第一主機板之一第一接收訊號組及一第二接收訊號組及該第二主機板之一第一接收訊號組及一第二接收訊號組;該第一多工單元耦接於該第一介面之一第一連接埠,該第一多工單元包含有一第一輸入腳位組、一第二輸入腳位組、一第三輸入腳位組及一第四輸入腳位組,該第一輸入腳位組電性連接於該第一交換單元之該第二輸出腳位組,該第二輸入腳位組電性連接於該第二交換單元之該第六輸出腳位組,該第三輸入腳位組電性連接於該第一交換單元之該第三輸出腳位組,該第四輸入腳位組,電性連接於該第二交換單元之該第七輸出腳位組,該第一介面之一第二連接埠耦接於該第一交換單元之該第一輸出腳位組及該第二交換單元之該第五輸出腳位組。
- 如請求項3所述之連接電路,其中當該第二控制訊號為一第一電位時,該連接電路操作於該第一模式或該第二模式。
- 如請求項4所述之連接電路,其中當該第二控制訊號為該第一電位時,該第一多工單元選擇性連接該第一多工單元之該第一輸入腳位組及第二輸入腳位組之訊號至該第一介面之該第一連接埠。
- 如請求項4所述之連接電路,其中當該第二控制訊號為該第一電位且該第一控制訊號為該第一電位時,該連接電路操作於該第一模式。
- 如請求項6所述之連接電路,其中當該第一控制訊號為該第一電位時,該第一交換單元之該第一輸出腳位組及該第二輸出腳位組傳遞該第一主機板之該第一傳送訊號組及該第二傳送訊號組,該第一交換單元之該第三輸出腳位組及該第四輸出腳位組傳遞該第二主機板之該第一傳送訊號組及該第二傳送訊號組;該第二交換單元之該第五輸出腳位組及該第六輸出腳位組傳遞該第一主機板之該第一接收訊號組及該第二接收訊號組,該第七輸出腳位組及該第八輸出腳位組傳遞該第二主機板之該第一接收訊號組及該第二接收訊號組。
- 如請求項4所述之連接電路,其中當該第二控制訊號為該第一電位且該第一控制訊號為一第二電位時,該連接電路操作於該第二模式。
- 如請求項8所述之連接電路,其中當該第一控制訊號為該第二電位時,該第一交換單元之該第一輸出腳位組及該第二輸出腳位組傳遞該第二主機板之該第一傳送訊號組及該第二傳送訊號組,該第三輸出腳位組及該第四輸出腳位組傳遞該第一主機板之該第一傳送訊號組及該第二傳送訊號組;該第二交換單元之該第五輸出腳位組及該第六輸出腳位組傳遞該第二主機板之該第一接收訊號組及該第二接收訊號組,該第七輸出腳位組及該第八輸出腳位組傳遞該第一主機板之該第一接收訊號組及該第二接收訊號組。
- 如請求項3所述之連接電路,其中當該第二控制訊號為該第二電位時,該連接電路操作於該第三模式。
- 如請求項10所述之連接電路,其中當該第二控制訊號為該第二電位時,該第一多工單元選擇性連接該第一多工單元之第三輸入腳位組及第四輸入腳位組之訊號至該第一介面之該第一連接埠。
- 如請求項10所述之連接電路,其中當該第一控制訊號為該第一電位時,該第一交換單元之該第一輸出腳位組及該第二輸出腳位組傳遞該第一主機板之該第一傳送訊號組及該第二傳送訊號組,該第一交換單元之該第三輸出腳位組及該第四輸出腳位組傳遞該第二主機板之該第一傳送訊號組及該第二傳送訊號組;該第二交換單元之該第五輸出腳位組及該第六輸出腳位組傳遞該第一主機板之該第一接收訊號組及該第二接收訊號組,該第七輸出腳位組及該第八輸出腳位組傳遞該第二主機板之該第一接收訊號組及該第二接收訊號組。
- 如請求項10所述之連接電路,其中當該第一控制訊號為該第二電位時,該第一交換單元之該第一輸出腳位組及該第二輸出腳位組傳遞該第二主機板之該第一傳送訊號組及該第二傳送訊號組,該第三輸出腳位組及該第四輸出腳位組傳遞該第一主機板之該第一傳送訊號組及該第二傳送訊號組;該第二交換單元之該第五輸出腳位組及該第六輸出腳位組傳遞該第二主機板之該第一接收訊號組及該第二接收訊號組,該第七輸出腳位組及該第八輸出腳位組傳遞該第一主機板之該第一接收訊號組及該第二接收訊號組。
- 如請求項1所述之連接電路,另包含: 一第二多工單元,耦接於該第一介面之該第二連接埠與該第一交換單元及該第二交換單元之間,包含有: 一第五輸入腳位組,電性連接於該第一交換單元之該第一輸出腳位組;以及 一第六輸入腳位組,電性連接於該第二交換單元之該第五輸出腳位組。
- 如請求項1所述之連接電路,其中該儲存裝置為一固態硬碟(Solid State Drive,SSD)。
- 如請求項1所述之連接電路,其中該第一介面符合SFF-8639之規格。
- 如請求項1所述之連接電路,其中該第二介面符合PCI-Express之規格。
- 如請求項1所述之連接電路,其中該連接電路係設置於一插入介面卡(Interposer Board)中。
- 一種計算機系統,包含有: 一儲存裝置; 一第一主機板; 一第二主機板; 一連接電路,透過一第一介面耦接於該儲存裝置,透過一第二介面耦接於該第一主機板及該第二主機板,該連接電路包含有: 一第一交換單元,用來接收並輸出該第一主機板與該第二主機板之複數個傳送訊號組,並根據一第一控制訊號決定該複數個傳送訊號組輸出至該第一交換單元之複數個輸出腳位之順序; 一第二交換單元,用來接收並輸出該第一主機板與該第二主機板之複數個接收訊號組,並根據該第一控制訊號決定該複數個接收訊號組輸出至該第二交換單元之複數個輸出腳位之順序;以及 一第一多工單元,耦接於該第一交換單元及該第二交換單元,用來接收該第一主機板之一傳送訊號組及一接收訊號組與該第二主機板之一傳送訊號組及一接收訊號組,並根據一第二控制訊號決定輸出該第一主機板之該傳送訊號組及該接收訊號組或該第二主機板之該傳送訊號組及該接收訊號組。
- 如請求項19所述之計算機系統,其中該連接電路受控於該第一控制訊號及該第二控制訊號以切換於一第一模式、一第二模式及一第三模式之間,該第一模式為該儲存裝置由該第一主機板存取,該第二模式為該儲存裝置由該第二主機板存取,該第三模式為該儲存裝置由該第一主機板及該第二主機板共同存取。
- 如請求項19所述之計算機系統,其中該第一交換單元包含有一第一輸出腳位組、一第二輸出腳位組、一第三輸出腳位組及一第四輸出腳位組,該第一交換單元透過該第二介面接收該第一主機板之一第一傳送訊號組及一第二傳送訊號組及該第二主機板之一第一傳送訊號組及一第二傳送訊號組;該第二交換單元包含有一第五輸出腳位組、一第六輸出腳位組、一第七輸出腳位組及一第八輸出腳位組,該第二交換單元透過該第二介面接收該第一主機板之一第一接收訊號組及一第二接收訊號組及該第二主機板之一第一接收訊號組及一第二接收訊號組;該第一多工單元耦接於該第一介面之一第一連接埠,該第一多工單元包含有一第一輸入腳位組、一第二輸入腳位組、一第三輸入腳位組及一第四輸入腳位組,該第一輸入腳位組電性連接於該第一交換單元之該第二輸出腳位組,該第二輸入腳位組電性連接於該第二交換單元之該第六輸出腳位組,該第三輸入腳位組電性連接於該第一交換單元之該第三輸出腳位組,該第四輸入腳位組,電性連接於該第二交換單元之該第七輸出腳位組,該第一介面之一第二連接埠耦接於該第一交換單元之該第一輸出腳位組及該第二交換單元之該第五輸出腳位組。
- 如請求項21所述之計算機系統,其中當該第二控制訊號為一第一電位時,該連接電路操作於該第一模式或該第二模式。
- 如請求項22所述之計算機系統,其中當該第二控制訊號為該第一電位時,該第一多工單元選擇性連接該第一多工單元之該第一輸入腳位組及第二輸入腳位組之訊號至該第一介面之該第一連接埠。
- 如請求項22所述之計算機系統,其中當該第二控制訊號為該第一電位且該第一控制訊號為該第一電位時,該連接電路操作於該第一模式。
- 如請求項24所述之計算機系統,其中當該第一控制訊號為該第一電位時,該第一交換單元之該第一輸出腳位組及該第二輸出腳位組傳遞該第一主機板之該第一傳送訊號組及該第二傳送訊號組,該第一交換單元之該第三輸出腳位組及該第四輸出腳位組傳遞該第二主機板之該第一傳送訊號組及該第二傳送訊號組;該第二交換單元之該第五輸出腳位組及該第六輸出腳位組傳遞該第一主機板之該第一接收訊號組及該第二接收訊號組,該第七輸出腳位組及該第八輸出腳位組傳遞該第二主機板之該第一接收訊號組及該第二接收訊號組。
- 如請求項22所述之計算機系統,其中當該第二控制訊號為該第一電位且該第一控制訊號為一第二電位時,該連接電路操作於該第二模式。
- 如請求項26所述之計算機系統,其中當該第一控制訊號為該第二電位時,該第一交換單元之該第一輸出腳位組及該第二輸出腳位組傳遞該第二主機板之該第一傳送訊號組及該第二傳送訊號組,該第三輸出腳位組及該第四輸出腳位組傳遞該第一主機板之該第一傳送訊號組及該第二傳送訊號組;該第二交換單元之該第五輸出腳位組及該第六輸出腳位組傳遞該第二主機板之該第一接收訊號組及該第二接收訊號組,該第七輸出腳位組及該第八輸出腳位組傳遞該第一主機板之該第一接收訊號組及該第二接收訊號組。
- 如請求項21所述之計算機系統,其中當該第二控制訊號為該第二電位時,該連接電路操作於該第三模式。
- 如請求項28所述之計算機系統,其中當該第二控制訊號為該第二電位時,該第一多工單元選擇性連接該第一多工單元之第三輸入腳位組及第四輸入腳位組之訊號至該第一介面之該第一連接埠。
- 如請求項28所述之計算機系統,當該第一控制訊號為該第一電位時,該第一交換單元之該第一輸出腳位組及該第二輸出腳位組傳遞該第一主機板之該第一傳送訊號組及該第二傳送訊號組,該第一交換單元之該第三輸出腳位組及該第四輸出腳位組傳遞該第二主機板之該第一傳送訊號組及該第二傳送訊號組;該第二交換單元之該第五輸出腳位組及該第六輸出腳位組傳遞該第一主機板之該第一接收訊號組及該第二接收訊號組,該第七輸出腳位組及該第八輸出腳位組傳遞該第二主機板之該第一接收訊號組及該第二接收訊號組。
- 如請求項28所述之計算機系統,其中當該第一控制訊號為該第二電位時,該第一交換單元之該第一輸出腳位組及該第二輸出腳位組傳遞該第二主機板之該第一傳送訊號組及該第二傳送訊號組,該第三輸出腳位組及該第四輸出腳位組傳遞該第一主機板之該第一傳送訊號組及該第二傳送訊號組;該第二交換單元之該第五輸出腳位組及該第六輸出腳位組傳遞該第二主機板之該第一接收訊號組及該第二接收訊號組,該第七輸出腳位組及該第八輸出腳位組傳遞該第一主機板之該第一接收訊號組及該第二接收訊號組。
- 如請求項19所述之計算機系統,另包含: 一第二多工單元,耦接於該第一介面之該第二連接埠與該第一交換單元及該第二交換單元之間,包含有: 一第五輸入腳位組,電性連接於該第一交換單元之該第一輸出腳位組;以及 一第六輸入腳位組,電性連接於該第二交換單元之該第五輸出腳位組。
- 如請求項19所述之計算機系統,其中該儲存裝置為一固態硬碟(Solid State Drive,SSD)。
- 如請求項19所述之計算機系統,其中該第一介面符合SFF-8639之規格。
- 如請求項19所述之計算機系統,其中該第二介面符合PCI-Express之規格。
- 如請求項19所述之計算機系統,其中該連接電路係設置於一插入介面卡(Interposer Board)中。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW104121476A TWI536179B (zh) | 2015-07-02 | 2015-07-02 | 連接電路及具有該連接電路之計算機系統 |
CN201510400441.5A CN106326168B (zh) | 2015-07-02 | 2015-07-09 | 连接电路及具有该连接电路的计算机系统 |
US14/948,400 US10235313B2 (en) | 2015-07-02 | 2015-11-23 | Connecting circuitry and computing system having the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW104121476A TWI536179B (zh) | 2015-07-02 | 2015-07-02 | 連接電路及具有該連接電路之計算機系統 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI536179B true TWI536179B (zh) | 2016-06-01 |
TW201702903A TW201702903A (zh) | 2017-01-16 |
Family
ID=56755771
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW104121476A TWI536179B (zh) | 2015-07-02 | 2015-07-02 | 連接電路及具有該連接電路之計算機系統 |
Country Status (3)
Country | Link |
---|---|
US (1) | US10235313B2 (zh) |
CN (1) | CN106326168B (zh) |
TW (1) | TWI536179B (zh) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11983138B2 (en) | 2015-07-26 | 2024-05-14 | Samsung Electronics Co., Ltd. | Self-configuring SSD multi-protocol support in host-less environment |
US10346041B2 (en) | 2016-09-14 | 2019-07-09 | Samsung Electronics Co., Ltd. | Method for using BMC as proxy NVMeoF discovery controller to provide NVM subsystems to host |
US10210123B2 (en) | 2016-07-26 | 2019-02-19 | Samsung Electronics Co., Ltd. | System and method for supporting multi-path and/or multi-mode NMVe over fabrics devices |
US11461258B2 (en) | 2016-09-14 | 2022-10-04 | Samsung Electronics Co., Ltd. | Self-configuring baseboard management controller (BMC) |
US10409760B1 (en) * | 2018-03-09 | 2019-09-10 | Samsung Electronics Co., Ltd. | Adaptive interface high availability storage device |
TWI666556B (zh) * | 2018-03-27 | 2019-07-21 | 緯創資通股份有限公司 | 電子裝置及其操作方法 |
TW202022626A (zh) * | 2018-12-14 | 2020-06-16 | 威聯通科技股份有限公司 | 使用雷靂介面的多重通道儲存裝置及系統 |
Family Cites Families (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8341332B2 (en) * | 2003-12-02 | 2012-12-25 | Super Talent Electronics, Inc. | Multi-level controller with smart storage transfer manager for interleaving multiple single-chip flash memory devices |
US8346884B2 (en) * | 2003-01-21 | 2013-01-01 | Nextio Inc. | Method and apparatus for a shared I/O network interface controller |
US20050160229A1 (en) * | 2004-01-16 | 2005-07-21 | International Business Machines Corporation | Method and apparatus for preloading translation buffers |
US7523228B2 (en) * | 2006-09-18 | 2009-04-21 | International Business Machines Corporation | Method for performing a direct memory access block move in a direct memory access device |
CN101246463B (zh) * | 2007-02-14 | 2011-05-04 | 旺玖科技股份有限公司 | 可自动切换接口的储存装置 |
US8706914B2 (en) * | 2007-04-23 | 2014-04-22 | David D. Duchesneau | Computing infrastructure |
CN201066375Y (zh) * | 2007-08-01 | 2008-05-28 | 英业达股份有限公司 | 读卡接口的测试治具 |
CN101436163B (zh) * | 2007-11-16 | 2011-12-28 | 慧荣科技股份有限公司 | 非挥发性存储器储存装置及其存取方法 |
US7872483B2 (en) * | 2007-12-12 | 2011-01-18 | Samsung Electronics Co., Ltd. | Circuit board having bypass pad |
US7865668B2 (en) * | 2007-12-18 | 2011-01-04 | International Business Machines Corporation | Two-sided, dynamic cache injection control |
JP2010079445A (ja) * | 2008-09-24 | 2010-04-08 | Toshiba Corp | Ssd装置 |
US8446729B2 (en) * | 2009-03-23 | 2013-05-21 | Ocz Technology Group Inc. | Modular mass storage system and method therefor |
US9176915B2 (en) * | 2009-04-30 | 2015-11-03 | Dell Products L.P. | Data storage device carrier system |
US20110211310A1 (en) * | 2010-03-01 | 2011-09-01 | Seagate Technology Llc | Signal path interconnection and assembly |
CN104424150A (zh) * | 2013-08-28 | 2015-03-18 | 鸿富锦精密电子(天津)有限公司 | 存储扩展系统 |
CN204390227U (zh) * | 2015-02-03 | 2015-06-10 | 杭州士兰控股有限公司 | 计算设备扩展装置、以及可扩展的计算系统 |
US10114778B2 (en) * | 2015-05-08 | 2018-10-30 | Samsung Electronics Co., Ltd. | Multi-protocol IO infrastructure for a flexible storage platform |
-
2015
- 2015-07-02 TW TW104121476A patent/TWI536179B/zh active
- 2015-07-09 CN CN201510400441.5A patent/CN106326168B/zh active Active
- 2015-11-23 US US14/948,400 patent/US10235313B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN106326168A (zh) | 2017-01-11 |
CN106326168B (zh) | 2019-06-07 |
US10235313B2 (en) | 2019-03-19 |
TW201702903A (zh) | 2017-01-16 |
US20170003709A1 (en) | 2017-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI536179B (zh) | 連接電路及具有該連接電路之計算機系統 | |
US10817443B2 (en) | Configurable interface card | |
US7519761B2 (en) | Transparent PCI-based multi-host switch | |
KR101192954B1 (ko) | 멀티 호스트 usb 장치 제어기 | |
US7155546B2 (en) | Multiple physical interfaces in a slot of a storage enclosure to support different storage interconnect architectures | |
WO2011156285A2 (en) | Systems and methods for dynamic multi-link compilation partitioning | |
US5802333A (en) | Network inter-product stacking mechanism in which stacked products appear to the network as a single device | |
JP6929446B2 (ja) | 再構成可能なサーバー及びそれを有するサーバーラック | |
JP2013045236A (ja) | 通信装置およびid設定方法 | |
CN104967577B (zh) | Sas交换机和服务器 | |
KR20040011665A (ko) | 버스 대역폭을 증가시키기 위한 메모리 컨트롤러, 이를이용한 데이터 전송방법 및 이를 구비하는 컴퓨터 시스템 | |
CN110633246A (zh) | 具互连端口弹性连接方式的运算装置 | |
KR20180023543A (ko) | 시리얼 통신으로 메모리를 제공하기 위한 장치 및 방법 | |
TWM618829U (zh) | Ssd系統以及ssd控制系統 | |
CN213024170U (zh) | 计算设备 | |
US7405592B2 (en) | Integrated circuit capable of minimizing switch transitions | |
TW202022626A (zh) | 使用雷靂介面的多重通道儲存裝置及系統 | |
CN206115431U (zh) | 共享式储存装置 | |
US7372852B2 (en) | Integrated circuit capable of balancing switch transitions | |
WO2004006108A1 (en) | High density severlets utilizing high speed data bus | |
CN116821023A (zh) | 自适应u.2和u.3硬盘接口的m.2转接卡及服务器 | |
TWM530424U (zh) | 共享式儲存裝置 |