TWI535028B

TWI535028B - 薄膜電晶體

Info

Publication number: TWI535028B
Application number: TW099143763A
Authority: TW
Inventors: 宮入秀和; 笹川慎也; 倉田求
Original assignee: 半導體能源研究所股份有限公司
Priority date: 2009-12-21
Filing date: 2010-12-14
Publication date: 2016-05-21
Also published as: JP2011151379A; US20110147755A1; KR101813016B1; US8829522B2; JP5700637B2; CN102136498A; KR20110073289A; CN102136498B; TW201140846A

Description

薄膜電晶體

本發明關於一種薄膜電晶體、用於製造該薄膜電晶體的方法和該薄膜電晶體應用到其的顯示裝置。

作為一種場效電晶體，其中通道區在具有絕緣表面的基板上形成的半導體層中形成的薄膜電晶體是已知的。非晶矽、微晶矽或多晶矽用於薄膜電晶體中使用的半導體層的技術已揭露(專利文件1到5)。薄膜電晶體的典型應用是液晶顯示電視裝置，其中，薄膜電晶體投入實際使用，用作構成顯示螢幕的每個像素的開關電晶體。

[參考文獻]

[專利文件]

[專利文件1]日本公開專利申請號2001-053283

[專利文件2]日本公開專利申請號H5-129608

[專利文件3]日本公開專利申請號2005-049832

[專利文件4]日本公開專利申請號H7-131030

[專利文件5]日本公開專利申請號2005-191546

在其中使用非晶矽層形成通道的薄膜電晶體的形成中，出現了諸如低場效應遷移率和低導通電流(on current )的問題。另一方面，其中使用微晶矽層形成通道的薄膜電晶體具有的問題在於：雖然場效應遷移率比其中使用非晶矽層形成通道的薄膜電晶體的場效應遷移率更高，但截止電流(off current)高且因此不能得到充分的開關特性。

其中多晶矽層用於通道形成區的薄膜電晶體具有諸如比上述兩種類型的薄膜電晶體更高場效應遷移率和更高導通電流等特性。由於此類特性，此薄膜電晶體不但能夠用作在像素中提供的開關電晶體，而且能夠在對其要求高速操作的驅動器電路中使用。

然而，其中使用多晶矽層形成通道的薄膜電晶體的形成要求半導體層的結晶步驟，並且與其中使用非晶矽層形成通道的薄膜電晶體的形成相比，具有更高製造成本。例如，在用於形成多晶矽層的工藝中關於的鐳射退火技術具有的問題在於：由於雷射光束照射面積小而不能高效生產大螢幕液晶面板。

用於製造顯示面板的母玻璃(mother glass)的大小已年復一年如下生長：第3代(550 mm x 650 mm)、第3.5代(600 mm x 720 mm或620 mm x 750 mm)、第4代(680 mm x 880 mm或730 mm x 920 mm)、第5代(1100 mm x 1300 mm)、第6代(1500 mm x 1850 mm)，第7代(1870 mm x 2200 mm)及第8代(2200 mm x 2400 mm)。從現在起，母玻璃的大小預期生長到第9代(2400 mm x 2800 mm或2450 mm x 3050 mm)和第10代(2950 mm x 3400 mm)。玻璃基板的大小的增大基於最低成本設計的概念。

另一方面，在像第10代(2950 mm x 3400 mm)的基板等大面積母玻璃基板上能以高生產率來製造能夠高速操作的薄膜電晶體所採用的技術仍未建立，這在業界是一個問題。

因此，本發明的實施例的目的是提供一種具有有利的電特性和高生產率的薄膜電晶體。

本發明的一個實施例是一種薄膜電晶體，該電晶體包括覆蓋閘極電極的閘極絕緣層、與閘極絕緣層接觸的半導體層、部分與半導體層接觸並充當源極區和汲極區的雜質半導體層及與雜質半導體層接觸的佈線(wiring)。半導體層包括具有凹凸形狀並在閘極絕緣層側上形成的微晶半導體區和與微晶半導體區接觸的非晶半導體區。在半導體層與佈線之間提供位障區。

本發明的另一個實施例是一種薄膜電晶體，該電晶體包括覆蓋閘極電極的閘極絕緣層、絕緣層、與絕緣層接觸的背閘極電極(back-gate electrode)、半導體層、半導體雜質半導體層及佈線，其中，半導體層、雜質半導體層和佈線在閘極絕緣層與絕緣層之間提供。半導體層包括具有凹凸形狀並在閘極絕緣層側上形成的微晶半導體區和與微晶半導體區接觸的非晶半導體區。在半導體層與佈線之間提供位障區。

半導體層中包括的微晶半導體區和非晶半導體區包括氮。氮濃度分佈曲線在1 x 10²⁰原子/cm³到1 x 10²¹原子/cm³(包括在內)、較佳在2 x 10²⁰原子/cm³到1 x 10²¹原子/cm³(包括在內)的範圍內具有峰值濃度。此外，在非晶半導體區中，可散佈其晶粒大小等於或大於1 nm且等於或小於10 nm的半導體晶粒。

此外，微晶半導體區和非晶半導體區可包括氮、NH基(NH group)或NH₂基(NH₂ group)。另外，在微晶半導體區與非晶半導體區之間的介面和相鄰微晶半導體區之間的介面(即，晶粒邊界)存在的半導體原子的懸空鍵(dangling bond)與NH基交叉鏈結，並且由此缺陷能階被降低，使得傳送載流子通過的路徑得以形成。或者是，懸空鍵通過NH₂基終結，並且由此缺陷能階被降低。

半導體層與佈線之間提供的位障區是絕緣區或非晶區。絕緣區由半導體氮化物或半導體氧化物形成。半導體氮化物的示例包括氮化矽、矽的氮化物氧化物(silicon nitride oxide)及諸如此類。半導體氧化物的示例包括氧化矽、氮氧化矽及諸如此類。在半導體層與佈線之間提供絕緣區使得絕緣區充當位障區，並且由此從佈線注入到半導體層的空穴能夠減少。

位障區的非晶區是具有比半導體層中微晶半導體區更寬帶隙的非晶區，並且它一般由非晶矽、非晶矽鍺(amorphous silicon germanium)、非晶鍺或諸如此類形成。提供具有比微晶半導體區更寬帶隙並且在半導體層與佈線之間的非晶區，這使非晶區充當位障區，並且由此從佈線注入半導體層的空穴能夠減少。

因此，在薄膜電晶體中，能減少電壓應用到源極或汲極時的源極和汲極與閘極絕緣層之間的電阻，由此能增大薄膜電晶體的導通電流和場效應遷移率。非晶半導體區是良序(well-ordered)半導體區，其具有更少的缺陷並且在價帶中帶邊緣的某個能階的其尾部是陡峭的；因此，帶隙變得更寬，並且隧道電流不容易流動。因此，通過在背通道(back channel)側上提供非晶半導體區，能減少薄膜電晶體的截止電流。

此處除非提到用於測量濃度的方法，否則，濃度是通過次級離子質譜法(SIMS)測量的值。

注意，術語“導通電流”指薄膜電晶體導通時在源極電極與汲極電極之間流動的電流。例如，在n通道薄膜電晶體的情況下，導通電流指在閘極電壓比薄膜電晶體的閾值電壓更高時在源極電極與汲極電極之間流動的電流。

另外，術語“截止電流”指薄膜電晶體截止時在源極電極與汲極電極之間流動的電流。例如，在n通道薄膜電晶體的情況下，截止電流指在閘極電壓比薄膜電晶體的閾值電壓更低時在源極電極與汲極電極之間流動的電流。

如上所述，能夠以高生產率來製造帶有低截止電流、高導通電流和高場效應遷移率的薄膜電晶體。

下面將參照圖形描述本發明的實施例。但是，本發明並不限於以下描述。本領域技術人員容易理解，如果不脫離本發明的範圍和精神，則能夠以各種方式更改模式和細節。因此，本發明不得視為限於示例和實施例的以下描述。注意，表示相同部分的參考標號在不同圖形中共同使用。

(實施例1)

在此實施例中，將參照圖1A到1D，描述根據本發明的一個實施例的薄膜電晶體。注意，n通道薄膜電晶體具有比p通道薄膜電晶體更高的載流子遷移率。此外，較佳的是，在一個基板上方形成的所有薄膜電晶體具有相同的極性，因為製造步驟的數量能夠減少。因此，在此實施例中，將描述n通道薄膜電晶體。

圖1A到1D是示出在此實施例中描述的薄膜電晶體的截面圖。

圖1A所示的薄膜電晶體在基板101上方包括閘極電極103、半導體層133、在閘極電極103與半導體層133之間提供的閘極絕緣層105、與半導體層133接觸並充當源極區和汲極區的雜質半導體層131a和131b以及與雜質半導體層131a和131b接觸的佈線129a和129b。另外，充當位障區的絕緣區125在半導體層133的側壁上提供，即，在半導體層133與佈線129a和129b之間提供。此外，提供137以覆蓋薄膜電晶體的半導體層133、雜質半導體層131a和131b及佈線129a和129b。

半導體層133包括微晶半導體區133a和非晶半導體區133b，其指示非晶半導體區分成兩部分(因此，也稱為一對非晶半導體區133b)。微晶半導體區133a具有與閘極絕緣層105接觸的表面(以下稱為第一表面)和面向第一表面並且與一對非晶半導體區133b和絕緣層137接觸的表面(以下稱為第二表面)。非晶半導體區133b具有與微晶半導體區133a接觸的表面(以下稱為第一表面)和面向第一表面並且與一對雜質半導體區131a和131b接觸的表面(以下稱為第二表面)。也就是說，在與閘極電極103重疊的半導體層133的區中，微晶半導體區133a與絕緣層137和閘極絕緣層105接觸，而閘極絕緣層105與閘極電極103接觸。

半導體層133的面積小於閘極電極103的面積，並且整個半導體層133與閘極電極103重疊。

或者是，如圖2所示，在半導體層133的側壁上提供的、即在半導體層133與佈線129a和129b之間提供的位障區可延伸到該一對雜質半導體層131a和131b的表面的部分，由此形成絕緣區125a。

各充當位障區的絕緣區125和絕緣區125a由半導體層133的氮化或氧化部分來形成，並且一般由半導體氮化物或半導體氧化物來形成。半導體氮化物的示例包括氮化矽、矽的氮化物氧化物及諸如此類，並且半導體氧化物的示例包括氧化矽、氮氧化矽及諸如此類。注意，絕緣區125和絕緣區125a中包括的半導體氮化物或半導體氧化物不必滿足化學計量比。

此實施例中描述的薄膜電晶體具有一個結構，在該結構中，半導體層133的面積小於閘極電極103的面積，並且整個半導體層133與閘極電極103重疊；因此，閘極電極103用於阻止光向半導體層133傳播。由於此類結構的原因，能減少通過諸如來自基板側的外部光等光對半導體層133的照射。因此，能減少薄膜電晶體的光漏電流。在半導體層中包括微晶半導體區的情況下，微晶半導體區和佈線在閘極絕緣層的附近相互接觸，並且肖特基結在接觸區中形成。隨後，空穴從接觸區注入微晶半導體區，這導致了截止電流的生成。因此，在此實施例的薄膜電晶體中，通過提供包括微晶半導體區133a的半導體層133與佈線129a和129b之間作為位障區的絕緣區125或125a，能減少從佈線129a和129b注入半導體層133的空穴；因此，能減少薄膜電晶體的截止電流。如上所述，能獲得帶有低光漏電流和低截止電流的薄膜電晶體。

圖1B所示的薄膜電晶體是雙閘極薄膜電晶體，包括具有與如圖1A所示的絕緣層相同結構的覆蓋薄膜電晶體的絕緣層137和絕緣層137上方的並且與半導體層133重疊的電極。注意，面向半導體層133且絕緣層137插在其之間的電極此處是背閘極電極139。

在該雙閘極薄膜電晶體中，應用到閘極電極103的電位和應用到背閘極電極139的電位能夠相互不同。因此，能夠控制薄膜電晶體的閾值電壓。或者是，能夠為閘極電極103和背閘極電極139供應相同能階的電位。因此，通道在微晶半導體區133a的第一表面和第二表面附近形成。

在此實施例所述的雙閘極薄膜電晶體中，在微晶半導體區133a與閘極絕緣層105之間的介面附近和在微晶半導體區133a與絕緣層137之間的介面附近形成兩個通道，而載流子在通道中流動。因此，增大了傳送載流子的量，並且能增大導通電流和場效應遷移性。另外，作為位障區的絕緣區125或125a在半導體層133與佈線129a和129b之間提供，由此，能減少從佈線129a和129b注入半導體層133的空穴。因此，能夠提供帶有低截止電流、高場效應遷移性和高導通電流的薄膜電晶體。因此，能減小薄膜電晶體的大小，並且能實現半導體裝置的高度集成。此外，在此實施例中所述的薄膜晶體管用於顯示裝置的驅動器電路時，能減小驅動器電路的大小，這使得能夠縮小顯示裝置的框架。

隨後，下面描述薄膜電晶體的元件。

能夠使用玻璃基板、陶瓷基板、具有高耐熱性足以承受此製造工藝的工藝溫度的塑膠基板或諸如此類作為基板101。在基板不需要透光屬性的情況下，可使用諸如不鏽合金等其表面提供有絕緣層的金屬基板。例如，可使用鋇硼矽酸鹽玻璃(barium borosilicate glass)、鋁硼矽酸鹽玻璃、鋁矽酸鹽玻璃或諸如此類的無堿玻璃基板作為玻璃基板。此外，作為玻璃基板101，能使用具有任何以下大小的玻璃基板：第3代(550 mm x 650 mm)、第3.5代(600 mm x 720 mm或620 mm x 750 mm)第4代(680 mm x 880 mm或730 mm x 920 mm)、第5代(1100 mm x 1300 mm)、第6代(1500 mm x 1850 mm)，第7代(1870 mm x 2200 mm)及第8代(2200 mm x 2400 mm)、第9代(2400 mm x 2800 mm或2450 mm x 3050 mm)及第10代(2950 mm x 3400 mm)。

閘極電極103能使用諸如鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、鈧或鎳的金屬材料或包括任何這些材料為主要成分的合金材料來形成為單層或堆疊層。此外，也可使用摻雜有諸如磷、AgPdCu合金、Al-Nd合金、Al-Ni合金或諸如此類的雜質元素的半導體材料，以多晶矽為代表。

例如，閘極電極103較佳具有以下兩層結構：鉬層堆疊在鋁層上方的兩層結構；鉬層堆疊在銅層上方的兩層結構；氮化鈦層或氮化鉭層堆疊在銅層上方的兩層結構；氮化鈦層和鉬層的兩層結構；包括銅、鎂和氧的合金層和銅層的兩層結構；包括銅、錳和氧的合金層和銅層的兩層結構；包括銅和錳的合金層和銅層的兩層結構；及諸如此類。或者是，較佳使用以下三層結構，其中堆疊有鎢層或氮化鎢層、鋁矽合金層或鋁鈦合金層及氮化鈦層或鈦層。當在帶有低電阻的層上方堆疊充當位障層的金屬層時，能減少電阻，並且能防止金屬元素從金屬層擴散到半導體層中。

閘極絕緣層105能通過CVD法、濺射法或諸如此類，使用氧化矽層、氮化矽層、氮氧化矽層或矽的氮化物氧化物層形成為單層或堆疊層。此外，閘極絕緣層105使用氧化矽層或氮氧化矽層來形成，以便能降低薄膜電晶體的閾值電壓的波動。

注意，氮氧化矽表示含有的氧比氮更多的矽。在使用盧瑟福反向散射譜測定法(RBS)和氫前向散射(HFS)來執行測量的情況下，氮氧化矽分別包含濃度範圍從50%到70%、0.5%到15%、25%到35%及0.1%到10%的氧、氮、矽和氫。此外，矽的氮化物氧化物包含比氧更多的氮，並且在使用RBS和HFS來執行測量的情況下，矽的氮化物氧化物較佳分別包含成分範圍從5%到30%、20%到55%、25%到35%及10%到30%的氧、氮、矽和氫。注意，氮、氧、矽和氫的百分比在上面給出的範圍內，其中，矽的氮化物氧化物或氮氧化矽中包含的原子總數量定義為100%。

半導體層133具有一個結構，其中，堆疊微晶半導體區133a和非晶半導體區133b，該非晶半導體區分割成幾個非晶半導體區。另外，在此實施例中，微晶半導體區133a具有凹凸形狀。

此處描述半導體層133的詳細結構。在閘極絕緣層105與充當圖1A中所示源極區或汲極區的雜質半導體層131a之間的結構的放大視圖在圖1C和圖1D中示出。

如圖1C所示，微晶半導體區133a具有凹凸形狀。突出部分具有突出(圓錐或金字塔)形狀，其寬度從閘極絕緣層105向非晶半導體區133b降低(突出部分的尖端具有銳角)。或者是，突出部分可以是突出(倒圓錐或倒金字塔)形狀，其寬度從閘極絕緣層105向非晶半導體區133b增大。

多晶半導體區133a使用多晶半導體形成。注意，微晶半導體是具有非晶與晶體結構(包括單晶體和多晶體)之間的中間結構的半導體。微晶半導體是具有在自由能方面穩定的第三狀態的半導體，並且是具有短程有序和晶格畸變的晶體半導體，其中，具有從2 nm到200 nm、較佳從10 nm到80 nm、更佳從20 nm到50 nm的晶粒大小的柱狀或針狀晶體在與基板表面垂直的方向上生長。因此，有在柱狀晶體或針狀晶體的介面形成晶粒邊界的情況。

微晶矽是微晶半導體的一個典型示例，其拉曼譜的峰值在比520 cm^-1更低的波數中漂移，520 cm^-1表示單晶矽的拉曼譜的峰值。也就是說，微晶矽的拉曼譜的峰值存在於表示單晶矽的520 cm^-1與表示非晶矽的480 cm^-1之間。微晶半導體包括至少1%或更多的氫或鹵以終結懸空鍵。另外，微晶半導體可包含稀有氣體元素，如氦、氬、氪或氖，以進一步促進晶格畸變，以便增大穩定性，並能獲得有利的微晶半導體。此類微晶半導體例如在美國專利4409134中公開。

微晶半導體區133a的厚度即從微晶半導體區133a與閘極絕緣層105之間的介面到微晶半導體區133a的凸部的尖端的距離，設置為從3 nm到410 nm，較佳從20 nm到100 nm，以便能減少薄膜電晶體的截止電流。

此外，較佳的是，由次級離子質譜法測量的半導體層133中包含的氧和氮的濃度低於1 x 10¹⁸原子/cm³，因為能改進微晶半導體區133a的結晶度。

非晶半導體區133b通過使用包括氮的非晶半導體來形成。包括氮的非晶半導體的氮例如可作為NH基或NH₂基存在。非晶半導體使用非晶矽來形成。

包括氮的非晶半導體是與常規非晶半導體相比具有恒定光電流法(CPM)或光致發光光譜分析法測量的在Urbach邊緣的更低能量和更小量的不良等級的吸收譜的半導體。也就是說，與常規非晶半導體相比，由於包括氮的非晶半導體是良序半導體，具有更少的缺陷，並且在價帶中的帶邊緣具有某個能階的陡峭尾部，帶隙變得更寬，並且隧道電流不容易流動。因此，通過在背通道側上提供包括氮的非晶半導體，能減少薄膜電晶體的截止電流。另外，通過提供包括氮的非晶半導體，能增大薄膜電晶體的導通電流和場效應遷移率。

此外，通過在包括氮的非晶半導體上執行低溫光致發光光譜分析法所獲得的譜的峰值區是1.31 eV到1.39 eV(包括在內)。注意，通過在微晶半導體(通常是微晶矽)上執行低溫光致發光光譜分析法所獲得的譜的峰值區是0.98 eV到1.02 eV(包括在內)。因此，包括氮的非晶半導體不同於微晶半導體。

除非晶半導體區133b外，NH基或NH₂基也可包括在微晶半導體區133a中。

此外，如圖1D所示，當其晶粒大小為1 nm到10 nm(包括在內)、較佳是1 nm到5 nm(包括在內)的半導體晶粒133c散佈地包括在非晶半導體區133b中時，能增大導通電流和場效應遷移率。

具有其寬度從閘極絕緣層105向非晶半導體區133b減少的突出(圓錐或金字塔)形狀的微晶半導體或具有其寬度從閘極絕緣層105向非晶半導體區133b增大的突出形狀的微晶半導體通過以下方式形成。在沉積微晶半導體的條件下形成微晶半導體層，並且在此之後，在逐漸減少晶體生長和沉積非晶半導體的條件下，使晶體生長。

由於在此實施例中描述的薄膜電晶體中半導體層133的微晶半導體區具有圓錐或金字塔形狀或倒圓錐或金字塔形狀，因此，能減少在導通狀態中在源極與汲極極之間應用電壓時垂直方向(厚度方向)中的電阻，即半導體層133的電阻。此外，通過在微晶半導體區與雜質半導體層之間提供包括氮的非晶半導體，隧道電流不容易流動，因為包括氮的非晶半導體是良序半導體，具有更少缺陷且在價帶中帶邊緣的某個能階的其尾部是陡峭的。因此，在此實施例中描述的薄膜電晶體中，能增大導通電流和場效應遷移性，並且能減少截止電流。

雜質半導體層131a和131b使用對其添加了磷的非晶矽、對其添加了磷的微晶矽或諸如此類來形成。或者是，雜質半導體層131a和131b能夠具有對其添加了磷的非晶矽和對其添加了磷的微晶矽的堆疊結構。注意，在將p通道薄膜電晶體形成為薄膜電晶體的情況下，雜質半導體層131a和131b使用對其添加了硼的微晶矽、對其添加了硼的非晶矽或諸如此類來形成。注意，在半導體層133與佈線129a和129b之間形成歐姆接觸時，雜質半導體層131a和131b不必形成。

此外，在使用對其添加了磷的微晶矽或對其添加了硼的微晶矽來形成雜質半導體層131a和131b的情況下，微晶半導體層(一般是微晶矽層)在半導體層133與雜質半導體層131a和131b之間形成，以便能改進干擾的特性。因此，能減少在半導體層133與雜質半導體層131a和131b之間介面生成的電阻。因此，能增大流過薄膜電晶體的源極區、半導體層和汲極區的電流量，並且能增大場效應遷移率。

佈線129a和129b能使用鋁、銅、鈦、釹、鈧、鉬、鉻、鉭、鎢及諸如此類的任何金屬而形成為單層或堆疊層。也可使用對其添加了用於防止小丘(hillock)的元素的鋁合金(例如，能用於閘極電極103的Al-Nd合金)。或者是，可使用對其添加了用作施主的雜質元素的晶體矽。此外，佈線129a和129b可具有如下獲得的堆疊結構：使用鈦、鉭、鉬、鎢或任何這些元素的氮化物來形成與對其添加了用作施主的雜質元素的晶體矽接觸的層，然而在其上方形成鋁或鋁合金。另外或者是，佈線129a和129b可具有以下堆疊結構，其中鋁或鋁合金的上側和下側覆蓋有鈦、鉭、鉬、鎢或任何這些元素的氮化物。

絕緣層137能夠以與對於閘極絕緣層105的方式類似的方式來形成。或者是，絕緣層137能夠使用有機樹脂層來形成。有機樹脂層的示例包括丙烯酸、環氧樹脂、聚酰亞胺、聚酰胺、聚乙烯基苯酚(polyvinylphenol)及苯環丁烯(benzocyclobutene)。或者是，能使用矽氧烷聚合物。

背閘極電極139能夠以與佈線129a和129b的方式類似的方式來形成。此外，背閘極電極139能夠使用包括氧化鎢的氧化銦、包括氧化鎢的氧化銦鋅、包括氧化鈦的氧化銦、包括氧化鈦的氧化銦錫、氧化銦錫、氧化銦鋅、對其添加了氧化矽的氧化銦錫或諸如此類來形成。

或者是，背閘極電極139能夠使用包含透光傳導聚合物的傳導合成物來形成。背閘極電極139較佳在550 nm的波長具有小於或等於10000歐姆/平方的薄片電阻率(sheet resistivity)和大於或等於70%的透光率。此外，在傳導合成物中包括的傳導聚合物的電阻率較佳小於或等於0.1Ω‧cm。

能使用所謂的π電子共軛傳導聚合物作為傳導聚合物。例如，能夠給出聚苯胺和/或其衍生物、聚吡咯和/或其衍生物、聚噻吩(polythiophene)和/或其衍生物及苯胺、吡咯和噻吩中兩個或更多個的共聚物和/或其衍生物。

接下來，參照作為薄膜電晶體的頂視圖的圖3A到3C，描述一種形式的背閘極電極。

如圖3A所示，背閘極電極139能夠與閘極電極103平行形成。在此情況下，能夠單獨控制應用到閘極電極103的電位和應用到背閘極電極139的電位的每個。因此，能夠控制薄膜電晶體的閾值電壓。

如圖3B所示，背閘極電極139能夠連接到閘極電極103。也就是說，閘極電極103和背閘極電極139能夠通過絕緣層137和閘極絕緣層150中形成的開口150來連接。在此情況下，應用到背閘極電極139的電位和應用到閘極電極103的電位是相等的。因此，在半導體層中的微晶半導體區中，載流子在其中流動的區，即通道在閘極絕緣層105側上和絕緣層137側上形成。因此，能夠增大薄膜電晶體的導通電流。

如圖3C所示，背閘極電極139可與佈線129a和129b重疊，其之間插有絕緣層137。此處為描述圖3C的形式，使用了通過使圖3A的背閘極電極139與佈線129a和129b重疊而形成的背閘極電極139；然而，通過使圖3B的背閘極電極139與佈線129a和129b重疊，可在圖3C的結構中採用圖3B的背閘極電極139。

在此實施例中描述的薄膜電晶體中，充當位障區的絕緣區在包括微晶半導體區的半導體層與佈線之間提供。此外，半導體層包括與閘極絕緣層接觸的微晶半導體區和包括氮的非晶半導體區，該非晶半導體區使用具有更少缺陷和在價帶中帶邊緣具有某個能階的陡峭尾部的良序半導體層來形成。因此，減少了光漏電流和截止電流，並且增大了導通電流和場效應遷移率。因此，通過將此薄膜晶體管用於開關顯示裝置中的像素，顯示裝置實現了高對比度和高影像質量。此外，由於薄膜電晶體的大小能夠減小，因此，在使用此薄膜電晶體製造驅動器電路時，顯示裝置的框架能夠縮小。

(實施例2)

在此實施例中，將參照圖4A到4C，描述其結構與實施例1的結構不同的薄膜電晶體。此實施例與實施例1之間的不同在於位障區。

圖4A所示的薄膜電晶體在基板101上方包括閘極電極103、包括微晶半導體區133a和非晶半導體區對133b的半導體層133、在閘極電極103與半導體層133之間提供的閘極絕緣層105、與半導體層133接觸並充當源極區和汲極區的雜質半導體層131a和131b及與雜質半導體層131a和131b接觸的佈線129a和129b。另外，第一非晶半區126a和第二非晶區126b在半導體層133的側壁上提供。具體而言，第一非晶區126a在微晶半導體區133a與佈線129a和129b之間提供，並且第二非晶區126b在非晶半導體區133b與佈線129a和129b之間提供。另外，提供絕緣層137以覆蓋薄膜電晶體的半導體層133、雜質半導體層131a和131b及佈線129a和129b。

圖4B所示的薄膜電晶體是雙閘極薄膜電晶體，包括具有與如圖4A所示絕緣層相同結構的覆蓋薄膜電晶體的絕緣層137和在絕緣層137上方並且與半導體層133重疊的背閘極電極139。

圖4C是示出圖4A和圖4B的半導體層133和佈線129b的鄰近的放大視圖。作為位障區的第一非晶區126a被形成，以便部分地降低微晶半導體區133a的密度。也就是說，通過使部分微晶半導體區133a變為非晶而形成第一非晶區126a。作為位障區的第二非晶區126b是非晶半導體區133b的部分。第一非晶區126a和第二非晶區126b每個包括非晶矽、非晶矽鍺、非晶鍺或諸如此類。

微晶半導體區133a具有等於或大於1.0 eV且等於或小於1.2 eV的小帶隙。另一方面，非晶半導體區133b、作為位障區的第一非晶區126a及作為位障區的第二非晶區126b具有等於或大於1.6 eV且等於或小於1.8 eV的寬帶隙。

下面參照圖5A到5C描述半導體層和佈線的能量能階。此處金屬表示佈線，並且Si表示半導體。

圖5A在電壓未應用到閘極電極(Vg=0)的狀態中示出金屬的費米能階(EFm)和功函數(qΦm)、真空能階之間的關係和半導體的帶隙(Eg)、電子親和力(qχ)、真空能階之間的關係。

圖5B和5C每個示出負電壓應用到閘極電極(Vg<0)的狀態中金屬和半導體的能量能階。圖5B示出半導體是微晶矽的情況，並且圖5C示出半導體是非晶矽的情況。注意，Eg_1、Ec_1、EF_1、Ev_1、qΦbq_1及qχ_1分別表示微晶矽的帶隙、傳導帶的底部、費米能階、價帶的上端、障壁能量及電子親和力。Eg_2、Ec_2、EF_2、Ev_2、qΦbq_2及qχ_2分別表示非晶矽的帶隙、傳導帶的底部、費米能階、價帶的上端、障壁能量及電子親和力。

在負電壓應用到閘極電極(Vg<0)的狀態中，金屬與半導體之間位障qΦbq的高度是在金屬與半導體之間的結表面價帶Ev與費米能階EFm之間的差。在半導體是微晶矽的情況下位障qΦbq_1的高度能由數學公式1表示。

qΦbq_1=Eg_1-q(Φm-χ_1)　(數學公式1)

在半導體是非晶矽的情況下位障qΦbq_2的高度能由數學公式2表示。

qΦbq_2=Eg_2-q(Φm-χ_2)　(數學公式2)

由於非晶矽的帶隙Eg_2比微晶矽的帶隙Eg_1更寬，因此，通過採用非晶矽作為與金屬接觸的半導體，能夠增大位障的高度。因此，減少了從半導體注入金屬的空穴的量，並且減少了截止電流。

因此，如圖4A到4C所示，具有比微晶半導體區133a更寬帶隙的非晶半導體區在半導體層中提供以便充當微晶半導體區133a與佈線129a和129b之間的位障區，由此能減少薄膜電晶體的截止電流。圖4A到4C所示薄膜電晶體的半導層包括與閘極絕緣層接觸的微晶半導體區和包括氮的非晶半導體區，該非晶半導體區使用具有更少缺陷和在價帶中帶邊緣具有某個能階的陡峭尾部的良序半導體層來形成。因此，減少了光漏電流和截止電流，並且增大了導通電流和場效應遷移率。因此，通過將此薄膜晶體管用於開關顯示裝置中的像素，顯示裝置實現了高對比度和高影像質量。此外，由於薄膜電晶體的大小能夠減小，因此，在使用此薄膜電晶體製造驅動器電路時，顯示裝置的框架能夠縮小。

(實施例3)

在此實施例中，將參照圖6A和6B，描述其結構與實施例1和實施例2的結構不同的薄膜電晶體。此實施例與實施例1的不同之處在於半導體層的結構。

圖6A所示的薄膜電晶體在基板101上方包括閘極電極103、半導體層143、在閘極電極103與半導體層143之間提供的閘極絕緣層105、與半導體層143接觸並充當源極區和汲極區的雜質半導體層131a和131b及與雜質半導體層131a和131b接觸的佈線129a和129b。另外，充當位障區的絕緣區125在半導體層143的側壁上提供，即，在半導體層143與佈線129a和129b之間提供。另外，形成絕緣層137以覆蓋薄膜電晶體的半導體層143、雜質半導體層131a和131b及佈線129a和129b。

半導體層143包括微晶半導體區143a和非晶半導體區143b。微晶半導體區143a具有與閘極絕緣層105接觸的表面(以下稱為第一表面)和面向第一表面並且與非晶半導體區143b接觸的表面(以下稱為第二表面)。非晶半導體區143b具有與微晶半導體區143a接觸的表面(以下稱為第一表面)和面向第一表面並且與一對雜質半導體區131a和131b和絕緣層137接觸的表面(以下稱為第二表面)。

或者是，如圖7所示，在半導體層143的側壁上提供的、即在半導體層143與佈線129a和129b之間提供的位障區可延伸到一對雜質半導體層131a和131b的表面的一部分，由此形成絕緣區125a。

圖6B所示的薄膜電晶體是雙閘極薄膜電晶體，包括具有與如圖6A所示絕緣層相同結構的覆蓋薄膜電晶體的絕緣層137和在絕緣層137上方並且與半導體層143重疊的背閘極電極139。也就是說，在與閘極電極103重疊的半導體層143的區中，微晶半導體區143a與閘極絕緣層105接觸，而閘極絕緣層105與閘極電極103接觸，並且非晶半導體區143b與絕緣層137接觸，而絕緣層137與背閘極電極139接觸。

微晶半導體區143a使用與實施例1中該微晶半導體區133a的材料類似的材料來形成。非晶半導體區143b使用與實施例1中該非晶半導體區133b的材料類似的材料來形成。在此實施例中，非晶半導體區143b未被分割，並且微晶半導體區143a的第一表面與閘極絕緣層105接觸，並且第二表面與非晶半導體區143b接觸，這是與實施例1中所述的薄膜電晶體不同的地方。

此實施例的薄膜電晶體包括充當佈線與包括微晶半導體區的半導體層之間位障區的絕緣區。半導體層包括與閘極絕緣層接觸的微晶半導體區和包括氮的非晶半導體區，該非晶半導體區使用具有更少缺陷和在價帶中帶邊緣具有某個能階的陡峭尾部的良序半導體層來形成。非晶半導體區在背通道側上提供。因此，減少了光漏電流和截止電流，並且增大了導通電流和場效應遷移率。因此，通過將此薄膜晶體管用於開關顯示裝置中的像素，顯示裝置實現了高對比度和高影像質量。

(實施例4)

在此實施例中，將參照圖8A到8C，描述其結構與實施例1到3的結構不同的薄膜電晶體。此實施例與實施例3之間的不同在於位障區。

圖8A所示的薄膜電晶體在基板101上方包括閘極電極103、半導體層143、在閘極電極103與半導體層143之間提供的閘極絕緣層105、與半導體層143接觸並充當源極區和汲極區的雜質半導體層131a和131b及與雜質半導體層131a和131b接觸的佈線129a和129b。另外，充當位障區的第一非晶區126a和第二非晶區126b在半導體層143的側壁上提供，即，在半導體層143與佈線129a和129b之間提供。另外，形成絕緣層137以覆蓋薄膜電晶體的半導體層143、雜質半導體層131a和131b及佈線129a和129b。

圖8B所示的薄膜電晶體是雙閘極薄膜電晶體，包括具有與如圖8A所示絕緣層相同結構的覆蓋薄膜電晶體的絕緣層137和在絕緣層137上方並且與半導體層143重疊的背閘極電極139。

圖8C是示出圖8A和圖8B的半導體層143和佈線129b的鄰近的放大視圖。作為位障區的第一非晶區126a被形成，以便部分地降低微晶半導體區143a的密度。也就是說，通過使部分微晶半導體區143a變為非晶而形成第一非晶區126a。作為位障區的第二非晶區126b是非晶半導體區143b的部分。第一非晶區126a和第二非晶區126b每個包括非晶矽、非晶矽鍺、非晶鍺或諸如此類。

微晶半導體區143a具有等於或大於1.0 eV且等於或小於1.2 eV的小帶隙。另一方面，非晶半導體區143b、作為位障區的第一非晶區126a及作為位障區的第二非晶區126b具有等於或大於1.6 eV且等於或小於1.8 eV的寬帶隙。

此實施例的薄膜電晶體包括具有比微晶半導體區更寬帶隙並且在包括微晶半導體區的半導體層與佈線之間提供以充當位障區的非晶區。半導體層包括與閘極絕緣層接觸的微晶半導體區和包括氮的非晶半導體區，該非晶半導體區使用具有更少缺陷和在價帶中帶邊緣具有某個能階的陡峭尾部的良序半導體層來形成。非晶半導體區在背通道側上提供。因此，減少了光漏電流和截止電流，並且增大了導通電流和場效應遷移率。因此，通過將此薄膜晶體管用於開關顯示裝置中的像素，顯示裝置實現了高對比度和高影像質量。

(實施例5)

在此實施例中，將參照圖9，描述其結構與實施例1到4的結構不同的薄膜電晶體。

圖9所示的薄膜電晶體在基板101上方包括閘極電極103、包括微晶半導體區133a和非晶半導體區對133b的半導體層133、在閘極電極103與半導體層133之間提供的閘極絕緣層105、與半導體層133接觸並充當源極區和汲極區的雜質半導體層131a和131b及與雜質半導體層131a和131b接觸的佈線129a和129b。另外，包括第一非晶區126a、第二非晶區126b和絕緣區125的位障區在半導體層133與佈線129a和129b之間提供。絕緣區125提供為與佈線129a和129b接觸。第一非晶區126a在絕緣區125與微晶半導體區133a之間提供，並且第二非晶區126b在絕緣區125與非晶半導體區133b之間提供。提供絕緣層137以覆蓋薄膜電晶體的半導體層133、雜質半導體層131a和131b及佈線129a和129b。

注意，雖然圖9示出單閘極薄膜電晶體，但雙閘極薄膜電晶體也能形成。此外，不是提供分割區形成的微晶半導體區133b，而是可在微晶半導體區133a上方提供未分割的非晶半導體區，如實施例3和實施例4中所述。

在此實施例的薄膜電晶體中，包括非晶區和絕緣區的位障區在半導體層133與佈線129a和129b之間提供。因此，與實施例1到4的情況相比，能夠進一步減少截止電流。

(實施例6)

下面參照圖10A到10D、圖11A和11B、圖12A到12D及圖22A到22D，描述用於製造實施例1中所述薄膜電晶體的方法。在此實施例中，將描述用於製造n通道薄膜電晶體的方法。

如圖10A所示，在基板101上方形成閘極電極103。隨後，形成閘極絕緣層105以便覆蓋閘極電極103。之後，形成微晶半導體層107。

能夠適當地使用實施例1中描述的基板101作為基板101。

閘極電極103適當地使用用於實施例1中所述閘極電極103的材料來形成。閘極電極103能夠通過以下方式形成：通過濺射法或真空蒸發法，使用上述材料在基板101上方形成傳導層；通過光刻法、噴墨法或諸如此類在傳導層上方形成掩模；以及使用掩模來蝕刻傳導層。此外，通過借助於噴墨法在基板上方使銀、金、銅或諸如此類的傳導納米膠(nanopaste)放電，並且烘烤傳導納米膠，能夠形成閘極電極103。為改進閘極電極103與基板101之間的粘合，可在基板101與閘極電極103之間提供任何上述金屬材料的氮化物層。此處傳導層在基板101上方形成，並借助於使用光掩模形成的抗蝕劑掩模進行蝕刻，以便形成閘極電極103。

注意，閘極電極103的側表面較佳是逐漸變細。這是因為在隨後步驟中在閘極電極103上方形成的絕緣層、半導體層和佈線層未斷開連接。為使閘極電極103的側表面形成為逐漸變細的形狀，可在使抗蝕劑掩模慢慢變小的同時執行蝕刻。

通過形成閘極電極103的工藝，也能同時形成閘極佈線(掃描線)和電容器佈線。注意，“掃描線”指選擇像素的佈線，而“電容器佈線”指連接到像素中儲存電容器的電極之一的佈線。然而，可單獨形成閘極電極103以及閘極佈線和電容器佈線之一或兩者而不限於以上所述。

使用實施例1中給出的材料，能夠通過CVD法、濺射法或諸如此類來形成閘極絕緣層105。在通過CVD法形成閘極絕緣層105的工藝中，通過以3 MHz到30 MHz(一般是13.56 MHz或27.12 MHz)的頻率應用高頻功率，或者以30 MHz到大約300 MHz(一般是60 MHz)的頻率在VHF頻帶中應用高頻功率，生成輝光放電等離子體。或者是，通過在1 GHz或更高的微波頻率應用高頻功率，生成輝光放電等離子體。借助於通過微波頻率或在VHF頻帶中使用高頻功率，能夠增大沉積速率。注意，高頻功率能夠以脈衝或持續方式應用。另外，通過將HF頻帶中的高頻功率和VHF頻帶中的高頻功率相互疊加，也減少大型基板中等離子體的不均勻性，以便能改進一致性，並且能增大沉積速率。在使用微波等離子體CVD設備在高頻率(1 GHz或更高)形成閘極絕緣層105時，能改進閘極電極與源極電極和汲極電極之間的介電強度，以便能夠獲得高度可靠的薄膜電晶體。

此外，當氧化矽層使用有機矽烷氣體通過CVD法形成為閘極絕緣層105時，能改進以後形成的半導體層的結晶度，以便能增大薄膜電晶體的導通電流和場效應遷移性。作為有機矽烷氣體，能夠使用諸如四乙氧基矽烷(TEOS)(化學式：Si(OC₂H₅)₄)、四甲基矽烷(TMS)(化學式：Si(CH₃)₄)、四甲基環四矽氧烷(tetramethylcyclotetrasiloxane)(TMCTS)、八甲基環四矽氧烷(octamethylcyclotetrasiloxane)(OMCTS)、六甲基二矽胺烷(hexamethyldisilazane)(HMDS)、三乙氧基矽烷(化學式：SiH(OC₂H₅)₃)或三(二甲基氨基)甲矽烷(trisdimethylaminosilane)(化學式：SiH(N(CH₃)₂)₃)等含矽化合物。

微晶半導體層107使用一般為微晶矽層、微晶矽鍺層、微晶鍺層或諸如此類的微晶半導體層來形成。較佳的是，微晶半導體層107具有3 nm到100 nm的厚度，並且更佳的是具有5 nm到50 nm的厚度。在微晶半導體層107太薄的情況下，減少薄膜電晶體的導通電流。在微晶半導體層107太厚的情況下，當薄膜電晶體在高溫操作時，增大薄膜電晶體的截止電流。微晶半導體層107的厚度設為3 nm到100 nm，較佳設為5 nm到50 nm，由此能控制薄膜電晶體的導通電流和截止電流。

在等離子體CVD設備的反應室中，借助於包括氫和含矽或鍺的沉積氣體的混合氣體，微晶半導體層107由輝光放電等離子體來形成。或者是，通過含矽或鍺的沉積氣體、氫和諸如氦、氖或氪等稀有氣體的混合物，微晶半導體層107由輝光放電等離子體來形成。使用由氫稀釋含矽或鍺的沉積氣體而得到的混合物，形成微晶矽、微晶矽鍺、微晶鍺或諸如此類，其中氫的流速率是沉積氣體的流速率的10到2000倍，較佳為10到200倍。在該情況下的沉積溫度較佳是室溫到300℃，更佳是200℃到280℃。

作為含矽或鍺的沉積氣體的典型示例，給出SiH₄、Si₂H₆、GeH₄和Ge₂H₆。

在閘極絕緣層105使用氮化矽層來形成的情況下，在微晶半導體層107的沉積的早期階段，可能形成非晶半導體區。在此類情況下，微晶半導體層107的結晶度低，並且薄膜電晶體的電特性差。因此，在使用氮化矽層形成閘極絕緣層105時，較佳在含矽或鍺的沉積氣體的稀釋速率高的條件下或者在低溫條件下沉積微晶半導體層107。一般情況下，氫的流速率是含矽或鍺的沉積氣體的流速率的200到2000倍(更佳為250到400倍)的高稀釋速率條件是較佳的。另外，用於微晶半導體層107的沉積的溫度為200℃到250℃的低溫條件是較佳的。在採用高稀釋速率條件或低溫條件時，增大了初始成核密度，減少了閘極絕緣層105上方的非晶成分，並且改進了微晶半導體層107的結晶度。此外，在使用氮化矽層形成的閘極絕緣層105的表面被氧化時，改進了與微晶半導體層107的粘合。作為氧化處理，能給出對氧化氣體的顯露、氧化氣體中的等離子體處理或諸如此類。

諸如氦、氬、氖、氪或氙等稀有氣體用作微晶半導體層107的源氣(source gas)，由此能增大微晶半導體層107的沉積速率。另外，由於沉積速率增大，因此，減少了微晶半導體層107中進入的雜質量；因此，能改進微晶半導體層107的結晶度。因此，增大了薄膜電晶體的導通電流和場效應遷移率，並且還能增大薄膜電晶體的生產量(throughput)。

在形成微晶半導體層107時，通過應用HF頻帶中3 MHz到30 MHz的高頻功率(一般是13.56 MHz或27.12 MHz的高頻功率)，或者VHF頻帶中大約30 MHz到300 MHz(一般是60 MHz)的高頻功率，生成輝光放電等離子體。或者是，通過在1 GHz或更高的微波頻率應用高頻功率，生成輝光放電等離子體。注意，高頻功率能夠以脈衝或持續方式應用。另外，通過將HF頻帶中的高頻功率和VHF頻帶中的高頻功率相互疊加，還降低大型基板中等離子體的不均勻性，以便能改進一致性，並且能增大沉積速率。

注意，在通過CVD設備的處理室的抽氣(evacuation)去除了諸如氮或氧等低質量雜質元素時，通過引入含矽或鍺的沉積氣體進行沉積，以用於形成微晶半導體層107。以上述方式，能減少微晶半導體層107中的雜質量。因此，能增強薄膜電晶體的電特性。此外，在微晶半導體層107形成前，在諸如氟氣氛、三氟化氮氣氛或氟矽烷(silane fluoride)氣氛等包含氟的氣氛中生成等離子體，並且將閘極絕緣層105顯露於氟等離子體，由此能形成濃密的微晶半導體層107。

隨後，如圖10B所示，在微晶半導體層107上方形成半導體層111。半導體層111包括微晶半導體區111a和非晶半導體區111b。隨後，在半導體層111上方形成雜質半導體層113。隨後，在雜質半導體層113上方形成抗蝕劑掩模115。

在借助於微晶半導體107作為籽晶(seed crystal)來部分進行晶體生長(減少了晶體生長)的此類條件下，能夠形成包括微晶半導體區111a和非晶半導體區111b的半導體層111。

在等離子體CVD設備的處理室中，借助於包括含矽或鍺的沉積氣體、氫和含氮的氣體的混合氣體，由輝光放電等離子體來形成半導體層111。含氮的氣體的示例包括氨、氮、三氟化氮、三氯化氮、氯胺、氟胺(fluoroamine)及諸如此類。輝光放電等離子體能夠如微晶半導體層107的情況中一樣生成。

在此情況下，含矽或鍺的沉積氣體與氫的流量比(flow ratio)與用於形成微晶半導體層107的流量比相同，並且含氮的氣體用於源氣，由此與微晶半導體層107的沉積條件相比，能減少晶體生長。具體而言，由於在源氣中包括含氮的氣體，因此，在半導體層111的沉積的早期階段部分地減少了晶體生長；因此，圓錐或金字塔微晶半導體區生長，並且形成非晶半導體區。此外，在沉積的中間階段或後期階段，停止圓錐或金字塔微晶半導體區的晶體生長，並且只沉積非晶半導體區。因此，在半導體層111，能夠形成微晶半導體區111a和非晶半導體區111b，該非晶半導體區使用具有更少缺陷和在價帶中帶邊緣具有某個能階的陡峭尾部的良序半導體層來形成。

此處用於形成半導體層111的條件的典型示例如下所述。氫的流速率是含矽或鍺的沉積氣體的流速率的10到2000倍，較佳是10到200倍。注意，在用於形成非晶半導體層的普通條件的典型示例中，氫的流速率是含矽或鍺的沉積氣體的流速率的0到5倍。

諸如氦、氖、氬、氪或氙等稀有氣體被引入半導體層111的源氣中，由此能增大微晶半導體層111的沉積速率。

較佳的是，半導體層111具有50 nm到350 nm的厚度，並且進一步較佳的是具有120 nm到250 nm的厚度。

此處借助於包括含氮的氣體的半導體層111的源氣，形成包括微晶半導體區111a和非晶半導體區111b的半導體層111。或者是，在通過將微晶半導體層107的表面顯露於含氮的氣體而在微晶半導體層107的表面上吸收氮後，借助於包括氫和含矽或鍺的沉積氣體的源氣，形成半導體層111。因此，能夠形成包括微晶半導體區111a和非晶半導體區111b的半導體層111。

在等離子體CVD設備的反應室中，通過含矽的沉積氣體、氫和磷化氫的混合物(由氫或矽烷進行稀釋)，由輝光放電等離子體來形成雜質半導體層113。通過以氫來稀釋含矽的沉積氣體，形成對其添加了磷的非晶矽或對其添加了磷的微晶矽。在製造p通道薄膜電晶體的情況下，可通過使用乙硼烷而不是磷化氫，由輝光放電等離子體來形成雜質半導體層113。

通過光刻步驟，能形成抗蝕劑掩模115。

隨後，借助於抗蝕劑掩模115，蝕刻微晶半導體層107、半導體層111和雜質半導體層113。通過此步驟，為每個元件分割微晶半導體層107、半導體層111和雜質半導體層113以形成半導體層117和雜質半導體層121。注意，半導體層117是半導體層111和微晶半導體層107的部分，並且包括微晶半導體區117a和非晶半導體區117b。

隨後，在保留抗蝕劑掩模115的狀態中執行等離子體處理，以便半導體117的側表面顯露於等離子體123(見圖10C)。此處，在氧化氣體或氮化氣體氣氛中生成等離子體，並且半導體層117顯露於等離子體123。氧化氣體的示例包括氧、臭氧、氧化亞氮、水汽、氧和氫的混合氣體及諸如此類。氮化氣體的示例包括氮、氨、三氟化氮、三氯化氮、氯胺、氟胺及諸如此類。氧化氣體或氮化氣體中等離子體的生成促使生成氧自由基或氮自由基。自由基與半導體層117發生反應，這在半導體層117的側表面上形成充當位障區的絕緣區125(見圖10D)。注意，可採用紫外光的照射而不是等離子體的照射來用於生成氧自由基或氮自由基。

在使用氧、臭氧、水汽或氧和氫的混合氣體作為氧化氣體的情況下，抗蝕劑由於等離子體照射而慢慢變小，並且比抗蝕劑掩模115更小的抗蝕劑掩模115a形成，如圖11A中所示。因此，通過等離子體處理，顯露的雜質半導體層121與半導體層117的側壁一起被氧化。因此，如圖11B所示，充當位障區的絕緣區125a在雜質半導體層121的側壁和部分頂部表面上及半導體層117的側壁上形成。

隨後，在雜質半導體層121和絕緣區125a上方形成傳導層127(見圖12A)。傳導層127能夠適當地使用與實施例1中描述的佈線129a和129b的材料類似的材料來形成。傳導層127通過CVD法、濺射法或真空蒸發法來形成。或者是，通過借助於絲網印刷法、噴墨法或諸如此類使銀、金、銅或諸如此類的傳導納米膠放電，並且烘烤傳導納米膠，可形成傳導層127。

隨後，通過光刻步驟來形成抗蝕劑掩模，並且借助於抗蝕劑掩模來蝕刻傳導層127，以便形成充當源極電極和汲極電極的佈線129a和129b(見圖12B)。傳導層127的蝕刻可以是乾蝕刻或濕蝕刻。注意，佈線129a和129b之一充當信號線及源極電極或汲極電極。然而，可在源極電極和汲極電極之外單獨提供信號線而不限於以上所述。

隨後，部分地蝕刻雜質半導體層121和半導體層117，以便形成充當源極和汲極區的一對雜質半導體層131a和131b。此外，形成包括微晶半導體區133a和所述一對非晶半導體區133b的半導體層133。此時，執行半導體層117的蝕刻，以便顯露微晶半導體區133a，由此半導體層133具有以下結構。在由佈線129a和129b覆蓋的區中，堆疊微晶半導體區133a和非晶半導體區133b，並且在佈線129a和129b未覆蓋但與閘極電極103重疊的區中，顯露微晶半導體區133a(見圖12C)。

由於在此處的蝕刻步驟中使用乾蝕刻，因此，佈線129a和129b的末端與雜質半導體層131a和131b的末端對齊。如果傳導層127要進行濕蝕刻，並且雜質半導體層121要進行乾蝕刻，則佈線129a和129b的末端和雜質半導體層131a和131b的末端是不對齊的。在此類情況下的截面中，佈線129a和129b的末端相比雜質半導體層131a和131b的末端位於內側上。

隨後，可執行乾蝕刻。乾蝕刻以微晶半導體區133a和非晶半導體區133b的低蝕刻率來執行，以便顯露的微晶半導體區133a和非晶半導體區133b不受損。換而言之，採用的條件是幾乎不損壞顯露的微晶半導體區133a和非晶半導體區133b的表面，並且幾乎沒有減少顯露的微晶半導體區133a和非晶半導體區133b的厚度。一般情況下，使用Cl₂、CF₄、N₂或諸如此類作為蝕刻氣體。對於蝕刻法沒有特定限制，並且能夠使用電感耦合等離子體(ICP)法、電容耦合等離子體(CCP)法、電子迴旋共振(ECR)法、反應離子蝕刻(RIE)法或諸如此類。注意，在形成微晶半導體區133a和非晶半導體區133b後，在不損壞微晶半導體區133a和非晶半導體區133b的條件下另外執行乾蝕刻，由此能夠去除顯露的微晶半導體區133a和非晶半導體區133b上方存在的例如殘餘物的雜質。

隨後，可對微晶半導體區133a和非晶半導體區133b的表面進行等離子體處理，一般是水等離子體處理、氧等離子體處理、氨等離子體處理、氮等離子體處理或諸如此類。

水等離子體處理能夠以某種方式執行，使得含水作為主要成分的氣體(以水汽(H₂O汽)為代表)被引入反應空間中，以便生成等離子體。隨後，去除抗蝕劑掩模。注意，抗蝕劑掩模的去除可在乾蝕刻之前執行。

在乾蝕刻後，連續執行水等離子體處理，由此也能去除抗蝕劑掩模的殘餘物。通過等離子體處理，能確保源極區與汲極區之間的絕緣，因此在完成的薄膜電晶體中能減少截止電流，並且能減少電特性的變化。

隨後，形成絕緣層137。絕緣層137能夠以與用於閘極絕緣層105的方式類似的方式來形成。

雖然圖12A到12D未示出，但通過水等離子體的執行，在源極區與汲極區之間的通道形成區上形成絕緣區220(見圖22A)。在本說明書中有“在使用氮化矽層形成的閘極絕緣層105的表面被氧化時，改進了與微晶半導體層107的粘合”的描述；絕緣區222通過氧化處理在閘極絕緣層105的表面上形成。除充當源極區和汲極區的雜質半導體層131a和131b的部分表面外，半導體層的頂部表面、底部表面和側表面覆蓋有使用氧化物形成的絕緣區(除絕緣區220和222外，使用氧化氣體形成的絕緣區125a包括在上面的絕緣區中時)。圖22B是示出圖22A中虛線圍繞部分的放大視圖。注意，在氧化矽膜用於閘極絕緣層105以充當氧化絕緣區222時，在閘極絕緣層105的表面上不執行氧化處理，除雜質半導體層131a和131b的部分表面外，半導體層的頂部表面、底部表面和側表面如上述情況一樣覆蓋有氧化絕緣區。

通過上述步驟，能夠製造像圖1A和圖2中所示薄膜電晶體等包括使用微晶半導體層形成的通道形成區的薄膜電晶體。此外，能夠以高生產率來製造低截止電流、高導通電流和高場效應遷移率的薄膜電晶體。

隨後，借助於通過光刻步驟形成的抗蝕劑掩模，在絕緣層137中形成開口(未示出)。隨後，形成背閘極電極139(見圖12D)。

背閘極電極139能夠通過以下方式形成：通過濺射法，使用實施例1中描述的材料來形成薄膜；以及使用通過光刻步驟形成的抗蝕劑掩模來蝕刻薄膜。或者是，通過應用或印刷包括具有高透光屬性的傳導聚合物的傳導合成物，並且烘烤該合成物，能夠形成背閘極電極139。

通過上述步驟，能夠製造如圖1B中所示的雙閘極薄膜電晶體。

注意，此實施例能夠應用到其他實施例。

(實施例7)

在此實施例中，將參照圖10A和10B及圖13A和13B，描述用於製造實施例2中所述薄膜電晶體的方法。

在與實施例6的方式類似的方式中，通過圖10A和10B的步驟在基板101上方形成閘極電極103、閘極絕緣層105、半導體層117及雜質半導體層121。

隨後，執行等離子體處理，其中，半導體層117的側表面顯露於等離子體124(見圖13A)。此處，等離子體在諸如氦、氖、氬、氪或氙等稀有氣體的氣氖中生成，並且將半導體層117顯露於等離子體124。稀有氣體氣氛中等離子體的生成促使生成稀有氣體自由基。該自由基雖然有能量，但它是低反應自由基；此自由基使半導體層117中的鍵(bond)斷裂，這降低了半導體層的密度。具體而言，在微晶半導體區117a中，密度降低造成了缺陷，並且使微晶半導體區117a部分地變得非晶。因此，在半導體層117的側表面上形成作為位障區的第一非晶區126a和第二非晶區126b(見圖13B)。

之後，通過與實施例6的步驟(見圖12A到12D)類似的步驟，能夠製造圖4A到4C中所示的具有高導通電流、高場效應遷移率和低截止電流的薄膜電晶體。

注意，此實施例能夠應用到其他實施例。

(實施例8)

在此實施例中，將參照圖10A到10D、圖11A和11B、圖12A到12D及圖14，描述用於製造實施例3中所述薄膜電晶體的方法。

在與實施例6的方式類似的方式中，通過圖10A到10D的步驟在基板101上方形成閘極電極103、閘極絕緣層105、半導體層117、雜質半導體層121及絕緣區125。

此外，在圖10C所示的步驟中使用諸如氧、臭氧、水汽或氧和氫的混合氣體等氧化氣體時，抗蝕劑由於等離子體照射而慢慢變小，並且比抗蝕劑掩模115更小的抗蝕劑掩模115a形成，如圖11A中所示。因此，通過等離子體處理，顯露的雜質半導體層121與半導體層117的側壁一起被氧化。因此，如圖11B中所示，充當位障區的絕緣區125a在雜質半導體層121的側壁和部分頂部表面上及半導體層117的側壁上形成。

隨後，在形成傳導層127後，通過執行光刻步驟和蝕刻步驟，佈線129a和129b形成，如圖12B中所示。隨後，部分地蝕刻雜質半導體層121和半導體層117，以便形成充當源極和汲極區的一對雜質半導體層131a和131b。此外，也形成包括微晶半導體區143a和非晶半導體區143b的半導體層143。此時，在顯露非晶半導體區143b而不顯露微晶半導體區143a的此類方式中執行半導體層117的蝕刻。因此，形成半導體層143，其中，微晶半導體區143a的表面之一與閘極絕緣層105接觸，另一表面與非晶半導體區143b接觸。

非晶半導體區143b的表面可進行等離子體處理，一般為水等離子體處理、氧等離子體處理、氨等離子體處理、氮等離子體處理或諸如此類。

水等離子體處理能夠以某種方式執行，使得含水作為主要成分的氣體(以水汽(H₂O汽)為代表)被引入反應空間中，以便生成等離子體。之後，去除用於形成半導體層143、佈線129a和129b及雜質半導體層131a和131b的抗蝕劑掩模。注意，抗蝕劑掩模的去除可在用於形成半導體層143的乾蝕刻之前執行。

如上所述，在形成非晶半導體區143b後，在不損壞非晶半導體區143b的條件下另外執行乾蝕刻，由此能夠去除非晶半導體區143b的顯露表面上存在的例如殘餘物的雜質。此外，在乾蝕刻後，連續執行水等離子體處理，由此也能去除抗蝕劑掩模的殘餘物。通過等離子體處理，能確保源極區與汲極區之間的絕緣，因此在完成的薄膜電晶體中能減少截止電流，並且能減少電特性的變化。

通過執行水等離子體處理，在源極區與汲極區之間的通道形成區上形成絕緣區224(見圖22C)。在本說明書中有“在使用氮化矽層形成的閘極絕緣層105的表面被氧化時，改進了與微晶半導體層107的粘合”的描述；絕緣區222通過氧化處理在閘極絕緣層105的表面上形成。除充當源極區和汲極區的雜質半導體層131a和131b的部分表面外，半導體層的頂部表面、底部表面和側表面覆蓋有使用氧化物形成的絕緣區(除絕緣區224和222外，使用氧化氣體形成的絕緣區125a包括在上面的絕緣區中時)。圖22D是示出圖22C中虛線圍繞部分的放大視圖。注意，在氧化矽膜用於閘極絕緣層105以充當氧化絕緣區222時，在閘極絕緣層105的表面上不執行氧化處理，並且除雜質半導體層131a和131b的部分表面外，半導體層的頂部表面、底部表面和側表面如上述情況一樣覆蓋有氧化絕緣區。

通過上述步驟，能夠製造圖6A和圖7中所示的具有高導通電流、高場效應遷移性和低截止電流的薄膜電晶體。

之後，通過形成絕緣層137和背閘極電極139，能夠製造圖6B中所示的具有高導通電流、高場效應遷移率和低截止電流的薄膜電晶體。

注意，此實施例能夠應用到其他實施例。

(實施例9)

在此實施例中，將參照圖10A和10B、圖12A和12B及圖13A和13B，描述用於製造實施例4中所述的薄膜電晶體的方法。

隨後，執行等離子體處理，其中，半導體層117的側表面顯露於等離子體124(見圖13A)。此處，等離子體在諸如氦、氖、氬、氪或氙等稀有氣體的氣氛中生成，並且將半導體層117顯露於等離子體124。稀有氣體氣氛中等離子體的生成促使生成稀有氣體自由基。該自由基雖然有能量，但它是低反應自由基；此自由基使半導體層117中的鍵斷裂，這降低了半導體層的密度。具體而言，在微晶半導體區117a中，密度降低造成了缺陷，並且使微晶半導體區117a變得非晶。因此，在半導體層117的側表面上形成作為位障區的第一非晶區126a和第二非晶區126b(見圖13B)。

之後，通過與實施例8的步驟類似的步驟(見圖12A和12B及圖14)，能夠製造圖8A到8C中所示的具有低截止電流的薄膜電晶體。

注意，此實施例能夠應用到其他實施例。

(實施例10)

在此實施例中，將參照圖10A到10D和圖13A，描述用於製造實施例5中所述的薄膜電晶體的方法。

在與實施例6的方式類似的方式中，通過圖10A和10B的步驟在基板101上方形成閘極電極103、閘極絕緣層105、半導體層117及雜質半導體層121。隨後，通過等離子體123照射半導體層117(圖10C)，以便在半導體層117的側壁上形成絕緣區125(見圖10D)。

隨後，如圖13A中所示，執行通過等離子體124的照射，以便在半導體層117上形成第一非晶區126a和第二非晶區126b。

注意，圖10C中所示的通過等離子體123的照射可在圖13A中所示的通過等離子體124的照射之後執行。

之後，通過與實施例6的步驟類似的步驟(見圖12A到12D)，能夠製造圖9中所示的具有低截止電流的薄膜電晶體。

(實施例11)

製造一種薄膜電晶體，並且通過在像素部分中及還在驅動器電路中使用該薄膜電晶體，能夠製造具有顯示功能的半導體裝置(也稱為顯示裝置)。此外，通過使用薄膜電晶體，在與像素部分相同基板的上方能夠形成部分或整個驅動器電路，由此能獲得面板上系統(system-on-panel)。

顯示裝置包括顯示元件。作為顯示元件，能夠使用液晶元件(也稱為液晶顯示元件)或發光元件(也稱為發光顯示元件)。發光元件在其類別中包括其亮度由電流或電壓來控制的元件，並且具體而言，在其類別中包括無機電致發光(EL)元件、有機EL元件及諸如此類。此外，能夠使用諸如電子墨水等其對比度由電效應來更改的顯示媒體。

另外，顯示裝置包括其中密封顯示元件的面板和模組，模組中包括控制器的IC及諸如此類安裝在面板上。此外，元件基板對應於顯示裝置的製造工藝中完成顯示元件前的一種模式，其提供有用於在多個像素的每個像素中供應電流到顯示元件的部件。具體而言，元件基板可處於其中僅提供顯示元件的像素電極的狀態中、形成要成為像素電極的傳導膜之後且在蝕刻傳導膜以形成像素電極之前的狀態中或任何其他狀態中。

注意，此說明書中的顯示裝置表示影像顯示裝置、顯示裝置或光源(包括照明裝置)。此外，“顯示裝置”在其類別中包括以下模組：包括諸如柔性印刷電路(FPC)、帶式自動鍵合(TAB)帶或附連的帶載封裝(TCP)的連接器的電路；具有在其末端提供有印刷佈線板的TCP或TAB帶的模組；以及具有通過玻璃上晶片(COG)法直接在顯示元件上安裝的積體電路(IC)的模組。

(實施例12)

此說明書中公開的半導體裝置能應用到電子紙。電子紙能用於各種領域的電子裝置，只要它們能夠顯示資料。例如，電子紙能夠應用到電子書(e-book)閱讀器、海報、諸如火車等交通工具中的廣告、數位簽名、公共資訊顯示(PID)、諸如信用卡等各種卡的顯示及諸如此類。圖19中示出電子裝置的示例。

圖19示出作為示例的電子書閱讀器2700，其中使用了電子紙張。例如，電子書閱讀器2700包括兩個外殼：外殼2701和外殼2703。外殼2701和外殼2703與合葉(hinge)2711組合在一起，以便電子書閱讀器2700能夠以合葉2711為軸打開和閉合。通過此類結構，電子書閱讀器2700能夠像紙質書本一樣操作。

顯示部分2705和顯示部分2707分別包含在外殼2701和外殼2703中。顯示部分2705和顯示部分2707可顯示一個影像或不同影像。例如，在顯示部分2705和顯示部分2707顯示不同影像的情況下，文本能夠在右側的顯示部分(圖19中的顯示部分2705)上顯示，並且圖形能夠在左側的顯示部分(圖19中的顯示部分2707)上顯示。

圖19示出為外殼2701提供了操作部分及諸如此類的示例。例如，為外殼2701提供有電源開關2721、操作鍵2723、揚聲器2725及諸如此類。通過操作鍵2723能夠翻頁。注意，鍵盤、指點裝置或諸如此類也可以在其上提供顯示部分的外殼的表面上提供。此外，可在外殼的背面或側表面上提供外部連接端子(耳機端子、USB端子、能夠連接到諸如AC適配器和USB電纜等各種電纜的端子或諸如此類)、記錄媒體插入部分及諸如此類。另外，電子圖書閱讀器2700可具有電子詞典的功能。

電子圖書閱讀器2700可具有能夠以無線方式傳送和接收資料的配置。通過無線通信，能夠從電子圖書伺服器購買和下載期望的圖書資料或諸如此類。

(實施例13)

此說明書中公開的半導體裝置能夠應用到多種電子裝置(包括遊戲機)。電子裝置的示例是電視機(也稱為電視或電視接收器)、電腦或諸如此類的監視器、諸如數位攝像機或數位攝影機等攝像機、數位相框、移動電話手機(也稱為移動電話或移動電話裝置)、攜帶型遊戲控制臺、攜帶型資訊終端、音頻再現裝置、諸如彈球盤(pachinko)機等大型遊戲機及諸如此類。

圖20A示出作為電子裝置的示例的電視機9600。在電視機9600中，顯示部分9603結合在外殼9601中。顯示部分9603能夠顯示影像。此處外殼9601由支架9605支撐。

電視機9600能夠通過外殼9601的操作開關或單獨的遙控器9610進行操作。頻道和音量能夠通過遙控器9610的操作鍵9609進行控制，以便顯示部分9603上顯示的影像能夠受到控制。此外，遙控器9610可提供有用於顯示從遙控器9610輸出的資料的顯示部分9607。

注意，電視機9600提供有接收器、數據機及諸如此類。借助於接收器，能夠接收一般電視廣播。另外，在顯示裝置經數據機用或不用導線連接到通信網路時，能夠執行單向(從發送器到接收器)或雙向(在發送器與接收器之間或者在接收器之間)資訊通信。

圖20B示出作為電子裝置的示例的數位相框9700。例如，在數位相框9700中，顯示部分9703結合在外殼9701中。顯示部分9703能夠顯示多種影像。例如，顯示部分9703能夠顯示數位攝像機或諸如此類取得的影像的資料，並且充當普通相框。

注意，數位相框9700提供有操作部分、外部連接部分(USB端子、能夠連接到諸如USB電纜等各種電纜的端子或諸如此類)、記錄媒體插入部分及諸如此類。雖然這些元件可在提供顯示部分的表面上提供，但較佳的是在數位相框9700的設計的側表面或背面上提供它們。例如，儲存通過數位攝像機取得的影像的資料的記憶體插入數位相框的記錄媒體插入部分，由此，影像資料能夠被傳送並隨後在顯示部分9703上顯示。

數位相框9700可配置成以無線方式傳送和接收資料。可採用以無線方式傳送期望的影像資料以便顯示的結構。

圖21是示出攜帶型電腦的示例的透視圖。

在圖21的攜帶型電腦中，具有顯示部分9303的頂部外殼9301和具有鍵盤9304的底部外殼9302能通過閉合連接頂部外殼9301和底部外殼9302的合葉單元而相互重疊。圖21的攜帶型電腦便於攜帶，並且在使用鍵盤輸入的情況下，合葉單元打開，並且用戶能看著顯示部分9303來輸入。

除鍵盤9304外，底部外殼9302包括用其能夠執行輸入的指向裝置9306。此外，在顯示部分9303是觸摸輸入面板時，能夠通過觸摸顯示部分的部分而執行輸入。底部外殼9302包括諸如CPU或硬碟等算術功能部分。另外，底部外殼9302包括外部連接埠9305，例如符合USB的通信標準的通信電纜等另一裝置插入該埠。

頂部外殼9301包括顯示部分9307，並且能通過將顯示部分9307向頂部外殼9301的內側滑動而在其中保持它；因此，頂部外殼9301能具有大的顯示幕幕。另外，用戶能調整頂部外殼9301中能保持的顯示部分9307的螢幕的定向。在頂部外殼9301中能保持的顯示部分9307是觸摸輸入面板時，通過觸摸頂部外殼9301中能保持的顯示部分9307的部分，能夠執行輸入。

頂部外殼9301中能保持的顯示部分9303或顯示部分9307通過液晶顯示面板、諸如有機發光元件或無機發光元件等發光顯示面板或諸如此類的影像顯示裝置來形成。

另外，圖21中所示的攜帶型電腦能提供有接收器及諸如此類，並能接收TV廣播以在顯示部分上顯示影像。用戶能通過滑動顯示部分9307而在顯露顯示部分9307的整個螢幕時觀看電視廣播，並在連接頂部外殼9301和底部外殼9302的合葉單元保持閉合時調整螢幕角度。在此情況下，合葉單元不打開，並且顯示不在顯示部分9303上執行。另外，執行僅用於顯示電視廣播的電路的啓動。因此，功耗能降到最低，這對於其電池容量有限的攜帶型電腦是有益的。

[示例1]

在此示例中，將描述圖6A中所示的單閘極薄膜電晶體的電特性的變化，該薄膜電晶體是實施例3中描述的薄膜電晶體。

首先將參照圖15A到15D來描述該薄膜電晶體的製造工藝。

在基板301上方形成絕緣層302，並且在絕緣層302上方形成閘極電極303。

此處玻璃基板(Corning Incorporated製造的EAGLE XG)用作基板301。

通過借助於在20 sccm流速率的氬離子來濺射鈦靶，在絕緣層302上方形成50 nm厚的鈦層。隨後，通過借助於在50 sccm流速率的氬離子來濺射鋁靶，在其上方形成380 nm厚的鋁層。隨後，通過借助於在20 sccm流速率的氬離子濺射鈦靶，在其上方形成120 nm厚的鈦層。隨後，在為鈦層塗敷抗蝕劑後，使用第一光掩模來執行曝光。之後，執行顯影(development)，以便形成抗蝕劑掩模。

隨後，使用抗蝕劑掩模來執行蝕刻，以便形成閘極電極303。此處，借助於電感耦合等離子體(ICP)設備，在ICP功率為600 W、偏置功率為250 W、壓力為1.2 Pa以及蝕刻氣體包括流速率為60 sccm的三氯化硼和流速率為20 sccm的氯的條件下執行第一蝕刻處理。隨後，在ICP功率為500 W、偏置功率為50 W、壓力為2.0 Pa、以及蝕刻氣體包括流速率為80 sccm的氟化碳的條件下執行第二蝕刻處理。

之後，去除抗蝕劑掩模。

隨後，在閘極電極303和閘極絕緣層302上方形成閘極絕緣層305和微晶半導體層307。

此處形成厚度為110 nm的氮化矽層和厚度為110 nm的氮氧化矽層作為閘極絕緣層305。

氮化矽層通過等離子體CVD法形成，其中使用13.56 MHz的RF功率源頻率和370 W的RF功率源的功率，在如下沉積條件下執行等離子體放電：矽烷、氫、氮和氨分別以40 sccm、500 sccm、550 sccm和140 sccm的流速率作為源氣引入，並且被穩定；處理室的壓力設為100 Pa；以及基板溫度設為280℃。

氮氧化矽層通過等離子體CVD法形成，其中使用13.56 MHz的RF功率源頻率和30 W的RF功率源的功率，在如下沉積條件下執行等離子體放電：矽烷和氧化亞氮分別以5 sccm和300 sccm的流速率作為源氣引入，並且被穩定；處理室的壓力設為25 Pa；以及基板溫度設為280℃。

隨後，在從處理室取出基板後，清除處理室的內部，並且非晶矽層作為保護層沉積在處理室中。隨後，將基板轉移到處理室中，並且形成30 nm厚的微晶半導體層307。

微晶半導體層307通過等離子體CVD法形成，其中使用13.56 MHz的RF功率源頻率和50 W的RF功率源的功率，在如下沉積條件下執行等離子體放電：矽烷、氫和氬分別以10 sccm、1500 sccm和1500 sccm的流速率作為源氣引入，並且被穩定；處理室的壓力設為280 Pa；以及基板溫度設為280℃。通過至此的步驟提供的結構在圖15A中示出。

隨後，在微晶半導體層307上方形成半導體層311，並且在半導體層311上方形成雜質半導體層313。

半導體層311通過等離子體CVD法形成，其中使用13.56 MHz的RF功率源頻率和100 W的RF功率源的功率，在如下沉積條件下執行等離子體放電：矽烷、1000 ppm氨(以氫來稀釋)、氫和氬分別以40 sccm、125 sccm、1375 sccm和2000 sccm的流速率作為源氣引入，並且被穩定；處理室的壓力設為280 Pa；以及基板溫度設為280℃。

形成厚度為50 nm的對其添加了磷的非晶矽層作為雜質半導體層313。雜質半導體層313通過等離子體CVD法形成，其中使用13.56 MHz的RF功率源頻率和60 W的RF功率源的功率，在如下沉積條件下執行等離子體放電：矽烷和0.5%磷化氫(以氫來稀釋)的流速率分別為100 sccm和170 sccm；沉積溫度設為280℃；以及壓力設為170 Pa。

隨後，為雜質半導體層313塗敷抗蝕劑，並且執行使用第二光掩模的曝光和顯影，以便形成抗蝕劑掩模315。

通過至此的步驟提供的結構在圖15B中示出。

借助於抗蝕劑掩模，蝕刻微晶半導體層307、半導體層311和雜質半導體層313，以便形成包括微晶半導體區317a、非晶半導體區317b的半導體層317和雜質半導體層319。

此處形成三個樣本。關於樣本1，借助於ICP設備，在如下蝕刻條件下執行蝕刻：源功率設為1000 W，偏置功率設為80 W，壓力設為1.51 Pa，以及氯用作1000 sccm流速率的蝕刻氣體。在樣本2和樣本3的每個中，借助於ICP設備，在如下蝕刻條件下執行蝕刻：ICP功率設為450 W，偏置功率設為100 W，壓力設為2.0 Pa，以及三氯化硼、氟化碳和氧分別用作36 sccm、36 sccm和8 sccm流速率的蝕刻氣體。

隨後，樣本2和樣本3每個要進行等離子體處理，其中，在保留抗蝕劑掩模315的條件上，將半導體層317的側表面顯露於等離子體323(見圖15C)。

在樣本2上，借助於ICP設備，在ICP功率設為2000 W、偏置功率設為350 W、以及壓力設為0.67 Pa的條件下，以100 sccm流速率在氧氣氛中執行等離子體處理，以便形成作為位障區325的絕緣區(此處，氧化矽區)。在樣本3上，借助於ICP設備，在ICP功率設為2000 W、偏置功率設為350 W、以及壓力設為0.67 Pa的條件下，以300 sccm流速率在氬氣氛中執行等離子體處理，以便形成作為位障區325的絕緣區(此處，非晶矽區)。

隨後，去除抗蝕劑掩模(見圖15D)。

隨後，如圖16A中所示，形成傳導層327以覆蓋閘極絕緣層305、半導體層317和雜質半導體層319。此處通過借助於在20 sccm流速率的氬離子來濺射鈦靶，形成50 nm厚的鈦層，並且通過借助於在50 sccm流速率的氬離子來濺射鋁靶，在其上方形成200 nm厚的鋁層。隨後，通過借助於在20 sccm流速率的氬離子來濺射鈦靶，在其上方形成50 nm厚的鈦層。

隨後，在為傳導層327塗敷抗蝕劑後，使用第三光掩模來執行曝光。之後，執行顯影，以便形成抗蝕劑掩模。借助於抗蝕劑掩模，執行乾蝕刻。在此蝕刻中，蝕刻傳導層327，以便形成佈線329，蝕刻雜質半導體層319，以便形成源極區和汲極區330。此外，部分地蝕刻半導體層317。

此處蝕刻條件如下：IPC功率為450 W；偏置功率為100 W；壓力為1.9 Pa；以及蝕刻氣體包括流速率為60 sccm的三氯化硼和流速率為20 sccm的氯。蝕刻半導體層317以具有其高度為20 nm到40 nm的凹部分。因此，在與佈線329不重疊的半導體層317中的區的厚度為165 nm到185 nm。注意，在此樣本中，充當源極電極和汲極電極的佈線329的平面形狀是線性的。

之後，去除抗蝕劑掩模。通過至此的步驟提供的結構在圖16B中示出。

隨後，通過氟化碳等離子體照射半導體層317的表面，以便去除半導體層317的表面上剩餘的雜質。此處蝕刻條件如下：源功率設為1000 W；偏置功率設為0 W；壓力設為0.67 Pa；以及蝕刻氣體是100 sccm流速率的氟化碳。

隨後，氮化矽層形成為絕緣層337。作為沉積條件，SiH₄、NH₃、氮和氫分別在20 sccm、220 sccm、450 sccm和450 sccm的流速率作為源氣引入；此外，處理室中的壓力設為160 Pa，基板溫度設為250℃，以及等離子體放電在200 W的輸出執行，由此形成厚度300 nm的氮化矽層。

隨後，雖然在圖16C中未示出，但在為絕緣層337塗敷抗蝕劑後，執行使用第四光掩模的曝光和顯影，以便形成抗蝕劑掩模。借助於抗蝕劑掩模，通過乾蝕刻法部分地蝕刻絕緣層，以便顯露充當源極電極和汲極電極的佈線329。另外，通過乾蝕刻法蝕刻部分絕緣層337和部分閘極絕緣層305，以便顯露閘極電極303。之後，去除抗蝕劑掩模。

通過上述步驟，製造了薄膜電晶體341(見圖16C)。

隨後，圖17和圖18A、18B示出薄膜電晶體的電特性的測量結果。在圖17和圖18A、18B的每個圖形中，水平軸指示閘極電壓，左側垂直軸指示汲極電流以及右側垂直軸指示場效應遷移性。在汲極電壓為1 V時的電流與電壓特性及在汲極電壓為10 V時的電流與電壓特性由實線表示。在汲極電壓為10 V時的場效應遷移率由虛線表示。注意，場效應遷移率是在此示例的薄膜電晶體具有3.5 μm的通道長度、19.7 μm的通道寬度、220 nm的閘極絕緣層厚度及5.17的平均電容率的條件下計算得出的。

圖17示出樣本1的薄膜電晶體的電特性。圖18A示出樣本2的薄膜電晶體的電特性，並且圖18B示出樣本3的薄膜電晶體的電特性。

表1示出樣本1到樣本3的每個薄膜電晶體中的汲極電壓為10 V和閘極電壓為15V時的導通電流(表示為Ion(Vg=15 V))、最小截止電流(表示為Ioff(min))、電壓比在最小截止電流的閘極電壓小10V時的截止電流(表示為Ioff(min. -10 V))、汲極電壓為10 V並且閘極電壓為-30 V時的截止電流(表示為Ioff(Vg=-30 V))、閾值電壓(表示為Vth)、亞閾值擺幅值(表示為S值)及汲極電壓為10 V時的場效應遷移率(μ_FE(Vd=10V))。

從表1中，樣本1到樣本3的薄膜電晶體的場效應遷移率的值是與彼此相同的。然而，樣本1的Ioff(min. -10 V)大約是樣本2的該值的20倍。此處，Ioff(min. -10 V)示出截止電流的跳躍，樣本1是在半導體層317的側表面未顯露於等離子體323的情況下的樣本，並且樣本2是半導體層317的側表面顯露於等離子體323的情況下的樣本。樣本1的Ioff(min. -10 V)大約是半導體層317的側表面顯露於等離子體323的情況下樣本3的該值的2.2倍。

半導體層317的側表面未顯露於等離子體323的情況下樣本1的Ioff(Vg=-30 V)是半導體層317的側表面顯露於作為等離子體323的氧等離子體的情況下樣本2的該值的100倍或更高。此外，樣本1的Ioff(Vg=-30 V)是半導體層317的側表面顯露於作為等離子體323的氬等離子體的情況下樣本3的該值的20倍或更高。

根據上述內容，如在樣本2和樣本3中一樣，在將半導體層317的側表面顯露於等離子體323並且在半導體層317的側壁上提供絕緣區或非晶區時，能減少薄膜電晶體的截止電流。因此，通過為顯示裝置使用具有樣本2或樣本3的結構的薄膜電晶體，像素能具有小的儲存電容器和高開口率(aperture ratio)；因此，顯示裝置能實現高影像質量和高清晰度。

本申請案基於2009年12月21日向日本專利局申請的日本專利申請(序號2009-289838)，該申請的完整內容於此併入參考。

101．．．基板

103．．．閘極電極

105．．．閘極絕緣層

107．．．微晶半導體層

111．．．半導體層

111a．．．微晶半導體區

111b．．．非晶半導體區

113．．．雜質半導體層

115．．．抗蝕劑掩模

117a．．．微晶半導體區

117b．．．非晶半導體區

121．．．雜質半導體層

123．．．離子體

125．．．絕緣區

126a．．．第一非晶半區

126b．．．第二非晶區

129a．．．佈線

129b．．．佈線

131a．．．雜質半導體層

131b．．．雜質半導體層

133．．．半導體層

133a．．．微晶半導體區

133b．．．非晶半導體區

137．．．絕緣層

139．．．背閘極電極

143a．．．微晶半導體區

143b．．．非晶半導體區

220．．．絕緣區

222．．．絕緣區

224．．．絕緣區

301．．．基板

302．．．絕緣層

303．．．閘極電極

305．．．閘極絕緣層

307．．．微晶半導體層

311．．．半導體層

313．．．雜質半導體層

315．．．抗蝕劑掩模

317．．．半導體層

317a．．．微晶半導體區

317b．．．非晶半導體區

319．．．雜質半導體層

325．．．位障區

327．．．傳導層

329．．．佈線

330．．．汲極區

337．．．絕緣層

341．．．薄膜電晶體

2700．．．電子書閱讀器

2701．．．外殼

2703．．．外殼

2705．．．顯示部分

2707．．．顯示部分

2711．．．合葉

2721．．．電源開關

2723．．．操作鍵

2725．．．揚聲器

9301．．．頂部外殼

9302．．．底部外殼

9303．．．顯示部分

9304．．．鍵盤外部連接埠

9305．．．外部連接埠

9306．．．指向裝置

9307．．．顯示部分

9600．．．電視機

9601．．．外殼

9603．．．顯示部分

9605．．．支架

9607．．．顯示部分

9609．．．操作鍵

9610．．．遙控器

9700．．．數位相框

9701．．．外殼

9703．．．顯示部分

圖1A到1D是示出根據本發明的一個實施例的薄膜電晶體的截面圖。

圖2是示出根據本發明的一個實施例的薄膜電晶體的截面圖。

圖3A到3C是示出根據本發明的一個實施例的薄膜電晶體的頂視圖。

圖4A到4C是示出根據本發明的一個實施例的薄膜電晶體的截面圖。

圖5A到5C是根據本發明的一個實施例的描述電晶體的帶圖。

圖6A和6B是各自示出根據本發明的一個實施例的薄膜電晶體的截面圖。

圖7是示出根據本發明的一個實施例的薄膜電晶體的截面圖。

圖8A到8C是各自示出根據本發明的一個實施例的薄膜電晶體的截面圖。

圖9是示出根據本發明的一個實施例的薄膜電晶體的截面圖。

圖10A到10D是示出根據本發明的一個實施例的用於製造薄膜電晶體的方法的截面圖。

圖11A和11B是示出根據本發明的一個實施例的用於製造薄膜電晶體的方法的截面圖。

圖12A到12D是示出根據本發明的一個實施例的用於製造薄膜電晶體的方法的截面圖。

圖13A和13B是示出根據本發明的一個實施例的用於製造薄膜電晶體的方法的截面圖。

圖14是示出根據本發明的一個實施例的用於製造薄膜電晶體的方法的截面圖。

圖15A到15D是示出根據本發明的一個實施例的用於製造薄膜電晶體的方法的截面圖。

圖16A到16C是示出根據本發明的一個實施例的用於製造薄膜電晶體的方法的截面圖。

圖17是示出薄膜電晶體的電特性的曲線圖。

圖18A和18B是各自示出薄膜電晶體的電特性的曲線圖。

圖19是示出電子圖書閱讀器的一個示例的外視圖。

圖20A和20B是分別示出電視機和數位相框的示例的外視圖。

圖21是示出攜帶型電腦的示例的透視圖。

圖22A到22D是示出根據本發明的一個實施例的薄膜電晶體的截面圖。

125、137．．．絕緣區

137．．．絕緣區

129a、129b．．．佈線

139．．．背閘極電極

Claims

一種薄膜電晶體，包括：閘極電極；閘極絕緣層，在該閘極電極上方；半導體層，在該閘極絕緣層上方，該半導體層與該閘極電極重疊；雜質半導體層，在該半導體層上方；位障區，在該半導體層的側表面上；以及佈線，在該雜質半導體層和該位障區上方，該佈線係電連接到該雜質半導體層，其中，該半導體層包括具有凹凸表面的微晶半導體區和第一非晶半導體區。
一種薄膜電晶體，包括：閘極電極；閘極絕緣層，在該閘極電極上方；背閘極電極；絕緣層，與該背閘極電極接觸；半導體層；雜質半導體層；位障區，在該半導體層的側表面上；以及佈線，其中，該半導體層、該雜質半導體層及該佈線係設置在該閘極絕緣層與該絕緣層之間，其中，該半導體層包括具有凹凸表面的微晶半導體區和第一非晶半導體區。
如申請專利範圍第2項所述的薄膜電晶體，其中，該閘極電極係和該背閘極電極相互電連接。
如申請專利範圍第1或2項所述的薄膜電晶體，其中，該位障區是絕緣區。
如申請專利範圍第1或2項所述的薄膜電晶體，其中，該位障區是第二非晶半導體區，以及其中，該位障區的帶隙比該微晶半導體區的帶隙更寬。
如申請專利範圍第5項所述的薄膜電晶體，其中，該微晶半導體區的帶隙等於或大於1.0eV並且等於或小於1.2eV，以及其中，該位障區的帶隙等於或大於1.6eV並且等於或小於1.8eV。
如申請專利範圍第1或2項所述的薄膜電晶體，其中，該位障區包括該半導體層的該側表面上的第二非晶半導體區和該第二非晶半導體區上的絕緣區。
一種薄膜電晶體，包括：閘極電極；閘極絕緣層，在該閘極電極上方；半導體層，在該閘極絕緣層上方，該半導體層與該閘極電極重疊；雜質半導體層，在該半導體層上方；該半導體層的側表面上的區域，其中，該區域包括該半導體層的材料的氧化物；以及佈線，在該雜質半導體層和該區域上方，該佈線係電連接到該雜質半導體層，其中，該半導體層包括微晶半導體區和第一非晶半導體區。
一種薄膜電晶體，包括：閘極電極；閘極絕緣層，在該閘極電極上方；半導體層，在該閘極絕緣層上方，該半導體層與該閘極電極重疊；雜質半導體層，在該半導體層上方；該半導體層的側表面上的區域，其中，該區域包括該半導體層的材料的氮化物；以及佈線，在該雜質半導體層和該區域上方，該佈線係電連接到該雜質半導體層，其中，該半導體層包括微晶半導體區和第一非晶半導體區。
如申請專利範圍第1、2、8、及9項中任一項所述的薄膜電晶體，其中，分割該第一非晶半導體區，並且部分地顯露與該閘極電極重疊的區中的該微晶半導體區。