[go: up one dir, main page]

TWI495761B - 蝕刻劑成分以及使用其製造金屬圖樣及薄膜電晶體陣列面板之方法 - Google Patents

蝕刻劑成分以及使用其製造金屬圖樣及薄膜電晶體陣列面板之方法 Download PDF

Info

Publication number
TWI495761B
TWI495761B TW098120882A TW98120882A TWI495761B TW I495761 B TWI495761 B TW I495761B TW 098120882 A TW098120882 A TW 098120882A TW 98120882 A TW98120882 A TW 98120882A TW I495761 B TWI495761 B TW I495761B
Authority
TW
Taiwan
Prior art keywords
acid
compound
etchant composition
weight
group
Prior art date
Application number
TW098120882A
Other languages
English (en)
Other versions
TW201018747A (en
Inventor
Young-Joo Choi
Bong-Kyun Kim
Byeong-Jin Lee
Jong-Hyun Choung
Sun-Young Hong
Nam-Seok Suh
Hong-Sick Park
Ky-Sub Kim
Seung-Yong Lee
Joon-Woo Lee
Young-Chul Park
Young-Jun Jin
Seung-Jae Yang
Hyun-Kyu Lee
Sang-Hoon Jang
Min-Ki Lim
Original Assignee
Samsung Display Co Ltd
Dongwoo Fine Chem Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd, Dongwoo Fine Chem Co Ltd filed Critical Samsung Display Co Ltd
Publication of TW201018747A publication Critical patent/TW201018747A/zh
Application granted granted Critical
Publication of TWI495761B publication Critical patent/TWI495761B/zh

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/30—Imagewise removal using liquid means
    • G03F7/32—Liquid compositions therefor, e.g. developers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06—Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/18—Acidic compositions for etching copper or alloys thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Metallurgy (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • ing And Chemical Polishing (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Thin Film Transistor (AREA)

Description

蝕刻劑成分以及使用其製造金屬圖樣及薄膜電晶體陣列面板之方法
本揭示案係關於一種蝕刻劑成分，以及一種製造金屬圖樣及薄膜電晶體陣列面板之方法。
在近代，諸如液晶顯示器、電漿顯示裝置、電泳顯示器及有機電致發光裝置之平板顯示器的使用量已有所增加。
該顯示裝置可具備薄膜電晶體，薄膜電晶體可連接至彼此以絕緣方式交叉之閘極線及資料線。
可經由閘極線而輸入諸如閘極接通電壓及閘極斷開電壓之掃描信號(或閘極信號)，且可經由資料線而輸出顯示信號(或資料信號)。
隨著顯示裝置之尺寸之擴大，如閘極線及資料線之配線之長度亦可隨其增加。隨著配線之長度及其電阻之增加，可能有必要降低配線之升高電阻，以便經由配線而適當地傳輸信號。
此外，應擴大配線之厚度或寬度，以便降低配線之電阻。然而，配線之擴大厚度可能會遇到某些困難，使得可能歸因於厚度擴大而產生階梯狀差異，且置放於擴大配線上方之其他配線可能歸因於階梯狀差異而斷裂。因此，在配線之擴大寬度的情況下，孔徑比可能減小。
本發明之例示性實施例可提供一種蝕刻劑成分以及一種製造金屬圖樣及薄膜電晶體陣列面板之方法，其具有確保配線之良好蝕刻特性之益處。
根據本發明之一例示性實施例，提供一種蝕刻劑成分。蝕刻劑成分包括對於成分之總重量而言為約40至約65wt%的磷酸、約2至約5wt%的硝酸、約2至約20wt%的乙酸、約0.1至約2wt%的含有磷酸鹽之化合物、約0.1至約2wt%的同時含有胺基及羧基之化合物，及剩餘重量百分比之水。
蝕刻劑成分可進一步包括約0.1至約2wt%的除乙酸外之有機酸。
除乙酸外之有機酸可為選自由以下各者組成之群的至少一材料：丁酸、檸檬酸、甲酸、葡萄糖酸、乙醇酸、丙二酸、草酸、戊酸，及除乙酸外之水溶性有機酸。
含有磷酸鹽之化合物可為磷酸中之一個、兩個或三個氫原子經鹼金屬或鹼土金屬取代之材料。
含有磷酸鹽之化合物可為選自由磷酸二氫鈉及磷酸二氫鉀組成之群的至少一材料。
同時含有胺基及羧基之化合物可為選自以下各者的至少一材料：丙胺酸基化合物、丁胺酸基化合物、麩胺酸基化合物、甘胺酸基化合物、亞胺基二乙酸基化合物、氮基三乙酸基化合物，及肌胺酸基化合物。
蝕刻劑成分可蝕刻基於銅或銅合金之單層結構及基於銅或銅合金之具有兩個或兩個以上層之多層結構。
蝕刻劑成分可進一步包括選自由以下各者組成之群的至少一材料：蝕刻控制劑、界面活性劑、金屬離子錯隔劑、腐蝕抑制劑，及pH控制劑。
水較佳地為去離子水。
根據本發明之另一例示性實施例，提供一種形成金屬圖樣之方法。該方法包括以下步驟：沈積包括銅或銅合金之金屬層；在金屬層上形成光阻圖樣；藉由使用光阻圖樣作為遮罩而蝕刻金屬層；及移除光阻圖樣。使用蝕刻劑成分來進行蝕刻金屬層之步驟，蝕刻劑成分包括對於成分之總重量而言為約40至約65wt%的磷酸(H3 PO4 )、約2至約5wt%的硝酸(HNO3 )、約2至約20wt%的乙酸(CH3 COOH)、約0.1至約2wt%的含有磷酸鹽之化合物、約0.1至約2wt%的同時含有胺基及羧基之化合物，及剩餘重量百分比之水。
蝕刻成分可進一步包括約0.1至約2wt%的除乙酸外之有機酸。
除乙酸外之有機酸可為選自由以下各者組成之群的至少一材料：丁酸、檸檬酸、甲酸、葡萄糖酸、乙醇酸、丙二酸、草酸、戊酸，及除乙酸外之水溶性有機酸。
含有磷酸鹽之化合物可為磷酸中之一個、兩個或三個氫原子經鹼金屬或鹼土金屬取代之材料。
含有磷酸鹽之化合物可為選自由磷酸二氫鈉及磷酸二氫鉀組成之群的至少一材料。
同時含有胺基及羧基之化合物可為選自以下各者的至少一材料：丙胺酸基化合物、丁胺酸基化合物、麩胺酸基化合物、甘胺酸基化合物、亞胺基二乙酸基化合物、氮基三乙酸基化合物，及肌胺酸基化合物。
蝕刻劑成分可蝕刻基於銅或銅合金之單層結構及基於銅或銅合金之具有兩個或兩個以上層之多層結構。
蝕刻劑成分可進一步包括選自由以下各者組成之群的至少一材料：蝕刻控制劑、界面活性劑、金屬離子錯隔劑、腐蝕抑制劑，及pH控制劑。
水較佳地為去離子水。
在本發明之另一例示性實施例中，提供一種製造薄膜電晶體陣列面板之方法。該方法包括以下步驟：在絕緣基板上形成閘極線；形成與閘極線交叉且具有源電極之資料線，及面向源電極之汲電極；在源電極及汲電極周圍形成半導體層；及形成接觸汲電極之像素電極。關於形成閘極線之步驟及形成資料線之步驟中的至少一者，將包括銅或銅合金之金屬層沈積至絕緣基板上，且藉由使用蝕刻劑成分來蝕刻金屬層，蝕刻劑成分包括對於成分之總重量而言為約40至約65wt%的磷酸(H3 PO4 )、約2至約5wt%的硝酸(HNO3 )、約2至約20wt%的乙酸(CH3 COOH)、約0.1至約2wt%的含有磷酸鹽之化合物、約0.1至約2wt%的同時含有胺基及羧基之化合物，及剩餘重量百分比之水。
關於形成閘極線之步驟，將包括銅或銅合金之金屬層沈積至絕緣基板上，且藉由使用蝕刻劑成分來蝕刻金屬層，藉此形成閘極線或資料線，蝕刻劑成分包括對於成分之總重量而言為約40至約65wt%的磷酸(H3 PO4 )、約2至約5wt%的硝酸(HNO3 )、約2至約20wt%的乙酸(CH3 COOH)、約0.1至約2wt%的含有磷酸鹽之化合物、約0.1至約2wt%的同時含有胺基及羧基之化合物，及剩餘重量百分比之水。接著，將光阻膜塗布至閘極線上。藉由使用金屬層作為遮罩而將光阻膜曝露至自絕緣基板之後部所照明之光，且顯影光阻膜以藉此形成光阻圖樣。接著將熱或光施加至光阻圖樣。
蝕刻劑成分可進一步包括約0.1至約2wt%的除乙酸外之有機酸。
關於根據本發明之一例示性實施例之蝕刻劑成分之使用，可在製程穩定性及良好蝕刻輪廓的情況下同時蝕刻基於銅或銅合金之單層結構或基於銅或銅合金之金屬之具有兩個或兩個以上層之多層結構的金屬導線。
此外，蝕刻劑成分可展現極佳生產力，此在於：蝕刻劑成分可具有均一蝕刻特性而不會損壞下伏層組件，且蝕刻劑成分可適用於大面積基板而不會損壞裝置。
另外，蝕刻劑成分可用來形成薄膜電晶體陣列面板之低電阻導線而不會造成導線之斷裂或減小孔徑比。
自結合附加圖式而採取之下列描述，可更詳細地理解本發明之例示性實施例。
在下文中將參看隨附圖式來較全面地描述本發明，該等圖式中展示本發明之實施例。
將藉由待參看隨附圖式詳細地描述之例示性實施例來清楚地理解本發明之優點及特徵以及達成該等優點及特徵之方法。然而，熟習此項技術者應認識到，可以各種不同方式來修改所描述實施例，而皆不背離本發明之精神或範疇。此詳細描述中所揭示之例示性實施例僅係用於增強對本發明之理解，且應理解，本發明不限於所揭示實施例，而相反地，本發明意欲涵蓋包括於附加申請專利範圍之精神及範疇內的各種修改及等效配置。
現在將詳細地描述根據本發明之一例示性實施例的蝕刻劑成分。
根據本發明之一例示性實施例的蝕刻劑成分包括(例如)對於成分之總重量而言為約40至約65wt%的磷酸(H3 PO4 )、約2至約5wt%的硝酸(HNO3 )、約2至約20wt%的乙酸(CH3 COOH)、約0.1至約2wt%的除乙酸外之有機酸、約0.1至約2wt%的含有磷酸鹽之化合物、約0.1至約2wt%的同時含有胺基及羧基之化合物，及剩餘重量百分比之水。
磷酸可作為主要氧化劑而蝕刻銅及銅合金。磷酸之含量為(例如)按成分之總重量計的約40wt%至約65wt%。在磷酸之含量小於約40wt%的情況下，銅蝕刻速度可能降低或可能進行非均一蝕刻，使得可能不能獲得所要蝕刻特性。對比而言，在磷酸之含量超過約65wt%的情況下，感光膜之化學可濕性可能變得升高，且結果，感光膜之末端部分可能提高或捲起。在感光膜在其末端處捲起的情況下，可在感光膜之末端與接觸感光膜之銅及銅合金之金屬之間產生間隙，且蝕刻劑可經由間隙而過度流入，使得標靶可被部分地過度蝕刻。在該情況下，可擴大經過度蝕刻部分與未經過度蝕刻部分之間的單側臨界尺寸，且可更改縱橫比、蝕刻深度及蝕刻時間。此外，可能減小銅及銅合金膜圖樣之線寬，使得可能不能獲得所要電阻特性。
硝酸充當氧化劑，且具有與磷酸一起控制蝕刻速度、蝕刻深度及縱橫比之作用。硝酸之含量為(例如)按成分之總重量計的約2wt%至約5wt%。在硝酸之含量小於約2wt%的情況下，銅蝕刻速度可能降低，或可能發生非均一蝕刻，使得產生污點或斑點。對比而言，在硝酸之含量超過約5wt%的情況下，感光膜可能剝落。關於感光膜之剝落，可過度蝕刻下伏金屬層，使得配線斷裂，或該層可變得難以適當地充當電極。
乙酸亦充當氧化劑，且其含量為(例如)按成分之總重量計的約2wt%至約20wt%。在乙酸之含量小於約2wt%的情況下，可能不能流暢地進行銅蝕刻，使得可能在基板中部分地產生銅殘餘物。在乙酸之含量超過約20wt%的情況下，可能過度蝕刻銅金屬，使得可能不能獲得均一蝕刻特性。
除乙酸外之有機酸充當用於氧化銅金屬之輔助氧化劑，且其含量為(例如)按成分之總重量計的約0.1wt%至約2wt%。在有機酸之含量小於約0.1wt%的情況下，可能部分地產生銅殘餘物，而在有機酸之含量超過約2wt%的情況下，可能過度蝕刻銅金屬。
除乙酸外之有機酸可為選自(例如)丁酸、檸檬酸、甲酸、葡萄糖酸、乙醇酸、丙二酸、草酸、戊酸及除乙酸外之水溶性有機酸的至少一材料。
含有磷酸鹽之化合物控制銅蝕刻速度，且其含量為按成分之總重量計的約0.1wt%至約2wt%。在含有磷酸鹽之化合物之含量小於約0.1wt%的情況下，其可能不能適當地充當銅蝕刻速度控制劑。對比而言，在含有磷酸鹽之化合物之含量超過約2wt%的情況下，銅蝕刻速度可能降低，使得可能產生銅殘餘物，且導致非均一蝕刻特性。
含有磷酸鹽之化合物為(例如)磷酸中之一個、兩個或三個氫原子經鹼金屬或鹼土金屬取代之鹽，且含有磷酸鹽之化合物可為選自(例如)磷酸二氫鈉及磷酸二氫鉀的至少一材料。
同時含有胺基及羧基之化合物亦控制銅蝕刻速度，且其含量為按成分之總重量計的約0.1wt%至約2wt%。在同時含有胺基及羧基之化合物之含量小於約0.1wt%的情況下，可能不能控制銅蝕刻速度，使得可能發生過度蝕刻。在同時含有胺基及羧基之化合物之含量超過約2wt%的情況下，銅蝕刻速度可能降低，使得蝕刻時間可能增加，且可能導致與生產力相關聯之困難。
同時含有胺基及羧基之化合物可為選自(例如)基於丙胺酸、丁胺酸、麩胺酸、甘胺酸、亞胺基二乙酸、氮基三乙酸及肌胺酸之化合物的至少一材料。
根據本發明之一例示性實施例的蝕刻劑成分可進一步包括選自(例如)蝕刻控制劑、界面活性劑、金屬離子錯隔劑、腐蝕抑制劑及pH控制劑的至少一材料。
關於本發明之一例示性實施例，較佳地使用去離子水作為水內容物(water content)，且去離子水更佳地具有約18MΩ/cm或更大之電阻率，其良好地適應於在半導體製造製程中使用。
在下文中將藉由實例及比較實例來較全面地描述本發明，但應理解，該等實例僅係用於增強對本發明之理解，且本發明不限於彼等實例。
現在將參看圖1A至圖12C來描述實例。
<實例>
製造具有含有銅或銅合金之金屬配線層之顯示面板。
製備尺寸為約300mm×約400mm之基於玻璃材料之基板，且將含有銅或銅合金之金屬層沈積至基板上以作為閘極線及資料線。在金屬層上形成光阻圖樣。
製備約180kg之含有根據表1中所列出之成分比之磷酸(H3 PO4 )、硝酸(HNO3 )、乙酸(CH3 COOH)、乙醇酸、磷酸二氫鈉、亞胺基二乙酸及水的蝕刻劑成分。將蝕刻劑成分放入實驗噴塗蝕刻設備(由K. C Tech Company製造，型號為ETCHER(TFT))中，且在約30℃、約33℃及約35℃下進行蝕刻製程。確定總蝕刻時間，使得由端點偵測器(EPD)所偵測之時間分別增加約50%、約70%、約90%及約110%之量。將基板放入蝕刻設備中且進行噴塗。當對於閘極線及資料線之蝕刻完成時，將基板取出且利用去離子水進行清洗。藉由掃描電子顯微鏡(SEM，由HITACHI Company製造，型號為S-4700)來觀測蝕刻輪廓，且評估由端點偵測器(為了方便起見，在下文中被簡稱為EPD)所偵測之總時間、單側臨界尺寸損失(為了方便起見，在下文中被簡稱為CD偏斜)及在蝕刻之後殘餘物之存在或不存在。此後，藉由使用熱風乾燥器來乾燥基板，且藉由使用光阻剝離器來剝離光阻。在清洗及乾燥之後，再次觀測蝕刻輪廓，且評估EPD、CD偏斜、錐角及在蝕刻之後殘餘物之存在或不存在。
((蝕刻特性結果標準))
◎(極佳)：EPD約70秒，CD偏斜約2μm，錐角=約70度至約90度
○(良好)：EPD約75秒，CD偏斜約3μm，錐角=約60度至約70度
△(一般)：EPD約80秒，CD偏斜約4μm，錐角=約50度至約60度
×(差)：EPD約80秒，CD偏斜>約4μm，錐角<約50度
表1中列出基於以上所識別之標準之結果。
如自表1所知，在使用根據本發明之一例示性實施例的蝕刻劑成分來共同地蝕刻複數個金屬層的情況下，可獲得一般(△)、良好(○)或極佳(◎)之蝕刻特性，且未發現蝕刻殘餘物。
圖1A至圖6C為Cu層及CuO/Cu層在蝕刻製程完成之後的截面SEM像片。
圖1A至圖1D為在約30℃下藉由使用根據實例8之蝕刻劑成分所蝕刻之Cu層的截面SEM像片，且圖2A至圖2D為在約30℃下藉由使用根據實例8之蝕刻劑成分所蝕刻之CuO/Cu層的截面SEM像片。
圖1A至圖1D說明Cu配線層在其藉由使用含有重量百分比(wt%)比率為約60、約3、約12、約1.0、約2.0、約2.0及約20之磷酸、硝酸、乙酸、乙醇酸、磷酸二氫鈉、亞胺基二乙酸及水之蝕刻劑成分進行蝕刻之後的輪廓。首先，結果為：Cu層以約73秒而在EPD方面良好。關於圖1A之基於EPD+約50%的情況，結果為：Cu層以約3.5μm而在CD偏斜方面一般。關於圖1B之基於EPD+約70%的情況，Cu層之CD偏斜結果為約5.0μm，而關於圖1C之基於EPD+約90%的情況，Cu層之CD偏斜為約7.1μm，且關於圖1D之基於EPD+約110%的情況，CD偏斜為約7.3μm。此外，關於所有相關情況，皆未發現蝕刻殘餘物。
圖2A至圖2D說明CuO/Cu配線層在其藉由使用含有重量百分比(wt%)比率為約60、約3、約12、約1.0、約2.0、約2.0及約20之磷酸、硝酸、乙酸、乙醇酸、磷酸二氫鈉、亞胺基二乙酸及水之蝕刻劑成分進行蝕刻之後的輪廓。首先，結果為：CuO/Cu層以約69秒而在總蝕刻時間方面極佳。關於圖2A之基於EPD+約50%的情況，結果為：CuO/Cu層以約3.1μm而在CD偏斜方面一般。關於圖2B之基於EPD+約70%的情況，CuO/Cu層之CD偏斜結果為約3.7μm，而關於圖2C之基於EPD+約90%的情況，CuO/Cu層之CD偏斜為約5.3μm，且關於圖2D之基於EPD+約110%的情況，CD偏斜為約6.4μm。此外，關於所有相關情況，皆未發現蝕刻殘餘物。
圖3A至圖3D為在約33℃下藉由使用根據實例8之蝕刻劑成分所蝕刻之Cu層的截面SEM像片，且圖4A至圖4D為在約33℃下藉由使用根據實例8之蝕刻劑成分所蝕刻之CuO/Cu層的截面SEM像片。
圖3A至圖3D說明Cu配線層在其藉由使用含有重量百分比(wt%)比率為約60、約3、約12、約1.0、約2.0、約2.0及約20之磷酸、硝酸、乙酸、乙醇酸、磷酸二氫鈉、亞胺基二乙酸及水之蝕刻劑成分進行蝕刻之後的輪廓。首先，結果為：Cu層以約62秒而在EPD方面極佳。關於圖3A之基於EPD+約50%的情況，結果為：Cu層之CD偏斜以約4.1μm而為一般的。關於圖3B之基於EPD+約70%的情況，Cu層之CD偏斜結果為約5.2μm，而關於圖3C之基於EPD+約90%的情況，Cu層之CD偏斜為約6.4μm，且關於圖3D之基於EPD+約110%的情況，Cu層之CD偏斜為約7.5μm。此外，關於所有相關情況，皆未發現蝕刻殘餘物。
圖4A至圖4D說明CuO/Cu配線層在其藉由使用含有重量百分比(wt%)比率為約60、約3、約12、約1.0、約2.0、約2.0及約20之磷酸、硝酸、乙酸、乙醇酸、磷酸二氫鈉、亞胺基二乙酸及水之蝕刻劑成分進行蝕刻之後的輪廓。首先，結果為：CuO/Cu層以約61秒而在總蝕刻時間方面極佳。關於圖4A之基於EPD+約50%的情況，結果為：CuO/Cu層之CD偏斜以約3.5μm而為一般的。關於圖4B之基於EPD+約70%的情況，CuO/Cu層之CD偏斜結果為約4.5μm，而關於圖4C之基於EPD+約90%的情況，CuO/Cu層之CD偏斜為約5.0μm，且關於圖4D之基於EPD+約110%的情況，CD偏斜為約6.2μm。此外，關於所有相關情況，皆未發現蝕刻殘餘物。
圖5A至圖5C為在約35℃下藉由使用根據實例8之蝕刻劑成分所蝕刻之Cu層的截面SEM像片，且圖6A至圖6C為在約35℃下藉由使用根據實例8之蝕刻劑成分所蝕刻之CuO/Cu層的截面SEM像片。
圖5A至圖5C說明Cu配線層在其藉由使用含有重量百分比(wt%)比率為約60、約3、約12、約1.0、約2.0、約2.0及約20之磷酸、硝酸、乙酸、乙醇酸、磷酸二氫鈉、亞胺基二乙酸及水之蝕刻劑成分進行蝕刻之後的輪廓。首先，結果為：Cu層以約56秒而在EPD方面極佳。關於圖5A之基於EPD+約50%的情況，結果為：Cu層之CD偏斜以約3.7μm而為一般的。關於圖5B之基於EPD+約70%的情況，Cu層之CD偏斜結果為約4.8μm，且關於圖5C之基於EPD+約90%的情況，Cu層之CD偏斜為約6.2μm。此外，關於所有相關情況，皆未發現蝕刻殘餘物。
圖6A至圖6C說明CuO/Cu配線層在其藉由使用含有重量百分比(wt%)比率為約60、約3、約12、約1.0、約2.0、約2.0及約20之磷酸、硝酸、乙酸、乙醇酸、磷酸二氫鈉、亞胺基二乙酸及水之蝕刻劑成分進行蝕刻之後的輪廓。首先，結果為：CuO/Cu層以約56秒而在總蝕刻時間方面極佳。關於圖6A之基於EPD+約50%的情況，結果為：CuO/Cu層之CD偏斜以約2.4μm而為良好的。關於圖6B之基於EPD+約70%的情況，CuO/Cu層之CD偏斜為約4.8μm，且關於圖6C之基於EPD+約90%的情況，CuO/Cu層之CD偏斜為約5.3μm。此外，關於所有相關情況，皆未發現蝕刻殘餘物。
隨著EPD增加，CD偏斜按比例增加，且含有CuO之雙層圖樣結果為在CD偏斜方面小於Cu層之CD偏斜。依據不同溫度而在CD偏斜方面未出現顯著差異，且在整個結構中始終未發現蝕刻殘餘物。
如以上所描述，自Cu層及CuO/Cu層在蝕刻製程之後的截面SEM像片可得知，可在使用根據本發明之一例示性實施例的蝕刻劑成分來蝕刻閘極線及資料線的情況下獲得極佳輪廓。
圖7A至圖12C為Cu層及CuO/Cu層在蝕刻製程完成且將上覆光阻圖樣自其移除之後的截面SEM像片。
圖7A至圖7D為在約30℃下藉由使用根據實例8之蝕刻劑成分所蝕刻且經由移除上覆光阻圖樣所處理之Cu層的截面SEM像片，且圖8A至圖8D為在約30℃下藉由使用根據實例8之蝕刻劑成分所蝕刻且經由移除上覆光阻圖樣所處理之CuO/Cu層的截面SEM像片。
圖7A至圖7D說明Cu配線層在其藉由使用含有重量百分比(wt%)比率為約60、約3、約12、約1.0、約2.0、約2.0及約20之磷酸、硝酸、乙酸、乙醇酸、磷酸二氫鈉、亞胺基二乙酸及水之蝕刻劑成分進行蝕刻且將上覆光阻圖樣自其移除之後的輪廓。首先，結果為：Cu層以約73秒而在EPD方面良好。關於圖7A之基於EPD+約50%的情況，結果為：Cu層之上側CD偏斜、下側CD偏斜、錐角分別以約4.4μm、約4.7μm及約86.2度而為極佳的。關於圖7B之基於EPD+約70%的情況，Cu層之上側CD偏斜、下側CD偏斜及錐角結果分別為約3.1μm、約2.9μm及約91.3度，且關於圖7C之基於EPD+約90%的情況，Cu層之上側CD偏斜、下側CD偏斜及錐角為約1.8μm、約1.1μm及約99.8度。關於圖7D之基於EPD+約110%的情況，圖樣被部分地毀壞，且因此不能進行量測。此外，關於所有相關情況，皆未發現蝕刻殘餘物。
圖8A至圖8D說明CuO/Cu配線層在其藉由使用含有重量百分比(wt%)比率為約60、約3、約12、約1.0、約2.0、約2.0及約20之磷酸、硝酸、乙酸、乙醇酸、磷酸二氫鈉、亞胺基二乙酸及水之蝕刻劑成分進行蝕刻且將上覆光阻圖樣自其移除之後的輪廓。首先，結果為：CuO/Cu層以約69秒而在EPD方面極佳。關於圖8A之基於EPD+約50%的情況，結果為：CuO/Cu層之上側CD偏斜、下側CD偏斜及錐角分別以約6.0μm、約6.8μm及約81.1度而為極佳的。關於圖8B之基於EPD+約70%的情況，CuO/Cu層之上側CD偏斜、下側CD偏斜及錐角結果分別為約5.3μm、約5.6μm及約81.5度，而關於圖8C之基於EPD+約90%的情況，CuO/Cu層之上側CD偏斜、下側CD偏斜及錐角分別為約4.2μm、約4.2μm及約90.0度，且關於圖8D之基於EPD+約110%的情況，CuO/Cu層之上側CD偏斜、下側CD偏斜及錐角分別為約4.1μm、約3.9μm及約89.4度。關於所有相關情況，皆未發現蝕刻殘餘物。
圖9A至圖9D為Cu層在其在約33℃下藉由使用根據實例8之蝕刻劑成分進行蝕刻且將上覆光阻圖樣自其移除之後的截面SEM像片，且圖10A至圖10D為CuO/Cu層在其在約33℃下藉由使用根據實例8之蝕刻劑成分進行蝕刻且將上覆光阻圖樣自其移除之後的截面SEM像片。
圖9A至圖9D說明Cu配線層在其藉由使用含有重量百分比(wt%)比率為約60、約3、約12、約1.0、約2.0、約2.0及約20之磷酸、硝酸、乙酸、乙醇酸、磷酸二氫鈉、亞胺基二乙酸及水之蝕刻劑成分進行蝕刻且將上覆光阻圖樣自其移除之後的輪廓。首先，結果為：Cu層以約62秒而在EPD方面極佳。關於圖9A之基於EPD+約50%的情況，結果為：Cu層之上側CD偏斜、下側CD偏斜及錐角分別以約3.9μm、約4.3μm及約88.7度而為極佳的。關於圖9B之基於EPD+約70%的情況，Cu層之上側CD偏斜、下側CD偏斜及錐角結果分別為約3.0μm、約2.7μm及約93.9度，而關於圖9C之基於EPD+約90%的情況，Cu層之上側CD偏斜、下側CD偏斜及錐角為約2.3μm、約1.6μm及約99.5度，且關於圖9D之基於EPD+約110%的情況，Cu層之上側CD偏斜、下側CD偏斜及錐角分別為約1.6μm、約0.9μm及約99.0度。關於所有相關情況，皆未發現蝕刻殘餘物。
圖10A至圖10D說明CuO/Cu配線層在其藉由使用含有重量百分比(wt%)比率為約60、約3、約12、約1.0、約2.0、約2.0及約20之磷酸、硝酸、乙酸、乙醇酸、磷酸二氫鈉、亞胺基二乙酸及水之蝕刻劑成分進行蝕刻且將上覆光阻圖樣自其移除之後的輪廓。首先，結果為：CuO/Cu層以約61秒而在總蝕刻時間方面極佳。關於圖10A之基於EPD+約50%的情況，結果為：CuO/Cu層之上側CD偏斜、下側CD偏斜及錐角分別以約5.6μm、約5.9μm及約88.3度而為極佳的。關於圖10B之基於EPD+約70%的情況，CuO/Cu層之上側CD偏斜、下側CD偏斜及錐角結果分別為約5.5μm、約5.2μm及約92.2度，而關於圖10C之基於EPD+約90%的情況，CuO/Cu層之上側CD偏斜、下側CD偏斜及錐角為約5.1μm、約4.8μm及約92.2度，且關於圖10D之基於EPD+約110%的情況，CuO/Cu層之上側CD偏斜、下側CD偏斜及錐角分別為約4.2μm、約3.4μm及約97.7度。關於所有相關情況，皆未發現蝕刻殘餘物。
圖11A至圖11C為Cu層在其在約35℃下藉由使用根據實例8之蝕刻劑成分進行蝕刻且將上覆光阻圖樣自其移除之後的截面SEM像片，且圖12A至圖12C為CuO/Cu層在其在約35℃下藉由使用根據實例8之蝕刻劑成分進行蝕刻且將上覆光阻圖樣自其移除之後的截面SEM像片。
圖11A至圖11C說明Cu配線層在其藉由使用含有重量百分比(wt%)比率為約60、約3、約12、約1.0、約2.0、約2.0及約20之磷酸、硝酸、乙酸、乙醇酸、磷酸二氫鈉、亞胺基二乙酸及水之蝕刻劑成分進行蝕刻且將上覆光阻圖樣自其移除之後的輪廓。首先，結果為：Cu層以約56秒而在EPD方面極佳。關於圖11A之基於EPD+約50%的情況，結果為：Cu層之上側CD偏斜、下側CD偏斜及錐角分別以約4.3μm、約4.9μm及約83.2度而為極佳的。關於圖11B之基於EPD+約70%的情況，Cu層之上側CD偏斜、下側CD偏斜及錐角結果分別為約3.7μm、約3.4μm及約91.3度，且關於圖11C之基於EPD+約90%的情況，Cu層之上側CD偏斜、下側CD偏斜及錐角分別為約2.6μm、約2.0μm及約96.0度。關於所有相關情況，皆未發現蝕刻殘餘物。
圖12A至圖12C說明CuO/Cu配線層在其藉由使用含有重量百分比(wt%)比率為約60、約3、約12、約1.0、約2.0、約2.0及約20之磷酸、硝酸、乙酸、乙醇酸、磷酸二氫鈉、亞胺基二乙酸及水之蝕刻劑成分進行蝕刻且將上覆光阻圖樣自其移除之後的輪廓。首先，結果為：CuO/Cu層以約56秒而在總蝕刻時間方面極佳。關於圖12A之基於EPD+約50%的情況，結果為：CuO/Cu層之上側CD偏斜、下側CD偏斜及錐角分別以約6.1μm、約6.7μm及約76.4度而為極佳的。關於圖12B之基於EPD+約70%的情況，CuO/Cu層之上側CD偏斜、下側CD偏斜及錐角結果分別為約5.1μm、約4.7μm及約95.8度，且關於圖12C之基於EPD+約90%的情況，CuO/Cu層之上側CD偏斜、下側CD偏斜及錐角分別為約4.3μm、約4.2μm及約90.7度。關於所有相關情況，皆未發現蝕刻殘餘物。
隨著EPD增加，CD偏斜按比例增加，且含有CuO之雙層圖樣結果為在錐角方面小於Cu層之錐角。依據不同溫度而在CD偏斜方面未出現顯著差異，且在整個結構中始終未發現蝕刻殘餘物。
如以上所描述，自Cu層及CuO/Cu層在蝕刻製程完成且將上覆光阻圖樣自其移除之後的截面SEM像片可得知，可在使用根據本發明之一例示性實施例的蝕刻劑成分來蝕刻閘極線及資料線的情況下獲得極佳輪廓。
<比較實例>
關於比較實例，除了蝕刻劑成分與實例之蝕刻劑成分有所區別以外，在與關於該等實例之條件相同的條件下進行實驗。
製備尺寸為約300mm×約400mm之基於玻璃材料之基板，且將含有銅或銅合金之金屬層沈積至基板上以作為閘極線及資料線。
製備180kg之含有根據表2中所列出之成分比之磷酸(H3 PO4 )、硝酸(HNO3 )、乙酸(CH3 COOH)、乙醇酸、磷酸二氫鈉、亞胺基二乙酸及水的蝕刻劑成分。將蝕刻劑成分放入實驗噴塗蝕刻設備(由K. C Tech Company製造，型號為ETCHER(TFT))中，且在約30℃、約33℃及約35℃下進行蝕刻製程。確定總蝕刻時間，使得由端點偵測器(EPD)所偵測之時間分別增加約50%、約70%、約90%及約110%之量。將基板放入蝕刻設備中且進行噴塗。當對於閘極線及資料線之蝕刻完成時，將基板取出且藉由去離子水進行清洗。藉由掃描電子顯微鏡(SEM，由HITACHI Company製造，型號為S-4700)來觀測蝕刻輪廓，且評估由端點偵測器(為了方便起見，在下文中被簡稱為EPD)所偵測之總蝕刻時間、單側臨界尺寸損失(為了方便起見，在下文中被簡稱為CD偏斜)及在蝕刻之後殘餘物之存在或不存在。此後，藉由使用熱風乾燥器來乾燥基板，且藉由使用光阻剝離器來剝離光阻。在清洗及乾燥之後，再次觀測蝕刻輪廓，且評估EPD、CD偏斜、錐角及在蝕刻之後殘餘物之存在或不存在。
((蝕刻特性結果標準))
◎(極佳)：EPD約70秒，CD偏斜約2μm，錐角=約70度至約90度
○(良好)：EPD約75秒，CD偏斜約3μm，錐角=約60度至約70度
△(一般)：EPD約80秒，CD偏斜約4μm，錐角=約50度至約60度
×(差)：EPD約80秒，CD偏斜>約4μm，錐角<約50度
表2中列出基於以上所識別之標準之結果。
自表2可得知，當藉由使用根據比較實例之蝕刻劑成分來共同地蝕刻複數個金屬層時，存在展現差蝕刻特性之情況，其中未偵測到EPD，或圖樣被毀壞或部分地未蝕刻。因此，不同於根據本發明之一例示性實施例的蝕刻劑成分，在應用根據比較實例之蝕刻劑成分以供實際蝕刻製程使用方面存在困難。
現在將描述一種使用根據本發明之一例示性實施例的蝕刻劑成分來製造液晶顯示器的方法。然而，本發明不限於液晶顯示器，而可應用於在製造其他種類之顯示裝置(諸如，有機電致發光裝置、電漿顯示裝置及電泳顯示器)時使用。
現在將詳細地描述一種使用根據本發明之一例示性實施例的蝕刻劑成分來製造薄膜電晶體陣列面板的方法。
圖13為根據本發明之一例示性實施例的用於液晶顯示器之薄膜電晶體陣列面板的布局圖，且圖14為沿著圖13之XIV-XIV線所截取之薄膜電晶體陣列面板的橫截面圖。
將複數個閘極線121形成於絕緣基板110上以傳輸閘極信號。閘極線121在水平方向上前進，且每一者部分地形成複數個閘電極124。
閘極線121可藉由鋁基金屬(諸如，鋁(Al)及鋁合金)、銀基金屬(諸如，銀(Ag)及銀合金)、銅基金屬(諸如，銅(Cu)及銅合金)、鉬基金屬(諸如，鉬(Mo)及鉬合金)、鉻(Cr)、鉭(Ta)或鈦(Ti)而形成。閘極線121可具有多層結構，多層結構具有在物理性質方面彼此不同之兩個導電層。關於本例示性實施例，閘極線121含有(例如)選自銅基金屬(諸如，銅(Cu)及銅合金)之氧化銅(CuO)。
參看圖14，在閘電極124之兩側處將外塗層膜141a形成於絕緣基板110上，且使其上覆有閘極絕緣層145。將半導體島154以及歐姆接觸163及165依序形成於閘極絕緣層145上。將複數個資料線171及複數個汲電極175形成於歐姆接觸163及165以及閘極絕緣層145上。
資料線171在垂直方向上前進，且與閘極線121交叉，以便傳輸資料電壓。使複數個分枝自各別資料線171朝向汲電極175突出，以便形成源電極173。將一對彼此分離之源電極173與汲電極175彼此相對地置放，同時以閘電極124為中心。
具有源電極173之資料線171及汲電極175較佳地係藉由耐火金屬(諸如，鉬、鉻、鉭及鈦)或其合金而形成，且可具有多層結構，多層結構具有耐火金屬基層及低電阻導電層。舉例而言，多層結構可為具有鉻或鉬(合金)基下層及鋁(合金)基上層之雙層結構，或具有鉬(合金)基下層、鋁(合金)基中間層及鉬(合金)基上層之三層結構。此外，資料線171及汲電極175可藉由各種其他金屬或導體而形成。關於本例示性實施例，資料線171含有(例如)選自銅基金屬(諸如，銅(Cu)及銅合金)之氧化銅(CuO)。將具有接觸孔185之鈍化層180形成於資料線171上，且使其上覆有像素電極191。
閘電極124、源電極173及汲電極175形成與半導體島154相關聯之薄膜電晶體(TFT)，且將薄膜電晶體之通道形成於源電極173與汲電極175之間的半導體島154處。
現在，將參看圖15至圖24來詳細地描述一種根據本發明之一例示性實施例的製造如圖13及圖14所示之薄膜電晶體陣列面板的方法。
圖15至圖24為依序說明製造圖13及圖14所示之薄膜電晶體陣列面板之製程的橫截面圖。
首先，如圖15所示，將第一金屬層120沈積至絕緣基板110上，使得(例如)其具有單層或多層結構，單層或多層結構具有銅或氧化銅之內容物。
此後，如圖16所示，將第一光阻膜40塗布至第一金屬層120上且藉由使用具有光透射及攔截部分之遮罩而曝露至光，接著進行顯影。
如圖17所示，除了第一金屬層120之上覆有第一光阻圖樣40a之部分以外，一齊蝕刻第一金屬層120，以便形成具有閘電極124之閘極線121。同時，使用根據本發明之一例示性實施例的蝕刻劑成分來進行蝕刻。
接著，如圖18所示，使用(例如)光阻剝離器來剝離第一光阻圖樣40a。
如圖19所示，將第二光阻膜141塗布至閘電極124上，且曝露至自絕緣基板110之後部所照明之光，接著進行顯影及熱處理，以便在閘電極124之兩側處形成第一外塗層膜141a，如圖20所示。此後，將閘極絕緣層145、非晶矽基純質半導體層150、基於n型雜質摻雜之非晶矽的外質半導體層160及具有(例如)具有銅或氧化銅之內容物之單層或多層結構的第二金屬層170依序沈積至閘電極124及第一外塗層膜141a上。
如圖21所示，將第三光阻膜41塗布至第二金屬層170上，且使用具有光透射、攔截及半透射部分之遮罩而將其曝露至光，接著進行顯影，以便形成第三光阻圖樣41a，第三光阻圖樣41a在厚度方面有所區別，使得其在其待藉由資料線171以及源電極173及汲電極175而形成之部分中具有較大厚度，且在其在源電極173與汲電極175之間的部分中具有較小厚度。此後，使用第三光阻圖樣41a作為遮罩而一齊蝕刻第二金屬層170。同時，亦使用根據本發明之一例示性實施例的蝕刻劑成分來進行蝕刻。接著，蝕刻經由移除第二金屬層170而曝露之外質半導體層160，及下伏純質半導體層150。
如圖22所示，對於第三光阻圖樣41a進行灰化，以便形成第四光阻圖樣41b，其中第四光阻圖樣41b在源電極173與汲電極175之間的薄部分被移除。使用第四光阻圖樣41b作為遮罩而蝕刻第二金屬層170以藉此將源電極173與汲電極175彼此分離。同時，亦使用根據本發明之一例示性實施例的蝕刻劑成分來進行蝕刻。此後，蝕刻經由移除第二金屬層170而曝露之外質半導體層160以藉此完成島狀歐姆接觸163及165。
如圖23所示，使用(例如)光阻剝離器來剝離第四光阻圖樣41b。接著將鈍化層180沈積至資料線171上且經由光微影而進行蝕刻，以藉此在鈍化層180上形成接觸孔185及像素電極191，如圖14所示。
雖然藉由本例示性實施例而說明在閘極線121之兩側處形成外塗層膜141a，但可在資料線171周圍形成該外塗層膜。此外，可形成氮化矽(SiNx)基層以在形成閘極線121或資料線171之前保證蝕刻劑成分之穩定性。同時，雖然在此例示性實施例中例示具有金屬圖樣之薄膜電晶體陣列面板，但根據本發明之一例示性實施例的蝕刻劑成分不限於此，且可適用於含有具有銅或氧化銅之內容物之銅合金的所有金屬圖樣。
在已描述本發明之例示性實施例後，應進一步注意，對於熟習此項技術者而言將顯而易見的係，可進行各種修改而不背離本發明之精神及範疇，本發明之精神及範疇係由附加申請專利範圍之界限及約束界定。
40．．．第一光阻膜
40a．．．第一光阻圖樣
41．．．第三光阻膜
41a．．．第三光阻圖樣
41b．．．第四光阻圖樣
110．．．絕緣基板
120．．．第一金屬層
121．．．閘極線
124．．．閘電極
141．．．第二光阻膜
141a．．．外塗層膜
145．．．閘極絕緣層
150．．．純質半導體層
154．．．半導體島
160．．．外質半導體層
163．．．歐姆接觸
165．．．歐姆接觸
170．．．第二金屬層
171．．．資料線
173．．．源電極
175．．．汲電極
180．．．鈍化層
185．．．接觸孔
191．．．像素電極
圖1A至圖1D為在約30℃下使用根據實例8之蝕刻劑成分所蝕刻之Cu層的截面SEM像片。
圖2A至圖2D為在約30℃下使用根據實例8之蝕刻劑成分所蝕刻之CuO/Cu層的截面SEM像片。
圖3A至圖3D為在約33℃下使用根據實例8之蝕刻劑成分所蝕刻之Cu層的截面SEM像片。
圖4A至圖4D為在33℃下使用根據實例8之蝕刻劑成分所蝕刻之CuO/Cu層的截面SEM像片。
圖5A至圖5C為在35℃下使用根據實例8之蝕刻劑成分所蝕刻之Cu層的截面SEM像片。
圖6A至圖6C為在35℃下使用根據實例8之蝕刻劑成分所蝕刻之CuO/Cu層的截面SEM像片。
圖7A至圖7D為在30℃下使用根據實例8之蝕刻劑成分所蝕刻且經由移除上覆光阻圖樣所處理之Cu層的截面SEM像片。
圖8A至圖8D為在30℃下使用根據實例8之蝕刻劑成分所蝕刻且經由移除上覆光阻圖樣所處理之CuO/Cu層的截面SEM像片。
圖9A至圖9D為在33℃下使用根據實例8之蝕刻劑成分所蝕刻且經由移除上覆光阻圖樣所處理之Cu層的截面SEM像片。
圖10A至圖10D為在33℃下使用根據實例8之蝕刻劑成分所蝕刻且經由移除上覆光阻圖樣所處理之CuO/Cu層的截面SEM像片。
圖11A至圖11C為在35℃下使用根據實例8之蝕刻劑成分所蝕刻且經由移除上覆光阻圖樣所處理之Cu層的截面SEM像片。
圖12A至圖12C為在35℃下使用根據實例8之蝕刻劑成分所蝕刻且經由移除上覆光阻圖樣所處理之CuO/Cu層的截面SEM像片。
圖13為根據本發明之一例示性實施例的用於液晶顯示器之薄膜電晶體陣列面板的布局圖。
圖14為沿著圖13之XIV-XIV線所截取之薄膜電晶體陣列面板的橫截面圖。
圖15至圖23為依序說明製造圖13及圖14所示之薄膜電晶體陣列面板之製程的橫截面圖。
(無元件符號說明)

Claims (20)

  1. 一種蝕刻劑組成物，其包含對於該蝕刻劑組成物之總重量而言為約45至約68wt%的磷酸、約3至約7wt%的硝酸、約12至約20wt%的乙酸、約0.1至約2wt%的一含有磷酸鹽之化合物、約0.1至約2wt%的一同時含有一胺基及一羧基之化合物，及剩餘重量百分比之水。
  2. 如請求項1之蝕刻劑組成物，其進一步包含約0.1至約2wt%的一除乙酸外之有機酸。
  3. 如請求項1之蝕刻劑組成物，其中該除乙酸外之有機酸為選自由以下各者組成之群的至少一材料：丁酸、檸檬酸、甲酸、葡萄糖酸、乙醇酸、丙二酸、草酸、戊酸，及一除乙酸外之水溶性有機酸。
  4. 如請求項2之蝕刻劑組成物，其中該含有磷酸鹽之化合物為磷酸中之一個、兩個或三個氫原子經鹼金屬或鹼土金屬取代之一材料。
  5. 如請求項4之蝕刻劑組成物，其中該含有磷酸鹽之化合物為選自由磷酸二氫鈉及磷酸二氫鉀組成之群的至少一材料。
  6. 如請求項4之蝕刻劑組成物，其中該同時含有一胺基及一羧基之化合物為選自以下各者的至少一材料：一丙胺酸基化合物、一丁胺酸基化合物、一麩胺酸基化合物、一甘胺酸基化合物、一亞胺基二乙酸基化合物、一氮基三乙酸基化合物，及一肌胺酸基化合物。
  7. 如請求項2之蝕刻劑組成物，其中該組成物蝕刻一基於 銅或一銅合金之單層結構及一基於該銅或銅合金之具有兩個或兩個以上層之多層結構。
  8. 如請求項2之蝕刻劑組成物，其進一步包含選自由以下各者組成之群的至少一材料：一蝕刻控制劑、一界面活性劑、一金屬離子錯隔劑、一腐蝕抑制劑，及一pH控制劑。
  9. 如請求項2之蝕刻劑組成物，其中該水為去離子水。
  10. 一種形成一金屬圖樣之方法，該方法包含以下步驟：沈積一包含銅或一銅合金之金屬層；在該金屬層上形成一光阻圖樣；藉由使用該光阻圖樣作為一遮罩而蝕刻該金屬層；及移除該光阻圖樣，其中該蝕刻該金屬層之步驟係使用一蝕刻劑組成物而進行，該蝕刻劑組成物包含對於該蝕刻劑組成物之總重量而言為約45至約68wt%的磷酸(H3 PO4 )、約3至約7wt%的硝酸(HNO3 )、約12至約20wt%的乙酸(CH3 COOH)、約0.1至約2wt%的一含有磷酸鹽之化合物、約0.1至約2wt%的一同時含有一胺基及一羧基之化合物，及剩餘重量百分比之水。
  11. 如請求項10之方法，其中該蝕刻組成物進一步包含約0.1至約2wt%的一除乙酸外之有機酸。
  12. 如請求項11之方法，其中該除乙酸外之有機酸為選自由以下各者組成之群的至少一材料：丁酸、檸檬酸、甲酸、葡萄糖酸、乙醇酸、丙二酸、草酸、戊酸，及一除 乙酸外之水溶性有機酸。
  13. 如請求項11之方法，其中該含有磷酸鹽之化合物為磷酸中之一個、兩個或三個氫原子經鹼金屬或鹼土金屬取代之一材料。
  14. 如請求項13之方法，其中該含有磷酸鹽之化合物為選自由磷酸二氫鈉及磷酸二氫鉀組成之群的至少一材料。
  15. 如請求項11之方法，其中該同時含有一胺基及一羧基之化合物為選自以下各者的至少一材料：一丙胺酸基化合物、一丁胺酸基化合物、一麩胺酸基化合物、一甘胺酸基化合物、一亞胺基二乙酸基化合物、一氮基三乙酸基化合物，及一肌胺酸基化合物。
  16. 如請求項11之方法，其中該蝕刻劑組成物蝕刻一基於銅或一銅合金之單層結構及一基於該銅或銅合金之具有兩個或兩個以上層之多層結構。
  17. 如請求項11之方法，其中該蝕刻劑組成物進一步包含選自由以下各者組成之群的至少一材料：一蝕刻控制劑、一界面活性劑、一金屬離子錯隔劑、一腐蝕抑制劑，及一pH控制劑。
  18. 如請求項11之方法，其中該水為去離子水。
  19. 一種製造一薄膜電晶體陣列面板之方法，該方法包含以下步驟：在一絕緣基板上形成閘極線；形成與該等閘極線交叉且具有源電極之資料線，及面向該等源電極之汲電極； 在該等源電極及該等汲電極周圍形成一半導體層；及形成接觸該等汲電極之像素電極，其中該形成該等閘極線之步驟及該形成該等資料線之步驟中的至少一者包含以下子步驟：將一包含銅或一銅合金之金屬層沈積至該絕緣基板上；及藉由使用一蝕刻劑組成物來蝕刻該金屬層，該蝕刻劑組成物包含對於該蝕刻劑成分之總重量而言為約45至約68wt%的磷酸(H3 PO4 )、約3至約7wt%的硝酸(HNO3 )、約12至約20wt%的乙酸(CH3 COOH)、約0.1至約2wt%的一含有磷酸鹽之化合物、約0.1至約2wt%的一同時含有一胺基及一羧基之化合物，及剩餘重量百分比之水、約0.1至約2wt%的一除乙酸外之有機酸。
  20. 如請求項19之方法，其中該形成該等閘極線之步驟包含以下子步驟：將一包含銅或一銅合金之金屬層沈積至該絕緣基板上；藉由使用一蝕刻劑組成物來蝕刻該金屬層，藉此形成該等閘極線或該等資料線，該蝕刻劑組成物包含對於該成分之總重量而言為約40至約65wt%的磷酸(H3 PO4 )、約2至約5wt%的硝酸(HNO3 )、約2至約20wt%的乙酸(CH3 COOH)、約0.1至約2wt%的一含有磷酸鹽之化合物、約0.1至約2wt%的一同時含有一胺基及一羧基之化 合物，及剩餘重量百分比之水；將一光阻膜塗布至該等閘極線上；藉由使用該金屬層作為一遮罩而將該光阻膜曝露至自該絕緣基板之後部所照明之光，且顯影該經蝕刻之光阻膜以藉此形成一光阻圖樣；及將熱或光施加至該光阻圖樣。
TW098120882A 2008-11-07 2009-06-22 蝕刻劑成分以及使用其製造金屬圖樣及薄膜電晶體陣列面板之方法 TWI495761B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080110435A KR101520921B1 (ko) 2008-11-07 2008-11-07 식각액 조성물, 이를 사용한 금속 패턴의 형성 방법 및 박막 트랜지스터 표시판의 제조 방법

Publications (2)

Publication Number Publication Date
TW201018747A TW201018747A (en) 2010-05-16
TWI495761B true TWI495761B (zh) 2015-08-11

Family

ID=42165584

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098120882A TWI495761B (zh) 2008-11-07 2009-06-22 蝕刻劑成分以及使用其製造金屬圖樣及薄膜電晶體陣列面板之方法

Country Status (4)

Country Link
US (1) US7968000B2 (zh)
JP (1) JP5542376B2 (zh)
KR (1) KR101520921B1 (zh)
TW (1) TWI495761B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101256276B1 (ko) * 2010-08-25 2013-04-18 플란제 에스이 다중막의 식각액 조성물 및 그 식각방법
JP5735811B2 (ja) * 2011-01-25 2015-06-17 関東化学株式会社 銅を主成分とする金属薄膜のエッチング液組成物
JP5885971B2 (ja) * 2011-09-08 2016-03-16 関東化學株式会社 銅および銅合金のエッチング液
US20130078801A1 (en) * 2011-09-22 2013-03-28 Shenzhen China Star Optoelectronics Technology Co.,Ltd. Manufacture methods of double layer gate electrode and relevant thin film transistor
KR20130050829A (ko) * 2011-11-08 2013-05-16 삼성디스플레이 주식회사 식각액 조성물 및 이를 이용한 박막 트랜지스터 제조 방법
JP2013105916A (ja) * 2011-11-14 2013-05-30 Panasonic Corp 配線基板の製造方法及び半導体素子の製造方法
KR101953215B1 (ko) * 2012-10-05 2019-03-04 삼성디스플레이 주식회사 식각 조성물, 금속 배선 및 표시 기판의 제조방법
KR102087791B1 (ko) 2013-03-27 2020-03-12 삼성디스플레이 주식회사 식각 조성물, 이를 이용한 금속 패턴의 형성 방법 및 표시 기판의 제조방법
KR102091541B1 (ko) * 2014-02-25 2020-03-20 동우 화인켐 주식회사 유기 발광 표시 장치의 제조 방법
KR20160107762A (ko) 2015-03-05 2016-09-19 동우 화인켐 주식회사 식각액 조성물, 이를 사용한 금속 패턴의 형성 방법 및 박막 트랜지스터 표시판의 제조방법
TWI674335B (zh) * 2015-07-24 2019-10-11 南韓商東友精細化工有限公司 蝕刻劑組合物，利用它製造液晶顯示裝置的陣列基板的方法和陣列基板
KR102344034B1 (ko) * 2016-03-31 2021-12-28 동우 화인켐 주식회사 은 또는 은합금을 포함하는 단일막 또는 다층막의 습식 식각 방법, 및 은 또는 은합금을 포함하는 단일막 또는 다층막의 식각액 조성물, 및 박막트렌지스터의 제조방법 및 박막트랜지스터
JP2022147744A (ja) * 2021-03-23 2022-10-06 キオクシア株式会社 薬液、エッチング方法、及び半導体装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200420446A (en) * 2002-12-12 2004-10-16 Lg Philips Lcd Co Ltd Etching solution for multiple layer of copper and molybdenum and etching method using the same
US20060091396A1 (en) * 2004-10-26 2006-05-04 Samsung Electronics Co., Ltd. Thin film transistor array panel and method for manufacturing the same

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4410393A (en) * 1982-06-24 1983-10-18 The United States Of America As Represented By The Secretary Of The Army Preparation of steel surfaces for adhesive bonding by etching with H3 PO4 -polyhydric alcohol mixture
JPH07310191A (ja) * 1994-05-11 1995-11-28 Semiconductor Energy Lab Co Ltd エッチング材料およびエッチング方法
WO1997018582A1 (fr) * 1995-11-15 1997-05-22 Daikin Industries, Ltd. Solution de nettoyage de plaquettes et son procede de production
KR100392909B1 (ko) * 1997-08-26 2004-03-22 엘지.필립스 엘시디 주식회사 박막트랜지스터및그의제조방법
KR100459271B1 (ko) * 2002-04-26 2004-12-03 엘지.필립스 엘시디 주식회사 구리 단일막 또는 구리 몰리브덴막의 식각용액 및 그식각방법
US20050092620A1 (en) * 2003-10-01 2005-05-05 Applied Materials, Inc. Methods and apparatus for polishing a substrate
KR20070055259A (ko) * 2005-11-25 2007-05-30 동우 화인켐 주식회사 구리 몰리브덴합금막의 식각용액 및 그 식각방법
JP4864434B2 (ja) * 2005-11-29 2012-02-01 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタ液晶表示装置用エッチング組成物
KR101299131B1 (ko) * 2006-05-10 2013-08-22 주식회사 동진쎄미켐 박막트랜지스터 액정표시장치의 식각 조성물
JP4855968B2 (ja) * 2007-02-16 2012-01-18 株式会社 日立ディスプレイズ パターン形成方法及びこのパターン形成方法を用いた液晶表示装置の製造方法
JP4871777B2 (ja) * 2007-04-16 2012-02-08 株式会社アルバック エッチング液及びトランジスタ製造方法
JP5317436B2 (ja) * 2007-06-26 2013-10-16 富士フイルム株式会社 金属用研磨液及びそれを用いた研磨方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200420446A (en) * 2002-12-12 2004-10-16 Lg Philips Lcd Co Ltd Etching solution for multiple layer of copper and molybdenum and etching method using the same
US20060091396A1 (en) * 2004-10-26 2006-05-04 Samsung Electronics Co., Ltd. Thin film transistor array panel and method for manufacturing the same

Also Published As

Publication number Publication date
JP2010114415A (ja) 2010-05-20
JP5542376B2 (ja) 2014-07-09
KR101520921B1 (ko) 2015-05-18
KR20100051321A (ko) 2010-05-17
US20100120209A1 (en) 2010-05-13
TW201018747A (en) 2010-05-16
US7968000B2 (en) 2011-06-28

Similar Documents

Publication Publication Date Title
TWI495761B (zh) 蝕刻劑成分以及使用其製造金屬圖樣及薄膜電晶體陣列面板之方法
TWI572745B (zh) 用於含銅金屬薄膜之蝕刻劑組成物以及使用其之蝕刻方法
US6337520B1 (en) Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and manufacturing method thereof
US6081308A (en) Method for manufacturing liquid crystal display
TWI383068B (zh) 蝕刻劑及使用其製造包括薄膜電晶體電子元件方法
US6445004B1 (en) Composition for a wiring, a wiring using the composition, manufacturing method thereof, a display using the wiring and a manufacturing method thereof
CN101000871A (zh) 金属导线、电极及薄膜晶体管阵列基板的制造方法
JP2001068679A (ja) 薄膜トランジスタとその製造方法
WO2018120569A1 (zh) 一种导线制程阵列蚀刻方法
CN111244034A (zh) 阵列基板及其制造方法
TWI681076B (zh) 蝕刻劑組合物和利用它形成金屬圖案的方法
KR101832184B1 (ko) 식각액 조성물 및 이를 이용한 표시 기판의 제조 방법
CN106920753B (zh) 薄膜晶体管及其制作方法、阵列基板和显示器
JP2008300618A (ja) エッチング液およびそれを用いたエッチング方法
CN107247376B (zh) Tft基板的制作方法及液晶显示装置的制作方法
TWI467724B (zh) 應用於面板的導電結構及其製造方法
TWI445096B (zh) 薄膜電晶體基板與其製法、顯示器
KR20040076505A (ko) 몰리브덴/구리 배선의 제조 방법
TW201829845A (zh) 含銀薄膜用的蝕刻液組合物及利用其的顯示裝置用陣列基板的製造方法
KR19990085229A (ko) 배선용 조성물, 이 조성물을 이용한 금속 배선 및 그 제조 방법, 이 배선을 이용한 표시 장치 및 그 제조 방법
CN100401466C (zh) 薄膜晶体管阵列衬底及其金属层的制作方法
TW201704449A (zh) 用於銦氧化物層的蝕刻劑組合物、製作用於液晶顯示裝置的陣列基板的方法、用於液晶顯示裝置的陣列基板和導線
KR20230118059A (ko) 은 함유 박막 식각액 조성물 및 이를 이용한 표시장치용 어레이기판의 제조방법
TWI297547B (en) Manufacturing method for a thin film transistor
KR20090082626A (ko) 식각액 조성물 및 이를 이용한 금속 패턴의 형성방법