[go: up one dir, main page]

TWI445096B - 薄膜電晶體基板與其製法、顯示器 - Google Patents

薄膜電晶體基板與其製法、顯示器 Download PDF

Info

Publication number
TWI445096B
TWI445096B TW100146718A TW100146718A TWI445096B TW I445096 B TWI445096 B TW I445096B TW 100146718 A TW100146718 A TW 100146718A TW 100146718 A TW100146718 A TW 100146718A TW I445096 B TWI445096 B TW I445096B
Authority
TW
Taiwan
Prior art keywords
metal layer
thin film
film transistor
substrate
transistor substrate
Prior art date
Application number
TW100146718A
Other languages
English (en)
Other versions
TW201327685A (zh
Inventor
Szu Wei Lai
Original Assignee
Innolux Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innolux Corp filed Critical Innolux Corp
Priority to TW100146718A priority Critical patent/TWI445096B/zh
Priority to US13/714,976 priority patent/US9196734B2/en
Publication of TW201327685A publication Critical patent/TW201327685A/zh
Application granted granted Critical
Publication of TWI445096B publication Critical patent/TWI445096B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02697—Forming conducting materials on a substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
    • H10D30/6743—Silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/441—Interconnections, e.g. scanning lines
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10H—INORGANIC LIGHT-EMITTING SEMICONDUCTOR DEVICES HAVING POTENTIAL BARRIERS
    • H10H20/00—Individual inorganic light-emitting semiconductor devices having potential barriers, e.g. light-emitting diodes [LED]
    • H10H20/062—Light-emitting semiconductor devices having field effect type light-emitting regions, e.g. light-emitting High-Electron Mobility Transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

薄膜電晶體基板與其製法、顯示器
本發明係有關於一種薄膜電晶體基板，且特別是有關於一種包括自保護金屬導線結構的薄膜電晶體基板。
金屬導線結構常用於薄膜電晶體中，可作為閘極電極、閘極線、資料線、源極/汲極等。
第1圖顯示習知金屬導線結構10之剖面圖，其包括複合金屬層14形成於基板12之上，其中複合金屬層14包括底部鉬層14a、鋁層14b與頂部鉬層14c。然而，習知的金屬導線結構10具有下述(1)-(4)的缺點。
(1)　金屬導線結構10一般藉由酸液蝕刻而得，然而，此蝕刻步驟會造成鋁層14b的暴露，而暴露的鋁層14b未受到保護，容易於後續製程中受到其他酸性或鹼性溶液的腐蝕。
(2)　再者，鋁層14b的熱膨脹係數高於底部鉬層14a與頂部鉬層14c，因此，後續高溫製程會造成鋁層14b形成突出物(hillock)，產生線路短路的問題。
(3)　第2圖顯示習知金屬導線結構形成導孔之剖面圖，其中保護層16形成於複合金屬層14之上，且導孔(via)17形成於保護層16中，導電層18(例如氧化銦錫層(ITO))形成於導孔17上，由於導電層18易與鋁層14b反應而形成絕緣材料19(例如氧化鋁層AlOx)，因而造成電性不穩。
(4)　此外，當複合金屬層14作為閘極電極時，若蝕刻製程控制不佳時，會造成鋁層14b外露，而鋁原子容易擴散進入主動層中，而導致薄膜電晶體元件電性異常。
因此，業界亟需提出一種包括自保護金屬導線結構的薄膜電晶體基板，以解決上述(1)-(4)的缺點。
本發明提供一種薄膜電晶體基板，包括：一基板；以及一金屬導線結構，形成於該基板之上，其中該金屬導線結構包括：一主體金屬層，形成於該基板之上，其中該主體金屬層具有一側壁；一頂部金屬層，具有一第一部份、一第二部份與一第三部份，其中該第一部份位於該主體金屬層上、該第二部份位於該主體金屬層之側壁上，與該第三部份位於該基板上，且該第一部份、該第二部份與該第三部份係為一連續結構。
本發明另提供一種薄膜電晶體基板之製法，包括以下步驟：提供一基板；依序形成一主體金屬層與一頂部金屬層於該基板之上；形成一圖案化光阻層於該頂部金屬層之上；進行一第一次蝕刻步驟，以移除部份之該主體金屬層與部份之該頂部金屬層，並暴露該主體金屬層之一側壁與暴露該基板；進行一第二次蝕刻步驟，其中該主體金屬層之蝕刻速率大於該頂部金屬層之蝕刻速率，以使該頂部金屬層向下延伸並覆蓋該主體金屬層，使得該頂部金屬層具有形成於該主體金屬層上的第一部份、形成於該主體金屬層側壁上的第二部份，以及形成於該基板上的第三部份，且該第一部份、該第二部份與該第三部份係為一連續結構；以及移除該圖案化光阻層。
本發明亦提供一種顯示器，包括一如上所述之薄膜電晶體基板；一基板，與該薄膜電晶體基板相對設置；以及一顯示介質，設置於該薄膜電晶體基板與該基板之間。
為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：
請參見第3A-3E圖，該些圖顯示本發明薄膜電晶體基板製法之剖面圖。首先，請參見第3A圖，提供基板32，基板32之中可包括預先形成之線路，為簡化說明，基板32中未顯示任何結構。之後，依序形成底部金屬層34、主體金屬層36與頂部金屬層38於基板32之上。形成之方法包括蒸鍍(evaporation)或濺鍍(sputtering)等方法。
於一較佳實施例中，亦可僅形成主體金屬層36與頂部金屬層38。
上述之主體金屬層36包括鋁(Al)、銅(Cu)或上述之合金，然而主體金屬層36並不限於上述材料，主要是低電阻率之材料皆在本發明之保護範圍內。
上述之底部金屬層34與頂部金屬層38各自包括鉬(Mo)、鈦(Ti)、鉭(Ta)、鉻(Cr)或上述之合金。底部金屬層34之作用在於增加基板32與主體金屬層36之間的黏著力(adhesion)。頂部金屬層38之作用在於保護主體金屬層36，避免主體金屬層36受腐蝕之影響以及做為與透明導電層電性接觸之緩衝層，因此，頂部金屬層38並不限於上述提及之金屬，其他耐火金屬(refractory metal)亦在本發明之保護範圍內。此外，主體金屬層36之厚度大於底部金屬層34與頂部金屬層38。
之後，請參見第3B圖，形成圖案化光阻層39於頂部金屬層38之上，可藉由微影製程(photolithography)形成圖案化光阻層39。微影製程可包括光阻塗佈(photoresist coating)、軟烘烤(soft baking)、光罩對準(mask aligning)、曝光(exposure)、曝光後烘烤(post-exposure)、光阻顯影(developing photoresist)與硬烘烤(hard baking)。微影製程為本領域人士所熟知，在此不再贅述。
請參見第3C圖，進行第一次蝕刻步驟，以移除部份之主體金屬層36與部份之頂部金屬層38，並暴露主體金屬層36之側壁與暴露基板32，以得到經過一次蝕刻的底部金屬層34a、經過一次蝕刻的主體金屬層36a與經過一次蝕刻的頂部金屬層38a。
第一次蝕刻步驟包括使用酸液進行蝕刻。於一實施例中，酸液為磷酸、醋酸、硝酸與水之混合溶液。
須注意的是，經過第一次蝕刻步驟之後，由於經過一次蝕刻的主體金屬層36a暴露出側壁，且其未受到經過一次蝕刻的頂部金屬層38a之保護，因此，容易導致電性接觸不良或形成突出物(hillock)等問題。
請參見第3D圖，進行第二次蝕刻步驟，以使經過一次蝕刻的主體金屬層36a之蝕刻速率大於經過一次蝕刻的頂部金屬層38a之蝕刻速率。如此一來，經過二次蝕刻的頂部金屬層38b會向下延伸並覆蓋經過二次蝕刻的主體金屬層36b側壁，因此，經過二次蝕刻之頂部金屬層38b分成三個部份，分別為形成於經過二次蝕刻的主體金屬層36b上的第一部份38b1 、形成於經過二次蝕刻的主體金屬層36b側壁上的第二部份38b2 ，以及形成於基板32上的第三部份38b3 ，其中第一部份38b1 、第二部份38b2 與第三部份38b3 係為一連續結構。
須注意的是，第一部份38b1 的長度為d1 、第二部份38b2 的長度為d2 與第三部份38b3 的長度為d3 ，為了使經過二次蝕刻的頂部金屬層38b向下延伸並覆蓋經過二次蝕刻的主體金屬層36b側壁，其中第二部份38b2 與第三部份38b3 的長度總合要大於經過二次蝕刻的主體金屬層36b側壁的長度d4 ，亦即(d2 +d3 )＞d4 。
於一實施例中，第二次蝕刻步驟可選擇與第一次蝕刻步驟相同的酸液進行蝕刻，而選擇適當的蝕刻模式，例如選擇噴灑(spray)或浸漬(dip)，以使經過一次蝕刻的主體金屬層36a之蝕刻速率大於經過一次蝕刻的頂部金屬層38a之蝕刻速率。
於另一實施例中，第二次蝕刻步驟可選擇鹼液(例如氫氧化鈉(NaOH)或氫氧化鉀(KOH)溶液)進行蝕刻，以使經過一次蝕刻的主體金屬層36a之蝕刻速率大於經過一次蝕刻的頂部金屬層38a之蝕刻速率，然該些步驟僅為舉例說明之用，並非用以限縮本發明。具有通常知識者當可依據實際實施態樣的需要對該些步驟加以修飾或變化。
之後，請參見第3E圖，移除圖案化光阻層39，得到本發明之薄膜電晶體基板30。須注意的是，本發明經過二次蝕刻的頂部金屬層38b為非順應性層(non-conformal layer)，且其具有一致的(uniform)厚度。
第4A-4C圖顯示本發明薄膜電晶體基板40之剖面圖，圖中顯示頂部金屬層48與主體金屬層46形成於基板42之上，其中頂部金屬層48連續性地形成於主體金屬層46上與主體金屬層46之側壁上，並延伸至基板42上。
於第4A圖中，主體金屬層46之側壁與基板42之夾角大於90度。於第4B圖中，主體金屬層46之側壁與基板42之夾角等於90度。於第4C圖中，主體金屬層46之側壁與基板42之夾角小於90度。然而，不論夾角為何，於第4A-4C圖中之頂部金屬層48皆具有一致的厚度，且其為非順應性層，因此，頂部金屬層48與主體金屬層46之間會具有一間隙(gap)。
此外，請參見第5A圖及第5B圖，其中第5B圖沿著AA’線可得到第5A圖之剖面圖，第5A圖顯示本發明薄膜電晶體基板50形成導孔53之實施例，使導電層54與本發明之金屬導線結構(由頂部金屬層38b,主體金屬層36b與底部金屬層34a所組成)接觸，於此實施例中，金屬導線結構作為源極/汲極68，圖中標號與第3E圖相同者代表相同元件。
製作過程如下，於形成本發明第3E圖薄膜電晶體基板之後，依序形成保護層52於經過二次蝕刻的頂部金屬層38b上，之後，形成導孔53於保護層52中，以暴露經過二次蝕刻的頂部金屬層38b。接著，導電層54形成於導孔53中。
須注意的是，由於本發明主體金屬層36之側壁已經被頂部金屬層38所覆蓋，因此，導孔53之位置可形成於頂部金屬層38的第三部份上(第三部份的位置如同第3D圖)，以改善習知(如第2圖)電性不穩的問題。
再者，本發明提供一種顯示器，包括：相對設置之薄膜電晶體基板與另一基板；以及顯示介質設置於薄膜電晶體基板與基板之間，其中顯示介質可為液晶層或有機發光層。
除了上述第5A圖中源極/汲極68可由本發明之金屬導線結構所組成之外，於第5B圖中，薄膜電晶體基板包括薄膜電晶體陣列，且薄膜電晶體陣列中的閘極線62、資料線64或閘極66也可由本發明之金屬導線結構所形成。
雖然本發明已以數個較佳實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作任意之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
10．．．金屬導線結構
12．．．基板
14a．．．底部鉬層
14b．．．鋁層
14c．．．頂部鉬層
16．．．保護層
17．．．導孔
18．．．導電層
19．．．絕緣材料
30．．．薄膜電晶體基板
32．．．基板
34．．．底部金屬層
34a．．．經過一次蝕刻的底部金屬層
36．．．主體金屬層
36a．．．經過一次蝕刻的主體金屬層
36b．．．經過二次蝕刻的主體金屬層
38．．．頂部金屬層
38a．．．經過一次蝕刻的頂部金屬層
38b．．．經過二次蝕刻的頂部金屬層
38b1 ．．．第一部份
38b2 ．．．第二部份
38b3 ．．．第三部份
39．．．圖案化光阻層
40．．．薄膜電晶體基板
42．．．基板
46．．．主體金屬層
48．．．頂部金屬層
50．．．薄膜電晶體基板形成導孔之結構
52．．．保護層
53．．．導孔
54．．．導電層
62．．．閘極線
64．．．資料線
66．．．閘極
68．．．源極/汲極
第1圖為一剖面圖，用以說明習知之金屬導線結構。
第2圖為一剖面圖，用以說明習知之金屬導線結構形成導孔之缺點。
第3A-3E圖為一系列剖面圖，用以說明本發明之薄膜電晶體基板之製法。
第4A-4C圖為一系列剖面圖，用以說明本發明之各種不同實施例之薄膜電晶體基板。
第5A圖為一剖面圖，用以說明本發明薄膜電晶體基板形成導孔之結構。
第5B圖為一俯視圖，用以說明本發明薄膜電晶體基板之俯視圖。
40．．．薄膜電晶體基板
42．．．基板
46．．．主體金屬層
48．．．頂部金屬層

Claims (21)

  1. 一種薄膜電晶體基板，包括：一基板；以及一金屬導線結構，形成於該基板之上，其中該金屬導線結構包括：一主體金屬層，形成於該基板之上，其中該主體金屬層具有一側壁；一頂部金屬層，具有一第一部份、一第二部份與一第三部份，其中該第一部份位於該主體金屬層上、該第二部份位於該主體金屬層之側壁上，與該第三部份位於該基板上，且該第一部份、該第二部份與該第三部份係為一連續結構。
  2. 如申請專利範圍第1項所述之薄膜電晶體基板，其中該頂部金屬層具有一致的厚度。
  3. 如申請專利範圍第1項所述之薄膜電晶體基板，其中該頂部金屬層為非順應性層。
  4. 如申請專利範圍第3項所述之薄膜電晶體基板，其中該頂部金屬層之第二部份與該主體金屬層之側壁之間尚包括一間隙。
  5. 如申請專利範圍第1項所述之薄膜電晶體基板，其中該頂部金屬層第二部份之長度(d2 )，以及該頂部金屬層第三部份之長度(d3 )總合大於該主體金屬層側壁之長度((d2 +d3 )＞d4 )。
  6. 如申請專利範圍第1項所述之薄膜電晶體基板，尚包括：一底部金屬層，形成於該基板與該主體金屬層之間。
  7. 如申請專利範圍第6項所述之薄膜電晶體基板，其中該底部金屬層包括鉬、鈦、鉭、鉻或上述之合金。
  8. 如申請專利範圍第1項所述之薄膜電晶體基板，其中該主體金屬層包括鋁、銅或上述之合金。
  9. 如申請專利範圍第1項所述之薄膜電晶體基板，其中該頂部金屬層包括鉬、鈦、鉭、鉻或上述之合金。
  10. 如申請專利範圍第1項所述之薄膜電晶體基板，其中該金屬導線結構係為一閘極線。
  11. 如申請專利範圍第1項所述之薄膜電晶體基板，其中該金屬導線結構係為一資料線。
  12. 如申請專利範圍第1項所述之薄膜電晶體基板，其中該金屬導線結構係為一閘極。
  13. 如申請專利範圍第1項所述之薄膜電晶體基板，其中該金屬導線結構係為一源/汲極。
  14. 一種顯示器，包括：一如申請專利範圍第1項所述之薄膜電晶體基板；一基板，與該薄膜電晶體基板相對設置；以及一顯示介質，形成於該薄膜電晶體基板與該基板之間。
  15. 如申請專利範圍第14項所述之顯示器，其中該顯示介質係為一液晶層。
  16. 如申請專利範圍第14項所述之顯示器，其中該顯示介質係為一有機發光層。
  17. 一種薄膜電晶體基板之製法，包括以下步驟：提供一基板；依序形成一主體金屬層與一頂部金屬層於該基板之上；形成一圖案化光阻層於該頂部金屬層之上；進行一第一次蝕刻步驟，以移除部份之該主體金屬層與部份之該頂部金屬層，並暴露該主體金屬層之一側壁與暴露該基板；進行一第二次蝕刻步驟，其中該主體金屬層之蝕刻速率大於該頂部金屬層之蝕刻速率，以使該頂部金屬層向下延伸並覆蓋該主體金屬層，使得該頂部金屬層具有形成於該主體金屬層上的第一部份、形成於該主體金屬層側壁上的第二部份，以及形成於該基板上的第三部份，且該第一部份、該第二部份與該第三部份係為一連續結構；以及移除該圖案化光阻層。
  18. 如申請專利範圍第17項所述之薄膜電晶體基板之製法，其中形成該主體金屬層之前，尚包括形成一底部金屬層於該基板之上。
  19. 如申請專利範圍第17項所述之薄膜電晶體基板之製法，其中該第一次蝕刻步驟包括使用酸液進行蝕刻。
  20. 如申請專利範圍第17項所述之薄膜電晶體基板之製法，其中該第二次蝕刻步驟係包括：使用酸液搭配噴灑或浸漬蝕刻模式進行蝕刻。
  21. 如申請專利範圍第17項所述之薄膜電晶體基板之製法，其中該第二次蝕刻步驟係包括使用鹼液進行蝕刻。
TW100146718A 2011-12-16 2011-12-16 薄膜電晶體基板與其製法、顯示器 TWI445096B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW100146718A TWI445096B (zh) 2011-12-16 2011-12-16 薄膜電晶體基板與其製法、顯示器
US13/714,976 US9196734B2 (en) 2011-12-16 2012-12-14 Thin-film transistor substrate and method for fabricating the same, display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100146718A TWI445096B (zh) 2011-12-16 2011-12-16 薄膜電晶體基板與其製法、顯示器

Publications (2)

Publication Number Publication Date
TW201327685A TW201327685A (zh) 2013-07-01
TWI445096B true TWI445096B (zh) 2014-07-11

Family

ID=48609205

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100146718A TWI445096B (zh) 2011-12-16 2011-12-16 薄膜電晶體基板與其製法、顯示器

Country Status (2)

Country Link
US (1) US9196734B2 (zh)
TW (1) TWI445096B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11469491B2 (en) * 2019-01-31 2022-10-11 Innolux Corporation Electronic device and antenna device
CN111509353B (zh) * 2019-01-31 2022-03-01 群创光电股份有限公司 电子装置及天线装置
CN112216704A (zh) * 2019-07-12 2021-01-12 群创光电股份有限公司 线路结构以及包含其的电子装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55138259A (en) 1979-04-13 1980-10-28 Toshiba Corp Semiconductor device
JPS60193362A (ja) 1984-03-14 1985-10-01 Mitsubishi Electric Corp 半導体装置
US6501098B2 (en) * 1998-11-25 2002-12-31 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device
US6646692B2 (en) * 2000-01-26 2003-11-11 Semiconductor Energy Laboratory Co., Ltd. Liquid-crystal display device and method of fabricating the same
US6806570B1 (en) * 2002-10-24 2004-10-19 Megic Corporation Thermal compliant semiconductor chip wiring structure for chip scale packaging

Also Published As

Publication number Publication date
US9196734B2 (en) 2015-11-24
TW201327685A (zh) 2013-07-01
US20130153872A1 (en) 2013-06-20

Similar Documents

Publication Publication Date Title
JP5588740B2 (ja) Ｔｆｔ−ｌｃｄアレイ基板およびその製造方法
JP6092260B2 (ja) アレイ基板の製造方法及びアレイ基板、ディスプレー
US20180341355A1 (en) Touch display substrate, fabrication method and touch display device
WO2018219138A1 (zh) 一种阵列基板及其制备方法、显示装置
US20240047476A1 (en) Display panel and manufacturing method thereof
WO2018113214A1 (zh) 薄膜晶体管及其制作方法、显示基板、显示装置
WO2014050636A1 (ja) 半導体装置、表示パネル、及び半導体装置の製造方法
US20180226269A1 (en) Method for roughening the surface of a metal layer, thin film transistor, and method for fabricating the same
TW201319698A (zh) 陣列基板及其製造方法
TWI471948B (zh) 氧化物薄膜電晶體製程方法
US20160336359A1 (en) Thin film transistor device, manufacturing method thereof, and display apparatus
TWI445096B (zh) 薄膜電晶體基板與其製法、顯示器
CN104538356B (zh) 一种阵列基板及其制作方法、显示装置
WO2015180357A1 (zh) 阵列基板及其制作方法和显示装置
TWI459477B (zh) 畫素結構及其製作方法
CN106920753B (zh) 薄膜晶体管及其制作方法、阵列基板和显示器
CN101807572A (zh) 刻蚀液、主动组件阵列基板及其制作方法
CN103165623B (zh) 薄膜晶体管基板与其制法、显示器
JP2019536284A (ja) アレイ基板及びアレイ基板の製造方法
JP4920266B2 (ja) 積層構造体を有する基板の製造方法
CN106952823A (zh) 金属氧化物半导体薄膜晶体管的制作方法
KR20080035045A (ko) 표시 기판의 제조 방법
CN105590895A (zh) 显示面板的制备方法
CN113451334B (zh) 阵列基板及其制作方法、显示面板
CN111129083A (zh) 显示面板的制造方法及显示面板

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees