TWI470652B - 薄型電阻及其製造方法 - Google Patents
薄型電阻及其製造方法 Download PDFInfo
- Publication number
- TWI470652B TWI470652B TW99117871A TW99117871A TWI470652B TW I470652 B TWI470652 B TW I470652B TW 99117871 A TW99117871 A TW 99117871A TW 99117871 A TW99117871 A TW 99117871A TW I470652 B TWI470652 B TW I470652B
- Authority
- TW
- Taiwan
- Prior art keywords
- metal foil
- thin
- resistor
- ceramic substrate
- metal
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/02—Housing; Enclosing; Embedding; Filling the housing or enclosure
- H01C1/032—Housing; Enclosing; Embedding; Filling the housing or enclosure plural layers surrounding the resistive element
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/02—Housing; Enclosing; Embedding; Filling the housing or enclosure
- H01C1/024—Housing; Enclosing; Embedding; Filling the housing or enclosure the housing or enclosure being hermetically sealed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C1/00—Details
- H01C1/02—Housing; Enclosing; Embedding; Filling the housing or enclosure
- H01C1/028—Housing; Enclosing; Embedding; Filling the housing or enclosure the resistive element being embedded in insulation with outer enclosing sheath
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/18—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Description
本發明係關於一種薄型電阻及其製造方法,特別是關於一種利用金屬薄片製造之薄型電阻及其製造方法。
隨著科技的進步,現在的電子產品都以輕薄為設計的目標。因此市場上已經出現一種薄型化電視,例如LED電視。以一般LED電視之規格而言,其厚度約為20公釐。但其面板佔去約10公釐,殼體厚度為2公釐,因此其餘內部電路元件之厚度勢必要減少。如此一來,一種薄形化之被動元件將為設計的趨勢。
在先前技術中已經揭露一種薄型電阻,其利用轉印圖形(Print pattern)及應用雷射雕刻之方式製成。但利用此方式製造之薄型電阻必須在轉印後,逐一的修整或刻劃所需的阻抗值及誤差值,因此在量產速度及製造成本上是一大的問題。且利用雷射蝕刻之方式可製造出的阻抗值選擇將因轉印的圖形而受限制,導電層的厚度較本設計為薄,在利用上會有許多限制。若要製成較薄之被動元件,也會有脈衝強度不足的問題。
有鑒於此,因此有必要發明一種新的薄型電阻及薄型電阻可大量之製造方法,以解決先前技術的缺失。
本發明之主要目的係在提供一種薄型電阻,係利用精密沖壓金屬薄片的技術製造。
本發明之另一主要目的係在提供一種薄型電阻之製造方法。
為達成上述之目的,本發明之薄型電阻,包括金屬薄片、陶瓷基體以及至少二金屬導線。金屬薄片包括複數之導電通路。陶瓷基體具有凹槽,金屬薄片嵌合於凹槽。至少二金屬導線係分別與金屬薄片焊接連接。金屬薄片係藉由複數之導電通路以提供一電阻值。
本發明薄型電阻之製造方法,包括以下步驟:根據所需之電阻值,利用沖壓製程而形成金屬薄片,金屬片包括複數之導電通路;提供至少二金屬導線以分別連接金屬薄片;提供一陶瓷基體,陶瓷基體包括一凹槽;以及嵌合該金屬薄片於該陶瓷基體之凹槽。
為讓本發明之上述和其他目的、特徵和優點能更明顯易懂,下文特舉出本發明之具體實施例,並配合所附圖式,作詳細說明如下。
請先同時參考圖1A到1C關於本發明之薄型電阻之相關示意圖,其中圖1A-1B係本發明之金屬薄片嵌合於陶瓷基體之實施方式之示意圖,圖1C係本發明之薄型電阻之外觀示意圖。其中金屬薄片20係藉由圖1A-1B所示之方式以嵌合於陶瓷基體30,最後再形成圖1C中所示之薄型電阻10。
本發明之薄型電阻10係用於電子裝置(圖未示)內,用以提供一電阻值。較佳者,薄型電阻10之厚度係介於1.9公釐至2.1公釐之間。當超薄型電子裝置(例如超薄型電視或顯示器)僅有2公分時,其內部所需的零件,相對應地也必須非常薄,因此本發明之薄型電阻10可提供此一需求。
薄型電阻10包括金屬薄片20、陶瓷基體30及金屬導線40。薄型電阻10主要藉由金屬薄片20之材質及形狀等特徵以提供不同電阻值。關於金屬薄片20之製造方式在之後會有詳細描述,故在此先不贅述。陶瓷基體30係由一陶瓷之材質製成,並具有凹槽31,金屬薄片20可嵌合於陶瓷基體30之凹槽31內。陶瓷製成之陶瓷基體30可提供薄型電阻10之支撐作用,以解決先前技術中薄型被動元件容易變形之缺失。
金屬導線40較佳者為一銅線或是一銅包鋼線(但本發明不限於此)所製成。金屬導線40係焊接於金屬薄片20上,以使得薄型電阻10可與電子裝置的其他零件(圖未顯示)電性連接。金屬導線40與金屬薄片20的焊接方式可為點焊之方式,但本發明並不以此為限。金屬導線40可為2條或是4條,本發明並不以圖中所示之數量為限。
薄型電阻10還可包括矽樹脂(Silicon Resin)50。矽樹脂50係用以絕緣密封金屬薄片20及陶瓷基體30,用以保護薄型電阻10之結構。金屬薄片20係與金屬導線40焊接後,再嵌合於陶瓷基體30之凹槽31內。嵌合後之薄型電阻10即如圖1B所示。最後再利用矽樹脂50將金屬薄片20與陶瓷基體30密封,經過烘乾固化處理後以保護薄型電阻10之結構。
接著請參考圖2及圖3關於本發明之金屬薄片之相關示意圖,其中圖2係本發明之金屬薄片之正面視圖,圖3係本發明之金屬薄片之側視圖。
本發明之金屬薄片20可用機器精密沖壓製造而成,並為自動帶狀(Auto-tape)形式,以利與其他構件進行自動組裝。金屬薄片20之材質可為銅,但本發明並不以此為限,亦可由其他之金屬製成,以調整薄型電阻10所需之阻值。金屬薄片20包括複數之導電通路21及壓痕22。金屬薄片20可藉由其形狀,亦即導電通路21之數量及/或間距調整薄型電阻10所需之阻值。在本實施例中,任兩相鄰之導電通路21之間距d約為0.2公釐,但本發明並不以此為限。
在本發明之一實施例中,金屬導線40係利用點焊之方式固定在壓痕22,因此壓痕22之數量實質係配合金屬導線40之數量。
另一方面,薄型電阻10之阻抗值亦可由金屬薄片20之厚度t決定。在本實施例中,金屬薄片20之厚度t為0.025公釐至0.1公釐之間。
詳言之,薄型電阻10之阻抗值可由以下公式求得:
其中t為金屬薄片20之厚度,L為金屬薄片20之導電通路21所構成之長度,W為金屬薄片20之導電通路21所構成之寬度,ρ為金屬薄片20之材質之阻抗係數,最後R即為薄型電阻10之阻抗值。
由上述的說明可知,金屬薄片20可以利用其厚度t、其導電通路21所構成之長度L與寬度W以及其材質(ρ)來得到所需的阻抗值。因此,在本發明中,金屬薄片20可以利用不同的搭配方式,以得到0.025歐姆到47歐姆之電阻值。
接著請參考圖4係本發明之薄型電阻之製造方法之步驟流程圖。此處需注意的是,以下雖以上述之薄型電阻10為例說明本發明之薄型電阻之製造方法,但本發明之薄型電阻之製造方法並不以使用在上述之薄型電阻10為限。首先進行步驟401:根據所需之一電阻值,利用一沖壓製程而形成一金屬薄片,該金屬片包括複數之導電通路。
首先根據所需電阻值選取金屬薄片20,並設計金屬薄片20之形狀。金屬薄片係利用機器精密沖壓之製程製造,並生產成為自動帶狀形式,如此一來即可以增加生產速度及產量。在本實施例中,金屬薄片20之形狀即如圖2所示,金屬薄片20係形成複數之導電通路21與至少二壓痕22。並且金屬薄片20可根據所需電阻值以決定其形狀,亦即導電通路21之數量與其所構成之長度L與寬度W。本發明並不以此圖2所示之形狀為限。除了利用上述的形狀外,亦可利用利用機器沖壓之製程製造出不同材質及厚度之金屬薄片20,以決定所得到的電阻值。
接著進行步驟402:提供至少二金屬導線以分別連接該金屬薄片。
接著提供至少二金屬導線40,以分別連接至金屬薄片20。在本發明之一實施例中,金屬導線40分別利用點焊之方式以焊接於金屬薄片20之壓痕22。
再進行步驟403:提供一陶瓷基體,該陶瓷基體包括一凹槽,以嵌合該金屬薄片於該陶瓷基體之凹槽。
接著再提供陶瓷基體30,此陶瓷基體30包括凹槽31。金屬薄片20係嵌合於陶瓷基體30之凹槽31內,即如圖1A-1B所示。
步驟404:提供一矽樹脂,以絕緣密封該陶瓷基體及該金屬薄片,並執行烘乾流程。
將陶瓷基體30及金屬薄片20利用矽樹脂50密封,再執行烘乾流程將矽樹脂50烘乾固化以完成全部之製程。最後會得到如圖1C所示之薄型電阻10。
最後進行步驟405:測量該薄型電阻之電阻值。
在上述步驟401到步驟404完成後,即可得到薄型電阻10。最後即可測量薄型電阻10之電阻值,以確定是否符合需求。
此處需注意的是,本發明之薄型電阻之製造方法並不以上述之步驟次序為限,只要能達成本發明之目的,上述之步驟次序亦可加以改變。
藉由上述的步驟,即可製造出電阻範圍在0.025歐姆到47歐姆之薄型電阻10,且薄型電阻10之厚度約為1.9公釐至2.1公釐之間,也可克服先前技術中強度不足的問題,明顯優於先前技術之電阻。
綜上所陳,本發明無論就目的、手段及功效,在在均顯示其迥異於習知技術之特徵,懇請 貴審查委員明察,早日賜准專利,俾嘉惠社會,實感德便。惟應注意的是,上述諸多實施例僅係為了便於說明而舉例而已,本發明所主張之權利範圍自應以申請專利範圍所述為準,而非僅限於上述實施例。
10...薄型電阻
20...金屬薄片
21...導電通路
22...壓痕
30...陶瓷基體
31...凹槽
40...金屬導線
50...矽樹脂
d...間距
t...厚度
W...寬度
L...長度
圖1A-1B係本發明之金屬薄片嵌合於陶瓷基體之實施方式之示意圖。
圖1C係本發明之薄型電阻之外觀示意圖。
圖2係本發明之金屬薄片之正面視圖。
圖3係本發明之金屬薄片之側視圖。
圖4係本發明之薄型電阻之製造方法之步驟流程圖。
10‧‧‧薄型電阻
20‧‧‧金屬薄片
21‧‧‧導電通路
22‧‧‧壓痕
30‧‧‧陶瓷基體
31‧‧‧凹槽
40‧‧‧金屬導線
Claims (7)
- 一種薄型電阻,其包括:一金屬薄片,包括複數之導電通路,其中該金屬薄片之厚度係為0.025公釐至0.1公釐之間;一陶瓷基體,具有一凹槽,該金屬薄片嵌合於該凹槽;以及至少二金屬導線,該些金屬導線係分別與該金屬薄片焊接連接。
- 如申請專利範圍第1項所述之薄型電阻,其中該金屬薄片係利用一沖壓製程而形成。
- 如申請專利範圍第1項所述之薄型電阻,更包括一矽樹脂,用以絕緣密封該陶瓷基體及該金屬薄片。
- 如申請專利範圍第1項所述之薄型電阻,該薄型電阻之厚度係為1.9公釐至2.1公釐之間。
- 一種薄型電阻之製造方法,包括以下步驟:根據所需之一電阻值,利用一沖壓製程而形成一金屬薄片,該金屬薄片之厚度係為0.025公釐至0.1公釐之間,該金屬薄片包括複數之導電通路;提供至少二金屬導線以分別焊接連接該金屬薄片;提供一陶瓷基體,該陶瓷基體包括一凹槽;以及嵌合該金屬薄片於該陶瓷基體之該凹槽。
- 如申請專利範圍第5項所述之薄型電阻之製造方法,更包括以下步驟:根據所需之該電阻值,以選取該金屬薄片之一材質或一厚度。
- 如申請專利範圍第5項所述之薄型電阻之製造方法,更包括以下步驟:提供一矽樹脂,以絕緣密封該陶瓷基體及該金屬薄片;以及執行一烘乾流程,以形成該薄型電阻。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW99117871A TWI470652B (zh) | 2010-06-03 | 2010-06-03 | 薄型電阻及其製造方法 |
KR1020100076369A KR101141822B1 (ko) | 2010-06-03 | 2010-08-09 | 슬라이스 레지스터 및 그 제조 방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW99117871A TWI470652B (zh) | 2010-06-03 | 2010-06-03 | 薄型電阻及其製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201145317A TW201145317A (en) | 2011-12-16 |
TWI470652B true TWI470652B (zh) | 2015-01-21 |
Family
ID=45500798
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW99117871A TWI470652B (zh) | 2010-06-03 | 2010-06-03 | 薄型電阻及其製造方法 |
Country Status (2)
Country | Link |
---|---|
KR (1) | KR101141822B1 (zh) |
TW (1) | TWI470652B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI471085B (zh) * | 2012-03-15 | 2015-01-21 | Futaba Electric Co Ltd | 散熱型電阻及其散熱模組 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0585611A2 (de) * | 1992-08-04 | 1994-03-09 | ABBPATENT GmbH | Leistungswiderstand für Flüssigkeitskühlung |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05251201A (ja) * | 1992-03-05 | 1993-09-28 | Matsushita Electric Ind Co Ltd | 抵抗器およびその製造方法 |
JP2000009548A (ja) * | 1998-06-23 | 2000-01-14 | Sony Corp | 回路部品 |
JP2001185407A (ja) * | 1999-12-24 | 2001-07-06 | Seiden Techno Co Ltd | 電力用抵抗器とその抵抗素子及びそれらの製造方法 |
KR100643882B1 (ko) * | 2004-09-13 | 2006-11-10 | 동아전기부품 주식회사 | 블로워모터 레지스터용 저항박판 가공방법 |
-
2010
- 2010-06-03 TW TW99117871A patent/TWI470652B/zh active
- 2010-08-09 KR KR1020100076369A patent/KR101141822B1/ko active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0585611A2 (de) * | 1992-08-04 | 1994-03-09 | ABBPATENT GmbH | Leistungswiderstand für Flüssigkeitskühlung |
Also Published As
Publication number | Publication date |
---|---|
TW201145317A (en) | 2011-12-16 |
KR20110132956A (ko) | 2011-12-09 |
KR101141822B1 (ko) | 2012-05-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI506653B (zh) | 晶片電阻器及其製造方法 | |
JP6276658B2 (ja) | 膜厚測定機能付き基板及び絶縁層の膜厚測定方法 | |
TWI497535B (zh) | 具有軟性材料層之微電阻元件及其製造方法 | |
CN104716051B (zh) | 半导体装置的制造方法 | |
TWI470652B (zh) | 薄型電阻及其製造方法 | |
WO2017010216A1 (ja) | 電子部品 | |
TWI438787B (zh) | 運用壓合膠貼合之微電阻產品及其製造方法 | |
CN201698851U (zh) | 薄型电阻 | |
JP6338011B2 (ja) | 基板埋め込み用ntcサーミスタおよびその製造方法 | |
JP6100617B2 (ja) | 多層配線基板およびプローブカード用基板 | |
JP5880583B2 (ja) | 温度センサおよび製造方法 | |
CN102290170A (zh) | 薄型电阻及其制造方法 | |
CN104349571B (zh) | 柔性电路板及其制作方法 | |
JP2019160992A (ja) | チップ抵抗器、およびチップ抵抗器の製造方法 | |
JP2011009288A (ja) | 基板内蔵用チップ抵抗器およびその製造方法 | |
JP6420088B2 (ja) | セラミック多層配線基板の製造方法 | |
JP5613918B2 (ja) | フレキシブルプリント基板の製造方法 | |
CN109104818A (zh) | 一种pcb板加工方法 | |
CN104125726B (zh) | 印刷电路板的制作方法 | |
JP2013182909A (ja) | 電子部品搭載用多数個取り基板 | |
JP4877387B2 (ja) | ラジアルリード電子部品 | |
JP6723690B2 (ja) | 被覆リードタイプ電子部品およびその製造方法 | |
JP2012156469A (ja) | フレキシブル回路基板 | |
TWI532417B (zh) | A composite substrate, and a method of manufacturing an electronic component using the same | |
JP5520848B2 (ja) | フレキシブル回路基板の製造方法 |