[go: up one dir, main page]

TWI452835B - 一種準確遲滯的比較器和製備方法 - Google Patents

一種準確遲滯的比較器和製備方法 Download PDF

Info

Publication number
TWI452835B
TWI452835B TW099120652A TW99120652A TWI452835B TW I452835 B TWI452835 B TW I452835B TW 099120652 A TW099120652 A TW 099120652A TW 99120652 A TW99120652 A TW 99120652A TW I452835 B TWI452835 B TW I452835B
Authority
TW
Taiwan
Prior art keywords
tnx
iin
ios
vin
transistor
Prior art date
Application number
TW099120652A
Other languages
English (en)
Other versions
TW201136172A (en
Inventor
Behzad Mohtashemi
Original Assignee
Alpha & Omega Semiconductor
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Alpha & Omega Semiconductor filed Critical Alpha & Omega Semiconductor
Publication of TW201136172A publication Critical patent/TW201136172A/zh
Application granted granted Critical
Publication of TWI452835B publication Critical patent/TWI452835B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Amplifiers (AREA)
  • Manipulation Of Pulses (AREA)

Description

一種準確遲滯的比較器和製備方法
本發明涉及電路領域，更確切地說，本發明涉及用於設計一種類比信號的比較器和製備方法。
類比信號的比較器是各種類比電路中常見的功能性構造塊。遲滯信號比較器在其參考信號附近具有一個遲滯回線，通常可用於回饋電子控制電路中，以避免沒有這種遲滯回線時控制信號在其目標值附近不必要的過度振盪。
第1圖表示Ricon-Mora等人發明的名稱為“準確、快速以及用戶可編程的遲滯比較器”的原有技術的專利號為6,229,350的美國專利(下文稱作美國6,229,350)。第1圖表示原有技術的遲滯比較器1，第2圖表示其信號輸入/輸出(I/O)特性2。第2圖適用於任何遲滯比較器。原有技術的遲滯比較器1的關鍵I/O信號，為一對輸入信號VINA和VINB以及一個2-電平輸出信號VOT。對於本領域的技術人員，參照輸入信號VINB，第2圖所示的VOT與VINA的關係圖的特點表示，在VINA=VINB附近，有一個遲滯窗Vhys=2*△V的電平躍遷。
原有技術的遲滯比較器1的以下主要功能塊互相耦合在一起：一個差分輸入級，用於將輸入信號對VINA和VINB差分轉換成中間電流信號。
一個總和節點和一個輸出增益級，用於將中間電流信號轉換並放大成末級2-電平輸出信號VOT。
一個可轉向偏移電流產生器，用於通過其電流轉向開關，產生偏移電流並將偏移電流注入到差分輸入級，從而在VOT與VINA特性關係中，產生Vhys的遲滯窗。還含有一個信號轉換器，將VOT轉換成可轉向偏移電流產生器內部所需要的差分控制信號。注意：通過可轉向偏移電流產生器所使用的一個“V控制”信號，Vhys還可以允許用戶編程。
電流鏡，來自於電流源“IBIAS”，用於為差分輸入級和可轉向偏移電流產生器提供所需的多個偏移電流。
本領域的技術人員已知，原有技術的遲滯比較器1的遲滯窗Vhys由以下的方程式決定：Vhys=2△V=I(偏移)/Gm(輸入)=V控制 (1)
其中I(偏移)=Gm(輸入)* V控制 (2)
Knp=電子/空穴的遷移率*Cox (4)
在上述方程式中，Gm(輸入)指在差分輸入級內部的差分電晶體對Q2和Q5的跨導。Gm(偏移)指在可轉向偏移電流產生器內部的差分電晶體Q16、Q17、Q26和Q27的跨導。Gm指一般的電晶體的跨導。VGS和Vth分別指一般的電晶體的閘極-源極電壓和閾值電壓。Knp指電晶體中易受各種製備過程的偏差影響的器件參數。Cox為單位面積上的閘極氧化物電容。
確切地說，遲滯比較器應按照緊密度容差來製備，並對溫度等外界環境的變化表現出低敏感度。從上述方程式(1)-(4)可以看出，Vhys的百分比變化遵循Gm(輸入)和Gm(偏移)的百分比變化。此外，電晶體對(例如在Q2和Q5之間)中，Gm的任何不匹配都會另外引起Vhys的變化。儘管雙極電晶體和MOS電晶體都存在這種現象，但是在CMOS電晶體中Vhys的變化程度尤為明顯。與雙極電晶體不同，CMOS電晶體的Gm很小，而且並不匹配。在原有技術中，要獲得良好的匹配以及很大的跨導，每個差分CMOS電晶體Q16、Q17、Q26、Q27的尺寸，必須與每個輸入CMOS電晶體Q2、Q5的尺寸類似。這意味著，為了實現一個簡單的比較器功能，就需要消耗很大的積體電路(IC)晶片面積，此方法不僅昂貴而且難以實施。因此，必須製備一種不需要消耗很大的積體電路晶片面積，帶有準確的遲滯窗 Vhys的簡單的遲滯比較器。
為了解決上述技術問題，本發明提出了一種遲滯比較器(HYSCP)，用於比較兩個輸入信號電壓VINA、VINB，並產生一個2-電平輸出信號VOT，通過一個準確的遲滯窗Vhys反映VINA和VINB之間的相對幅度。HYSCP包括：一個帶有輸出電流的差分輸入級(DICO)，具有多個差分連接的輸入電晶體，電晶體跨導為Gmtnx，將帶有輸入級跨導Gmin的VINA和VINB，轉換成相應的中間信號電流IINA和IINB。
一個可轉向偏移電流產生器(SOCG)，具有內置偏移電流源IOS、兩個輸出偏移電流IOSA、IOSB以及一個由轉向控制信號驅動的電流轉向開關，並耦合到IOS上，根據轉向控制信號的邏輯態，通過IOSA或IOSB操縱IOS的方向。
一個電流-至電壓的總和轉換器(IVSC)，連接到IINA、IOSA、IINB和IOSB上，分別計算電流(IINA、IOSA)以及電流(IINB、IOSB)的總和，並將總電流轉換成2-電平輸出信號VOT加上邏輯態對應VOT電平的轉向控制信號，從而產生Vhys=IOS/Gmin。連接輸入電晶體，在DICO中產生負反饋回路，這在很大程度上從輸入級跨導Gmin上略去了 電晶體跨導Gmtnx的影響。DICO還包括一個連接到輸入電晶體上的回饋電阻RNF，RNF的尺寸選取與輸入電晶體有關，以使得Gmin僅由回饋跨導決定，並基本等於回饋跨導GNF=1/RNF，與Gmtnx無關，否則Gmtnx在電晶體製備過程中和器件工作環境中巨大的變化，將引起Vhys的不確定性。
在一個典型實施例中，多個差分連接的輸入電晶體還包括：差分連接的一對輸入開關電晶體TNXSA和TNXSB，它們的電晶體跨導和輸出電阻分別等於GmSA、RSA和GmSB、RSB。
輸入負載電晶體TNXLA和TNXLB的一個差分對，在一個交錯結構中分別耦合到TNXSA和TNXSB上，產生負反饋回路，它們的電晶體跨導和輸出電阻分別等於GmLA、RLA和GmLB、RLB。因此，RNF的尺寸遵循以下標準：
之所以設計輸入開關電晶體對TNXSA和TNXSB和輸入負載電晶體對TNXLA和TNXLB，是為了使它們的電晶體跨導在很大程度上可以相互抵消。這可以通過製備相同尺寸和參數的電晶體，來輕鬆實現。
為了將VINA和VINB轉換成中間信號電流IINA，DICO還包括多個IINA-參考電流源，以及連接到TNXSA 和TNXSB上的電流鏡。為了將VINA和VINB轉換成中間信號電流IINB，DICO還包括多個IINB-參考電流源，以及連接到TNXSB和TNXSB上的電流鏡。
在一個典型實施例中，所述電流轉向開關具有一對差分連接的控向電晶體，交替連接到IOS上，分別提供IOSA和IOSB。所述轉向控制信號具有一對差分轉向信號，分別耦合到控向電晶體的控制端上。
在一個典型實施例中，所述IVSC包括：一個總和電晶體TNXSUMA，連接到電流IINA、IOSA上，將其相加，並將總和電流轉換成中間差分輸出信號VioA。
一個總和電晶體TNXSUMB，連接到電流IINB、IOSB上，將其相加，並將總和電流轉換成中間差分輸出信號VioB。
一個輸出增益級(OGS)，耦合到中間差分輸出信號(VioA、VioB)上，以便將它們放大成VOT，並產生轉向控制信號。
對於本領域的技術人員，本發明的這些方面及其多個實施例，在本說明書的以下內容中，將作進一步說明。
10、HYSCP‧‧‧遲滯比較器
12、92、DICO、DICO12‧‧‧帶有輸出電流的差分輸入級
12a、12b‧‧‧p-溝道電晶體
12c、12d、72a、72b‧‧‧n-溝道電晶體
12e、12f、12g、12h、14a、72e、72f、72g、72h、74a‧‧‧電流源
12i、12j、OpAmpA12i、OpAmpB12j‧‧‧運算放大器
14、SOCG‧‧‧可轉向偏移電流產生器
14b‧‧‧電流轉向開關
14c、14d‧‧‧源極耦合的控向電晶體
40、IVSC‧‧‧電流-至電壓的總和轉換器
40a、40b、14c、14d、74c、74d、100a、100b、M3、M6、M63、M66、Q2、Q5、Q16、Q17、Q26、Q27‧‧‧電晶體
42、OGS‧‧‧輸出增益級
Cox‧‧‧單位面積上的閘極氧化物電容
Gm‧‧‧一般的電晶體的跨導
Gmin‧‧‧輸入級跨導
GmLA、GmLB、Gmtnx、GmSA、GmSB‧‧‧電晶體跨導
Gm(輸入)‧‧‧在差分輸入級內部的差分電晶體對Q2和Q5的跨導
Gm(偏移)‧‧‧在可轉向偏移電流產生器內部的差分電晶體
Q16、Q17、Q26和Q27的跨導GNF‧‧‧回饋跨導
IBIAS‧‧‧電流源
IC‧‧‧積體電路
IINA、IINB‧‧‧中間信號電流
I/O‧‧‧輸入/輸出
IOS、IOS14a‧‧‧內置偏移電流源
IOSA、IOSB‧‧‧輸出偏移電流
Knp‧‧‧電晶體中易受各種製備過程的偏差影響的器件參數
RNF、RNF12m‧‧‧回饋電阻
RSA、RSB、RLA、RLB‧‧‧輸出電阻
SCS‧‧‧轉向控制信號
TNXLA、TNXLA12c、TNXLB、TNXLB12d‧‧‧輸入負載電晶體
TNXSA、TNXSA12a、TNXSB、TNXSB12b‧‧‧輸入開關電晶體
TNXSUMA、TNXSUMA40a、TNXSUMB、TNXSUMB40b‧‧‧總和電晶體
VGS‧‧‧一般的電晶體的閘極-源極電壓Vhys、2△V‧‧‧遲滯窗
VINA、VINB‧‧‧輸入信號電壓
VioA、VioB‧‧‧中間差分輸出信號
VOT‧‧‧輸出信號
Vth‧‧‧一般的電晶體的閘極-閾值電壓
10、HYSCP‧‧‧遲滯比較器
12、92、DICO、DICO12‧‧‧帶有輸出電流的差分輸入級
12a、12b‧‧‧p-溝道電晶體
12c、12d、72a、72b‧‧‧n-溝道電晶體
12e、12f、12g、12h、14a、72e、72f、72g、72h、74a‧‧‧電流源
12i、12j、OpAmpA12i、OpAmpB12j‧‧‧運算放大器
14、SOCG‧‧‧可轉向偏移電流產生器
14b‧‧‧電流轉向開關
14c、14d‧‧‧源極耦合的控向電晶體
40、IVSC‧‧‧電流-至電壓的總和轉換器
40a、40b、14c、14d、74c、74d、100a、100b、
M3、M6、M63、M66、Q2、Q5、Q16、Q17、Q26、Q27‧‧‧電晶體
42、OGS‧‧‧輸出增益級
Cox‧‧‧單位面積上的閘極氧化物電容
Gm‧‧‧一般的電晶體的跨導
Gmin‧‧‧輸入級跨導
GmLA、GmLB、Gmtnx、GmSA、GmSB‧‧‧電晶體跨導
Gm(輸入)‧‧‧在差分輸入級內部的差分電晶體對Q2和Q5的跨導
Gm(偏移)‧‧‧在可轉向偏移電流產生器內部的差分電晶體
Q16、Q17、Q26和Q27的跨導
GNF‧‧‧回饋跨導
IBIAS‧‧‧電流源
IC‧‧‧積體電路
IINA、IINB‧‧‧中間信號電流
I/O‧‧‧輸入/輸出
IOS、IOS14a‧‧‧內置偏移電流源
IOSA、IOSB‧‧‧輸出偏移電流
Knp‧‧‧電晶體中易受各種製備過程的偏差影響的器件參數
RNF、RNF12m‧‧‧回饋電阻
RSA、RSB、RLA、RLB‧‧‧輸出電阻
SCS‧‧‧轉向控制信號
TNXLA、TNXLA12c、TNXLB、TNXLB12d‧‧‧輸入負載電晶體
TNXSA、TNXSA12a、TNXSB、TNXSB12b‧‧‧輸入開關電晶體
TNXSUMA、TNXSUMA40a、TNXSUMB、TNXSUMB40b‧‧‧總和電晶體
VGS‧‧‧一般的電晶體的閘極-源極電壓
Vhys、2△V‧‧‧遲滯窗
VINA、VINB‧‧‧輸入信號電壓
VioA、VioB‧‧‧中間差分輸出信號
VOT‧‧‧輸出信號
Vth‧‧‧一般的電晶體的閘極-閾值電壓
參考所附附圖，以更加充分的描述本發明的實施例。然而，所附附圖僅用於說明和闡述，並不構成對本發明範圍的限制。
第1圖表示美國專利號6,229,350的一種原有技術的遲滯比較器。
第2圖表示遲滯比較器的信號輸入/輸出特性。
第3A圖表示本發明的遲滯比較器。
第3B圖表示本發明的遲滯比較器的另一實施例。
第3C圖表示本發明的遲滯比較器的另一實施例。
根據本發明的權利要求和發明內容所公開的內容，本發明的技術方案具體如下所述：本說明書以及所含附圖僅用於說明本發明的一個或多個現有的較佳實施例，以及多個典型的附加設備和/或可選實施例。說明書和附圖用於解釋說明，並不作為本發明的侷限。因此，本領域的技術人員應掌握其他變化、修正和替代。這些變化、修正和替代都應認為仍屬本發明的範圍。
第3A圖表示本發明的遲滯比較器(HYSCP)10。本發明的HYSCP10的功能是，比較兩個輸入信號電壓 VINA、VINB，並產生2-電平輸出信號VOT，通過一個準確的遲滯窗Vhys反映VINA和VINB之間的相對幅度。圖表顯示第2圖中的遲滯窗Vhys(=2△V)也適用本發明。HYSCP包括：一個帶有輸出電流的差分輸入級(DICO)12，具有多個電晶體跨導為Gmtnx差分連接的輸入電晶體，將VINA和VINB，以輸入級跨導Gmin轉換成相應的中間信號電流IINA和IINB。
一個可轉向偏移電流產生器(SOCG)14，具有內置偏移電流源IOS14a、兩個輸出偏移電流IOSA、IOSB以及一個由轉向控制信號驅動的電流轉向開關14b，並耦合到IOS14a上，根據轉向控制信號SCS的邏輯態，通過IOSA或IOSB操縱IOS14a的方向。電流轉向開關14b具有兩個源極耦合的控向電晶體14c和14d。
一個電流-至電壓的總和轉換器(IVSC)40，連接到IINA、IOSA、IINB和IOSB上，分別通過總和電晶體TNXSUMA40a計算電流IINA和IOSA總和，以及通過總和電晶體TNXSUMB40b計算電流IINB和IOSB，的總和，並將所述總和電流轉換成2-電平輸出信號VOT和邏輯態對應VOT電平的轉向控制信號SCS，從而產生Vhys=IOS/Gmin。
本發明的一個關鍵要素在於，DICO12還包括一個連接到輸入電晶體上的回饋電阻RNF12m。另外RNF12m 的大小根據輸入電晶體選定，以使得Gmin由回饋跨導決定，並基本等於回饋跨導GNF=1/RNF，而與Gmtnx無關，因Gmtnx在電晶體製備過程中和器件工作環境中會有很大的變化，將引起Vhys的不確定性。
在一個典型實施例中，多個差分連接的輸入電晶體還包括：差分連接的一對輸入開關電晶體TNXSA12a和TNXSB12b，TNXSA12a的電晶體跨導和輸出電阻分別等於GmSA和RSA，TNXSB12b的電晶體跨導和輸出電阻分別等於GmSB和RSB。
輸入負載電晶體TNXLA12c和TNXLB12d的一個差分對，在一個交錯結構中分別耦合到TNXSA12a和TNXSB12b上，產生負反饋回路，TNXLA12c的電晶體跨導和輸出電阻分別等於GmLA和RLA，TNXLB12d的電晶體跨導和輸出電阻分別等於GmLB和RLB。12c的閘極可以耦合到12a的汲極上，12c的汲極可以耦合到12a的源極上。同樣地，12d的閘極可以耦合到12b的汲極上，12d的汲極可以耦合到12b的源極上。
瞭解了RNF12m之後，本發明的遲滯窗Vhys的控制方程為：
SOCG14可以通過不同的方式實現，但都應包含輸出偏置電流IOSA和IOSB。方程(5)通常寫為：
因此，根據本發明，當RNF12m的尺寸符合以下標準時：
本發明的遲滯窗Vhys的控制方程基本上不依賴於各種電晶體器件的參數，即：
此外，之所以設計電晶體，是為了使它們的電晶體跨導GmSA和GmLA大致相等(跨導GmSB和GmLB也類似)，並且在很大程度上可以相互抵消，方程(6)變為：
因此，從方程式中消除了電晶體的跨導。方程(7)所示的標準變為：
由於電晶體的阻抗都很大，例如大約在1MΩ左右，因此上式很容易實現。Gmin的運算式簡化為：
由於，與上述輸入開關電晶體和輸入負載電晶體的電晶體跨導和輸出阻抗相比，IC的電阻值對於生產過程變化和器件工作環境等因素較不敏感，因此本發明無需消耗很大的IC晶片尺寸，就獲得了一種帶有準確的遲滯窗Vhys的簡單的遲滯比較器。例如，通過IC過程製備的多晶矽電阻，可以將準確度控制在5%左右或者更好，反之相應的電晶體跨導在20%以上的範圍變化。
為了將VINA和VINB轉換成中間信號電流IINA，DICO12還包括多個IINA-參考電流源12e、12f，以及連接到TNXSA12a和TNXLA12c上的電流鏡(通過電晶體M6和TNXLA12c形成)。電流源12e連接到TNXLA12c的閘極上，應小於連接到TNXSA12a源極上的電流源12f(例如小一半)。為了將VINA和VINB轉換成中間信號電流IINB，DICO還包括多個IINB-參考電流源12g、12h，以及連接到TNXSB12b和TNXLB12d上的電流鏡(通過電晶體M3和TNXLA12d形成)。電流源12g連接到TNXLB的閘極上，應 小於連接到TNXSB12b源極上的電流源12h。
作為另一個詳細說明的可選實施例，總和電晶體TNXSUMA40a連接電流IINA、IOSA，並將電流的總和轉換成中間差分輸出信號VioA。同樣地，總和電晶體TNXSUMB40b連接電流IINB、IOSB，並將電流的總和轉換成中間差分輸出信號VioB。然後，輸出增益級(OGS)42，耦合到中間差分輸出信號VioA、VioB上，以便將它們放大成VOT，與此同時產生轉向控制信號(SCS)。作為示例，OGS42可以利用兩個串聯的轉換器，產生SCS。
在第3A圖的HYSCP10中，電晶體12a、12b為p-溝道電晶體，電晶體12c、12d為n-溝道電晶體。但是，作為本發明的一個可選實施例，電晶體的類型也可以改變，如第3B圖的HYSCP70所示，除了電晶體類型、電流和電壓的方向與HYSCP10相反以為，其他都與HYSCP10類似。在HYSCP70中，電晶體72a、72b為n-溝道電晶體，分別代替電晶體12a、12b。同樣地，電晶體72c、72d為n-溝道電晶體，分別代替電晶體12c、12d。其他電晶體100a、100b、74c、74d、M63、M66也改變溝道類型，分別代替電晶體40a、40b、14c、14d、M3、M6，同時電流源72e、72f、72g、72h、74a代替並改變如第3A圖所示的HYSCP10的電流源12e、12f、12g、12h、14a的方向。注意，儘管DICO12最靠近電流源72f和72g的一邊的電壓， 高於DICO12最靠近IVSC40的一邊的電壓，但是為了說明本發明，DICO12最靠近電流源72f和72g的一邊仍然作為接地端。
作為本發明另外的可選實施例，負反體回路可以使用不同的方法製成。第3C圖表示另一種HYSCP90，除了第3A圖所示的DICO12部分現在標記為92以外，其他所有電路元件都與第3A圖所示的HYSCP10相同。在DICO92中，電晶體12a、12b、12c、12d並不交叉，而是12c與12a串聯，12d與12b串聯。每個電晶體12c和12d都具有閘極至汲極短接，分別同電晶體M6和M3形成電流鏡。第3C圖中沒有第3A圖所示的電流源12e和12g。相反，DICO92包括運算放大器OpAmpA12i和OpAmpB12j，它們的輸出端分別連接到電晶體12a和12b的閘極。運算放大器12i、12j的一個輸入端分別連接到VINA、VINB，其他輸入端分別連接到電晶體12a、12b的源極。運算放大器12i、12j為輸入電晶體12a、12b提供負反饋回路，將電晶體跨導Gmtnx對輸入級跨導Gmin的貢獻降至最小，因此遲滯窗Vhys可以表示為：輸入級跨導Gmin為：
在上述內容中，Gm12a和Gm12b分別為電晶體 12a和12b的跨導，[運算放大器環路增益]12i和[運算放大器環路增益]12j分別為運算放大器12i和12j的環路增益。運算放大器環路增益的定義為：運算放大器環路增益=1+(A*B
其中A為放大器的開路環路增益，B為回饋係數。在如圖所示的結構中，回饋係數等於1，因此方程(9)變為：
由於根據定義運算放大器的開路環路增益事實上一個很大的值，因此，輸入電晶體跨導Gm12a和Gm12b根本對輸入級跨導Gmin不起任何作用，因此方程簡化為：
這與第3A圖所示的HYSCP10的結論相同。
通過說明和附圖，給出了多個特定結構的典型實施例。本領域的技術人員應掌握，本發明具有多種其他特殊形式，無需過多實驗，就能將本發明應用於這些實施例。例如，本發明是以MOS電晶體為例說明，根據同樣的發明理念，本發明也可應用於雙極電晶體電路。因此，鑒於本專利檔，本發明的範圍不應僅由上述典型實施例的說明限定，而應由以下申請權利範圍限定。在申請權利範圍 內任何和所有等價的範圍與內容，都應認為仍屬本發明的意圖和範圍內。
10‧‧‧遲滯比較器
12‧‧‧帶有輸出電流的差分輸入級
12a、12b‧‧‧p-溝道電晶體
12c、12d‧‧‧n-溝道電晶體
12e、12f、12g、12h、14a‧‧‧電流源
14‧‧‧可轉向偏移電流產生器
14b‧‧‧電流轉向開關
14c、14d‧‧‧控向電晶體
40‧‧‧電流-至電壓的總和轉換器
40a、40b、M3、M6‧‧‧電晶體
42、OGS‧‧‧輸出增益級
IINA、IINB‧‧‧中間信號電流
IOS‧‧‧內置偏移電流源
IOSA、IOSB‧‧‧輸出偏移電流
RNF‧‧‧回饋電阻
SCS、SCSA、SCSB‧‧‧轉向控制信號
VINA、VINB‧‧‧輸入信號電壓
VioA、VioB‧‧‧中間差分輸出信號
VOT‧‧‧輸出信號

Claims (16)

  1. 一種遲滯比較器，其特徵在於，用於比較兩個輸入信號電壓VINA和VINB，通過一個遲滯窗Vhys產生一個2-電平輸出信號VOT反映VINA和VINB之間的相對幅度，所述遲滯比較器包括：一個帶有輸出電流的差分輸入級，所述的差分輸入級具有電晶體跨導為Gmtnx的數個差分連接的輸入電晶體，將所述的VINA和VINB，以輸入級跨導Gmin轉換成相應的中間信號電流IINA和IINB，其中，所述差分輸入級還包括一個連接到輸入電晶體上的回饋電阻RNF，其中Gmin由回饋跨導決定，並等於回饋跨導GNF=1/RNF，與Gmtnx無關，所述的數個差分連接的輸入電晶體還包括：差分連接的一對輸入開關電晶體TNXSA和TNXSB，其中TNXSA和TNXSB的電晶體跨導、輸出電阻分別等於GmSA、RSA和GmSB、RSB；VINA連接到TNXSA的閘極，VINB連接到TNXSB的閘極；為了將VINA和VINB轉換成對應的IINA和IINB，所述的差分輸入級還包括：第一和第二IINA-參考電流源，橋接位於總和轉換器和地之間的TNXSA和TNXLA，加上由TNXLA和橋接總和轉換器和地的電晶體形成的電流鏡；以及第一和第二IINB-參考電流源，橋接位於總和轉換器和地之間的TNXSB和TNXLB，加上由TNXLB和橋接總和轉換器和地的電晶體 形成的電流鏡；以及輸入負載電晶體TNXLA和TNXLB的一個差分對，在一個交錯結構中分別耦合到TNXSA和TNXSB上，產生負反饋回路，其中TNXLA和TNXLB的電晶體跨導、輸出電阻分別等於GmLA、RLA和GmLB、RLB，且RNF的尺寸遵循以下標準： 一個可轉向偏移電流產生器，由一邏輯轉向控制信號控制，通過其兩個輸出偏移電流IOSA或IOSB的任一個，產生並控制一個偏移電流IOS的方向；以及一個電流-至電壓的總和轉換器，連接到IINA、IOSA、IINB和IOSB上；其中，所述的總和轉換器分別將電流IINA和IOSA以及電流IINB和IOSB相加，並轉換成所述的2-電平輸出信號VOT加上邏輯態對應VOT電平的所述邏輯轉向控制信號，從而使得Vhys=IOS/Gmin；並且其中所述的輸入電晶體連接形成負反饋回路用於從輸入級跨導Gmin上略去電晶體跨導Gmtnx的影響。
  2. 如申請權利範圍第1項所述的遲滯比較器，其中，所述可轉向偏移電流產生器還包括一個耦合到IOS上由邏 輯轉向控制信號驅動的電流轉向開關，所述的電流轉向開關根據所述的邏輯轉向控制信號的邏輯態，通過IOSA或IOSB的任一個，控制IOS的方向。
  3. 如申請權利範圍第1項所述的遲滯比較器，其中，TNXLA的閘極耦合到TNXSA的汲極，TNXLB的閘極耦合到TNXSB的汲極，TNXLA的汲極耦合到TNXSA的源極，TNXLB的汲極耦合到TNXSB的源極。
  4. 如申請權利範圍第3項所述的遲滯比較器，其中，第一IINA-參考電流源連接在TNXLA的閘極和地之間，第二IINA-參考電流源連接在TNXSA和總和轉換器之間，第一IINB-參考電流源連接在TNXLB的閘極和地之間，第二IINB-參考電流源連接在TNXSB和總和轉換器之間。
  5. 如申請權利範圍第4項所述的遲滯比較器，其中，第一IINA-參考電流源小於第二IINA-參考電流源，第一IINB-參考電流源小於第二IINB-參考電流源。
  6. 如申請權利範圍第5項所述的遲滯比較器，其中，第一IINA-參考電流源和第一IINB-參考電流源，分別是第二IINA-參考電流源和第二IINB-參考電流源的尺寸的一半。
  7. 如申請權利範圍第1項所述的遲滯比較器，其中，所述的數個差分連接的輸入電晶體還包括：差分連接的一對輸入開關電晶體TNXSA和TNXSB，其中TNXSA和TNXSB的電晶體跨導、輸出電阻分別等於GmSA、RSA和GmSB、RSB；以及輸入負載電晶體TNXLA和TNXLB的一個差分對，在一個交錯結構中分別耦合到TNXSA和TNXSB上，產生負反饋回路，其中TNXLA和TNXLB的電晶體跨導、輸出電阻分別等於GmLA、RLA和GmLB、RLB；所述的差分輸入級還包括兩個分別由VINA和VINB驅動的運算放大器OpAmpA和OpAmpB，每個都帶有分別靠近TNXSA和TNXSB的負反饋回路，用於緩衝VINA和VINB；並且，RNF的尺寸遵循以下標準：
  8. 如申請權利範圍第7項所述的遲滯比較器，其中，為了將VINA和VINB轉換成相應的IINA和IINB，所述的差分輸入級還包括：一個IINA-參考電流源，橋接TNXSA和總和轉換器，加上一個由TNXLA和一個橋接總和轉換器和地的電晶體 形成的電流鏡；以及一個IINB-參考電流源，橋接TNXSB和總和轉換器，加上一個由TNXLB和一個橋接總和轉換器和地的電晶體形成的電流鏡。
  9. 如申請權利範圍第1項所述的遲滯比較器，其中，由於負反饋，使得輸入開關電晶體的跨導被抵消，所述R NF的標準變為：
  10. 如申請權利範圍第1項所述的遲滯比較器，其中，差分輸入級還包括多個IINA-參考電流源，加上連接TNXSA和TNXLA的電流鏡，以將所述的VINA和VINB轉換成中間信號電流IINA。
  11. 如申請權利範圍第1項所述的遲滯比較器，其中，差分輸入級還包括多個IINB-參考電流源，加上連接TNXSB和TNXLB的電流鏡，以將所述的VINA和VINB轉換成中間信號電流IINB。
  12. 如申請權利範圍第1項所述的遲滯比較器，其中，所述的電流轉向開關還包括一對差分連接的控向電晶體，交替連接到IOS上，分別提供IOSA和IOSB，所述的邏輯 轉向控制信號具有一對差分轉向信號，分別耦合到控向電晶體的控制端上。
  13. 一種遲滯比較器，其特徵在於，用於比較兩個輸入信號電壓VINA和VINB，通過一個遲滯窗Vhys產生一個2-電平輸出信號VOT反映VINA和VINB之間的相對幅度，所述遲滯比較器包括：一個帶有輸出電流的差分輸入級，所述的差分輸入級具有電晶體跨導為Gmtnx的數個差分連接的輸入電晶體，將所述的VINA和VINB，以輸入級跨導Gmin轉換成相應的中間信號電流IINA和IINB；一個可轉向偏移電流產生器，由一邏輯轉向控制信號控制，通過其兩個輸出偏移電流IOSA或IOSB的任一個，產生並控制一個偏移電流IOS的方向；以及一個電流-至電壓的總和轉換器，連接到IINA、IOSA、IINB和IOSB上，其中所述的總和轉換器包括：一個總和電晶體TNXSUMA，連接到電流IINA、IOSA上，並將電流總和轉換成中間差分輸出信號VioA；一個總和電晶體TNXSUMB，連接到電流IINB、IOSB上，並將電流總和轉換成中間差分輸出信號VioB；一個輸出增益級，耦合到中間差分輸出信號(VioA、VioB)上，用於將它們放大成VOT，並產生所述邏輯轉向控制信號； 其中，所述的總和轉換器分別將電流IINA和IOSA以及電流IINB和IOSB相加，並轉換成所述的2-電平輸出信號VOT加上邏輯態對應VOT電平的所述邏輯轉向控制信號，從而使得Vhys=IOS/Gmin；並且其中所述的輸入電晶體連接形成負反饋回路用於從輸入級跨導Gmin上略去電晶體跨導Gmtnx的影響。
  14. 一種製備帶有遲滯窗Vhys的遲滯比較器的方法，其特徵在於，用於比較兩個輸入信號電壓VINA和VINB，並產生一個2-電平輸出信號VOT，所述方法包括：製備一個帶有電流輸出的差分輸入級，所述差分輸入級具有數個差分連接的輸入電晶體，所述的數個差分連接的輸入電晶體的電晶體跨導為Gmtnx，將所述的VINA和VINB，以輸入級跨導Gmin轉換成相應的中間信號電流IINA和IINB；製備一個可轉向偏移電流產生器，所述的可轉向偏移電流產生器由一個邏輯轉向控制信號控制，並通過兩個輸出偏置電流IOSA和IOSB中的任一個產生和控制內置偏移電流源IOS的方向；製備一個電流-至電壓的總和轉換器，連接到IINA、IOSA、IINB和IOSB上，分別計算電流IINA、IOSA以及電流IINB、IOSB的總和並轉換成2-電平輸出信號VOT加上邏輯態對應VOT電平的所述邏輯轉向控制信號，從而產生 Vhys=IOS/Gmin，其中，所述的總和轉換器包括：一個總和電晶體TNXSUMA，連接到電流IINA、IOSA上，並將電流總和轉換成中間差分輸出信號VioA；一個總和電晶體TNXSUMB，連接到電流IINB、IOSB上，並將電流總和轉換成中間差分輸出信號VioB；一個輸出增益級，耦合到中間差分輸出信號(VioA、VioB)上，用於將它們放大成VOT，並產生所述邏輯轉向控制信號；並且連接輸入電晶體，形成負反饋回路，從而用於從輸入級跨導Gmin上略去電晶體跨導Gmtnx的影響。
  15. 一種製備帶有遲滯窗Vhys的遲滯比較器的方法，其特徵在於，用於比較兩個輸入信號電壓VINA和VINB，並產生一個2-電平輸出信號VOT，所述方法包括：製備一個帶有電流輸出的差分輸入級，所述差分輸入級具有數個差分連接的輸入電晶體，所述的數個差分連接的輸入電晶體的電晶體跨導為Gmtnx，將所述的VINA和VINB，以輸入級跨導Gmin轉換成相應的中間信號電流IINA和IINB，其中，所述的數個差分連接的輸入電晶體還包括：差分連接的一對輸入開關電晶體TNXSA和TNXSB，其中TNXSA和TNXSB的電晶體跨導、輸出電阻分別等於GmSA、RSA和GmSB、RSB；VINA連接到TNXSA的閘極，VINB連接到TNXSB的閘極；為了將VINA和VINB 轉換成對應的IINA和IINB，所述的差分輸入級還包括：第一和第二IINA-參考電流源，橋接位於總和轉換器和地之間的TNXSA和TNXLA，加上由TNXLA和橋接總和轉換器和地的電晶體形成的電流鏡；以及第一和第二IINB-參考電流源，橋接位於總和轉換器和地之間的TNXSB和TNXLB，加上由TNXLB和橋接總和轉換器和地的電晶體形成的電流鏡；以及輸入負載電晶體TNXLA和TNXLB的一個差分對，在一個交錯結構中分別耦合到TNXSA和TNXSB上，產生負反饋回路，其中TNXLA和TNXLB的電晶體跨導、輸出電阻分別等於GmLA、RLA和GmLB、RLB，且RNF的尺寸遵循以下標準： 製備一個可轉向偏移電流產生器，所述的可轉向偏移電流產生器由一個邏輯轉向控制信號控制，並通過兩個輸出偏置電流IOSA和IOSB中的任一個產生和控制內置偏移電流源IOS的方向；製備一個電流-至電壓的總和轉換器，連接到IINA、IOSA、IINB和IOSB上，分別計算電流IINA、IOSA以及電流IINB、IOSB的總和並轉換成2-電平輸出信號VOT加上邏輯態對應VOT電平的所述邏輯轉向控制信號，從而產生Vhys=IOS/Gmin； 連接輸入電晶體，形成負反饋回路，從而用於從輸入級跨導Gmin上略去電晶體跨導Gmtnx的影響；並且連接一個回饋電阻RNF到輸入電晶體上，以至於Gmin由回饋跨導決定，並等於回饋跨導GNF=1/RNF，與Gmtnx無關。
  16. 如申請權利範圍第15項所述的製備帶有遲滯窗Vhys的遲滯比較器的方法，其中製備差分輸入級還包括：製備差分連接的一對輸入開關電晶體TNXSA和TNXSB，其中TNXSA和TNXSB的電晶體跨導、輸出電阻分別等於GmSA、RSA和GmSB、RSB；並且製備輸入負載電晶體TNXLA和TNXLB的一個差分對，在一個交錯結構中分別耦合到TNXSA和TNXSB上，產生負反饋回路，其中TNXSA和TNXSB的電晶體跨導、輸出電阻分別等於GmLA、RLA和GmLB、RLB；其中該方法還包括，選取RNF的尺寸遵循以下標準：
TW099120652A 2009-06-26 2010-06-24 一種準確遲滯的比較器和製備方法 TWI452835B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/493,142 US7902894B2 (en) 2009-06-26 2009-06-26 Accurate hysteretic comparator and method

Publications (2)

Publication Number Publication Date
TW201136172A TW201136172A (en) 2011-10-16
TWI452835B true TWI452835B (zh) 2014-09-11

Family

ID=43379991

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099120652A TWI452835B (zh) 2009-06-26 2010-06-24 一種準確遲滯的比較器和製備方法

Country Status (3)

Country Link
US (1) US7902894B2 (zh)
CN (1) CN101938267B (zh)
TW (1) TWI452835B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8040159B1 (en) * 2010-03-23 2011-10-18 Lattice Semiconductor Corporation Comparator with jitter mitigation
CN102790607A (zh) * 2011-05-16 2012-11-21 安凯(广州)微电子技术有限公司 一种迟滞比较电路及芯片
US8576007B2 (en) * 2011-09-09 2013-11-05 Texas Instruments Incorporated High speed amplifier
US8558581B2 (en) 2011-11-11 2013-10-15 Atmel Corporation Analog rail-to-rail comparator with hysteresis
US8633734B2 (en) 2012-06-13 2014-01-21 Micrel, Inc. Bi-directional comparator
CN103580655B (zh) * 2012-07-24 2017-05-17 飞思卡尔半导体公司 比较器和采用比较器的张弛振荡器
US8748798B2 (en) * 2012-09-05 2014-06-10 Omnivision Technologies, Inc. Comparator circuit for reduced output variation
US9432015B2 (en) 2014-01-13 2016-08-30 Stmicroelectronics International N.V. Hysteresis comparator circuit having differential input transistors with switched bulk bias voltages
CN105630054B (zh) * 2014-11-04 2017-06-06 上海华虹宏力半导体制造有限公司 迟滞电压比较器
CN106292813B (zh) * 2015-05-14 2018-11-16 快捷半导体(苏州)有限公司 迟滞比较器、集成电路及电压比较方法
WO2020192965A1 (de) 2019-03-22 2020-10-01 Sew-Eurodrive Gmbh & Co. Kg Schaltvorrichtung und system mit schaltvorrichtung zum wandeln eines differentiellen eingangssignals
CN113556103B (zh) * 2020-04-26 2023-07-04 智原微电子(苏州)有限公司 具迟滞功能的比较电路与比较模块

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5563534A (en) * 1993-05-07 1996-10-08 Sgs Thomson Microelectronics S.R.L. Hysteresis comparator circuit for operation with a low voltage power supply
TW531959B (en) * 2000-09-18 2003-05-11 Conexant Systems Inc A GMC filter and method for suppressing unwanted signals introduced by the filter
TW200625049A (en) * 2004-12-20 2006-07-16 Ind Tech Res Inst Bias voltage generator with automatic slew rate adjustment

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE58906599D1 (de) * 1989-09-11 1994-02-10 Siemens Ag Kippschaltung mit Schalthysterese.
IT1241394B (it) * 1990-12-31 1994-01-10 Sgs Thomson Microelectronics Circuito comparatore con isteresi di precisione ed alta impedenza di ingresso
US5517134A (en) * 1994-09-16 1996-05-14 Texas Instruments Incorporated Offset comparator with common mode voltage stability
US5656957A (en) * 1995-10-19 1997-08-12 Sgs-Thomson Microelectronics, Inc. Comparator circuit with hysteresis
US6229350B1 (en) * 1997-12-30 2001-05-08 Texas Instruments Incorporated Accurate, fast, and user programmable hysteretic comparator
US6127854A (en) * 1998-07-20 2000-10-03 Philips Electronics North America Corporation Differential comparator with stable switching threshold
US7187223B2 (en) * 2005-02-14 2007-03-06 Avago Technologies Ecbu (Ip) Singapore Pte. Ltd. Comparator with hysteresis
CN201011715Y (zh) * 2006-11-24 2008-01-23 华中科技大学 一种迟滞比较器
US7595676B2 (en) * 2007-07-23 2009-09-29 Texas Instruments Incorporated Comparator and method with controllable threshold and hysteresis

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5563534A (en) * 1993-05-07 1996-10-08 Sgs Thomson Microelectronics S.R.L. Hysteresis comparator circuit for operation with a low voltage power supply
TW531959B (en) * 2000-09-18 2003-05-11 Conexant Systems Inc A GMC filter and method for suppressing unwanted signals introduced by the filter
TW200625049A (en) * 2004-12-20 2006-07-16 Ind Tech Res Inst Bias voltage generator with automatic slew rate adjustment

Also Published As

Publication number Publication date
CN101938267A (zh) 2011-01-05
CN101938267B (zh) 2013-06-12
US20100327914A1 (en) 2010-12-30
TW201136172A (en) 2011-10-16
US7902894B2 (en) 2011-03-08

Similar Documents

Publication Publication Date Title
TWI452835B (zh) 一種準確遲滯的比較器和製備方法
TWI528721B (zh) 用於具有大動態範圍之軌條對軌條比較器之偏移校準及精度磁滯
US7310016B2 (en) Chopper-stabilized operational amplifier and method
US7151409B2 (en) Programmable low noise amplifier and method
JPWO2014203525A1 (ja) 増幅回路及び増幅回路ｉｃチップ
CN102723920B (zh) 一种运算放大器跨导稳定电路
TWI487262B (zh) 電壓／電流轉換電路
US9160293B2 (en) Analog amplifiers and comparators
US20160195890A1 (en) Constant-current circuit and sensor device having this
US20230016043A1 (en) An amplifier circuit to enable accurate measurement of small electrical signals
JP2007174029A (ja) 利得可変回路及びそれを用いた自動利得制御増幅器
CN107479620B (zh) 一种平方根项跨导电路
JP2007102563A (ja) 電流発生回路
Cini A low-offset high CMRR current-mode instrumentation amplifier using differential difference current conveyor
US7259616B2 (en) Method for single-ended offset compensation of an operational amplifier
JP2001251149A (ja) 増幅回路
JP4117976B2 (ja) サンプルホールド回路
CN102969994B (zh) 电压可变增益放大电路
CN110635790A (zh) 一种电压型迟滞比较器
US20240421787A1 (en) Electronic comparator circuit
US11394392B2 (en) Flash analog to digital converter
RU2727965C1 (ru) Низкотемпературный усилитель тока для задач проектирования активных rc-фильтров
CN118611657A (zh) 一种互补共源共栅反相器电路
Ashagrie Enhancing the Dc Open Loop Gain and Voltage Swing of a Single Stage Telescopic Cmos Op Amp
CN105322925B (zh) 一种迟滞电路及其工作方法