[go: up one dir, main page]

TWI434356B - 顯示裝置及其形成方法，以及包含顯示裝置之電子裝置 - Google Patents

顯示裝置及其形成方法，以及包含顯示裝置之電子裝置 Download PDF

Info

Publication number
TWI434356B
TWI434356B TW097119110A TW97119110A TWI434356B TW I434356 B TWI434356 B TW I434356B TW 097119110 A TW097119110 A TW 097119110A TW 97119110 A TW97119110 A TW 97119110A TW I434356 B TWI434356 B TW I434356B
Authority
TW
Taiwan
Prior art keywords
island
forming
pixel
layer
substrate
Prior art date
Application number
TW097119110A
Other languages
English (en)
Other versions
TW200949955A (en
Inventor
Tsung Yen Lin
Chih Hung Peng
Chien Peng Wu
Shan Hung Tsai
Yi Chun Yeh
Original Assignee
Innolux Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innolux Corp filed Critical Innolux Corp
Priority to TW097119110A priority Critical patent/TWI434356B/zh
Priority to US12/468,510 priority patent/US8030143B2/en
Publication of TW200949955A publication Critical patent/TW200949955A/zh
Priority to US13/213,464 priority patent/US20110306154A1/en
Application granted granted Critical
Publication of TWI434356B publication Critical patent/TWI434356B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment
    • H10D86/021—Manufacture or treatment of multiple TFTs
    • H10D86/0231—Manufacture or treatment of multiple TFTs using masks, e.g. half-tone masks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/481—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/40—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs
    • H10D86/60—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple TFTs wherein the TFTs are in active matrices

Landscapes

  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Liquid Crystal (AREA)

Description

顯示裝置及其形成方法，以及包含顯示裝置之電子裝置
本發明係關於顯示裝置之形成方法，特別是，關於可減少製程中所使用的光罩數量之顯示裝置之形成方法。
低溫多晶矽(Low Temperature Polycrystalline Silicon)製程技術目前已廣泛地運用在薄膜電晶體液晶顯示器(TFT-LCD)的製造上。一般來說，薄膜電晶體具有一多晶矽層作為其通道區域。在TFT-LCD製程中，形成多晶矽層的方法係先形成一非晶矽材料層於基板上，再執行一準分子雷射退火製程，以使非晶矽層轉變為一多晶矽層。
圖1A及1B繪示習知使用薄膜電晶體製程以形成一顯示器之製造流程剖面示意圖。參考圖1A，提供一基板120，其包含一驅動電路區100及一畫素區110。接著，形成氮化層130及氧化層132於基板120上。接著，在驅動電路區100中形成多晶矽島140及142，並在畫素區110中形成多晶矽島144，其中多晶矽島140係用以製造NMOS元件，而多晶矽島142係用以製造PMOS元件。一般而言，形成多晶矽島140、142、及144的方法可例如先形成一非晶矽層，再利用準分子雷射退火 (excimer laser annealing)製程使非晶矽層再結晶為一多晶矽層，最後再利用習知之微影及蝕刻製程而形成多晶矽島140、142、及144。
接著，執行一NMOS通道摻雜(channel doping)步驟，以調整所形成之NMOS元件的臨界電壓。參考圖1B，使用一光罩(圖未示)形成一圖案化遮罩150於基板120之上，以覆蓋多晶矽島142。接著，以圖案化遮罩150為罩幕，執行一離子佈植步驟160，以植入離子(例如硼)至多晶矽島140及144中。一般來說，NMOS通道摻雜步驟160所使用之離子佈植的能量約在10KeV至15KeV之間，離子濃度約為每立方公分1.8e11至2.2e12個離子。
由以上描述可了解到，在習知的TFT-LCD製程中，在進行NMOS的通道摻雜步驟前，需要先使用一道光罩來形成覆蓋住PMOS的遮罩層。因此，不僅製程所需時間較長，成本也較高。
因此，需要提供一種顯示裝置的製造方法，可在不影響製程良率的情況下，減少製程光罩數量。
鑑於先前技術所存在的問題，本發明提供一種形 成顯示裝置的方法，可減少製程所需光罩數量，進而降低製程成本。
根據本發明之一實施例，提供了一種形成一顯示裝置之方法。本發明之方法包含以下步驟：提供一基板，其包含一驅動電路區及一畫素區；以一半導體材料於基板上之驅動電路區中形成一第一島及一第二島；執行一第一離子佈植製程，以摻雜離子至第一島及第二島中；形成一第一圖案化遮罩層於基板之上，以覆蓋第二島並暴露部分之第一島；以第一圖案化遮罩層為罩幕，執行一第二離子佈植製程，以形成一第一源極/汲極區於第一島中；移除第一圖案化遮罩層；分別形成一第一閘極及一第二閘極於第一島及第二島之上；形成一第二圖案化遮罩層於基板之上，以覆蓋第一島並暴露部分之第二島；以及以第二圖案化遮罩層及該第二閘極為罩幕，執行一第三離子佈植製程以形成一第二源極/汲極區於第二島中，其中第一島、第一源極/汲極區、及第一閘極形成一NMOS元件，且第二島、第二源極/汲極區、及第二閘極形成一PMOS元件。
根據本發明之又一實施例，提供了一種形成一顯示裝置之方法。本發明之方法包含以下步驟：提供一基板，其包含一驅動電路區及一畫素區；於基板上之 驅動電路區中形成一第一多晶矽島及一第二多晶矽島，且於基板上之畫素區中形成一畫素多晶矽島；執行一第一離子佈植製程，以摻雜離子至第一多晶矽島、第二多晶矽島、及畫素多晶矽島中；形成一第一圖案化遮罩層於基板之上，以覆蓋第二多晶矽島、並暴露部分之第一多晶矽島及部分之畫素多晶矽島；以第一圖案化遮罩層為罩幕，執行一N型離子佈植製程，以形成一第一源極/汲極區於第一多晶矽島中、及形成一畫素源極/汲極區及一下電極於畫素多晶矽島中；移除第一圖案化遮罩層；分別形成一第一閘極及一第二閘極於第一多晶矽島及第二多晶矽島之上，且形成一畫素閘極及一上電極於畫素多晶矽島之上；形成一第二圖案化遮罩層於基板之上，以覆蓋第一多晶矽島及畫素多晶矽島且暴露部分之第二多晶矽島；以及以第二圖案化遮罩層及第二閘極為罩幕，執行一P型離子佈植製程以形成一第二源極/汲極區於第二多晶矽島中。
根據本發明之另一實施例，提供了一種電子裝置。此電子裝置包含以前述方法所形成之顯示裝置，以及耦接至顯示裝置的一輸入單元，其中輸入單元用以控制顯示裝置顯示影像。
本發明之其他方面，部分將在後續說明中陳述， 而部分可由說明中輕易得知，或可由本發明之實施而得知。本發明之各方面將可利用後附之申請專利範圍中所特別指出之元件及組合而理解並達成。需了解，前述的發明內容及下列詳細說明均僅作舉例之用，並非用以限制本發明。
本發明提供一種顯示裝置之製造方法，可在不影響製程良率下減少光罩數量，以增進產能並降低成本。為了使本發明之敘述更加詳盡與完備，可參照下列描述並配合圖2A至圖4之圖式。然以下實施例中所述之裝置、元件及方法步驟，僅用以說明本發明，並非用以限制本發明的範圍。
於本發明之方法中形成在基板上之各層結構，可以經由熟習此項技藝者所熟知的方法來執行，例如沉積法(deposition)，化學氣相沉積法(chemical vapor deposition)或原子層沉積法(atomic layer deposition(ALD))等。
在圖2A-2H所示的實施例中，本發明提供一種使用薄膜電晶體製程形成一顯示裝置之方法。參考圖2A，本發明方法包含提供一基板210，其可以為一絕緣基板，例如為玻璃或塑膠基板。基板210包含一驅動 電路區200及畫素區202。接著，形成氮化層220及氧化層222於基板210上，其中氮化層220及氧化層222的厚度可以依製程的設計而有不同的變化，以達到例如保護基板210等目的。
接著，於氧化層222之上，形成多晶矽島230及240於驅動電路區200中，且形成多晶矽島250於畫素區202中。在此實施例中，多晶矽島230係用以製造NMOS元件，而多晶矽島240係用以製造PMOS元件。形成多晶矽島230、240、及250的方法包含利用傳統的沉積、微影、蝕刻等製程以及準分子雷射退火製程。舉例來說，其形成方法可先以一化學氣相沉積法(CVD)形成一非晶矽層(圖未示)，接著利用準分子雷射退火製程使非晶矽層再結晶為一多晶矽層。之後，塗佈一光阻層於多晶矽層上，利用曝光顯影等圖案轉移技術圖案化光阻層，以定義出多晶矽島的位置。接著，以圖案化光阻層為罩幕，蝕刻多晶矽層，而形成多晶矽島230、240、及250。在其他實施例中，島230、240、及250可由其他半導體材料所形成。
接著，執行一通道摻雜(channel doping)步驟，以同時調整NMOS及PMOS的臨界電壓值。參考圖2B，執行一離子佈植製程260，以摻雜離子至多晶矽島230、240、及250中。在本發明一實施例中，離子佈植 製程260係使用硼離子，其能量約在10KeV至15KeV之間，離子濃度約為每立方公分8e11至1.2e12個離子。離子佈植製程260係將硼離子同時植入多晶矽島230、240、及250中以同時形成NMOS及PMOS的通道區，而不需先使用一道光罩來形成覆蓋多晶矽島240的圖案化遮罩層。
參考圖2C，形成一圖案化遮罩270於基板210之上，以覆蓋多晶矽島240並定義出NMOS元件之汲極/源極區及電容的下電極。圖案化遮罩270的材料可例如為習知的光阻材料，其形狀可使用習知的光阻塗佈技術及微影製程而形成。接著，以圖案化遮罩270為罩幕，執行一離子佈植製程262，以在多晶矽島230中形成源極/汲極區232及通道區234(參考圖2D)，並在多晶矽島250中形成源極/汲極區252、通道區254、及下電極255(參考圖2D)。由圖2B及2C可看出，通道區234及254在執行離子佈植製程260後即已形成。接著，移除圖案化遮罩270。在此實施例中，所佈植的離子為N型離子，例如磷或砷離子。
接著，參考圖2D，共形地形成一閘極絕緣層224於基板210之上，其中閘極絕緣層224的材料可例如為氧化矽或金屬氧化物，然不在此限。接著，分別形成閘極236及246於多晶矽島230及240上，並形成閘極256 及257、及上電極258於多晶矽島250上。各閘極236、246、256、257及上電極258的材質可例如為金屬、多晶矽、摻雜多晶矽或是其他合適的導電材料，其形成方法可例如包含以下步驟：形成一閘極導體層(圖未示)於閘極絕緣層224之上，接著形成一圖案化光阻層於閘極導體層之上以定義出各閘極及上電極的位置，最後以圖案化光阻層為罩幕蝕刻閘極導體層。
參考圖2E，形成一圖案化遮罩272於基板210之上，以覆蓋多晶矽島230、250並定義出PMOS元件之汲極/源極區。圖案化遮罩272的材料與形成方法與圖案化遮罩270類似。接著，以圖案化遮罩272為罩幕，執行一離子佈植製程264，以在多晶矽島240中形成源極/汲極區242及通道區244(參考圖2F)，其中通道區244在執行離子佈植製程260(參考圖2B)後即已形成。接著，移除圖案化遮罩272。在此實施例中，所佈植的離子為P型離子，例如硼離子。其中，通道區234、源極/汲區232、及閘極236形成一NMOS元件，而通道區244、源極/汲極區242、及閘極246形成一POMS元件。
參考圖2F，完成離子佈植製程後，形成絕緣層226於基板210之上，以覆蓋基板210上的所有元件。絕緣層226可藉由習知的沉積製程所形成，其材料可例如為氧化矽、氮化矽、或其他絕緣材料。接著，形成複數 個接觸開口280，以暴露出各源極/汲極區232、242、252以及閘極236、246。接觸開口280的形成方法可例如包含以下步驟：塗佈一層光阻層(圖未示)於絕緣層226上、使用習知曝光顯影製程圖案化光阻層以定義接觸開口280的位置、最後以圖案化光阻層為罩幕蝕刻絕緣層226及閘極絕緣層224而形成接觸開口280。
參考圖2G，於絕緣層226之上形成一導電層285，以覆蓋絕緣層226並填充複數個接觸開口280，此導電層285的材料可例如為金屬、多晶矽、摻雜多晶矽、或其他導電材料。接著，執行微影、蝕刻等製程以圖案化導電層285，而形成分別與源極/汲極區232、242、252電性相接的複數個資料線，以及與閘極236、246電性相接的控制線。
參考圖2H，形成一介電層228於基板210之上，以覆蓋絕緣層226及導電層285。接著，執行例如化學機械研磨(CMP)等平坦化製程，而獲得一平坦化表面。接著，以習知微影及蝕刻製程形成一介層孔290於介電層228中，以暴露出位於畫素區202中之一資料線。然後，共形地形成一氧化銦錫層(圖未示)於介電層228上及介層孔290內，再針對此氧化銦錫層進行習知微影及蝕刻製程，而在畫素區202上方形成與一資料線電性相接的一畫素電極295。
圖3A及3B分別顯示在不同離子佈植條件下進行通道摻雜步驟(即圖2B中之步驟260)後所形成之NMOS及PMOS之臨界電壓的量測結果。圖3A及3B的最右邊顯示使用習知製程方法所形成元件之臨界電壓，以作為參考。在此實施例中，本發明所使用離子佈植能量為15KeV，而離子濃度由左至右分別為8e11、1e12、1.2e1.2(離子/每立方公分)。由圖可看出，NMOS元件的臨界電壓可控制在0.5V至1V之間，而PMOS元件的臨界電壓可控制在-0.5V至-1V之間。一般來說，根據目前TFT-LCD製程所使用的規格，NMOS的臨界電壓需在0.5V至2.5V之間，而PMOS的臨界電壓需在-0.5V至-2.5V之間。由圖3A及3B可看出，根據本發明提供之方法所形成的NMOS及PMOS元件可符合製程規格的要求。
本發明所提供之方法可用以形成各種顯示裝置，例如液晶顯示器、有機發光二極體顯示器(OLED)、電漿顯示器、有機電激發光顯示器(OELD)、以及其他使用薄膜電晶體製程所形成的各種顯示裝置。
本發明所提供之形成顯示裝置之方法，可省去習知在執行通道摻雜步驟前的曝光顯影步驟，且本發明所提供之通道摻雜的劑量與能量，可同時獲得所需的 NMOS及PMOS元件特性。本發明之方法減少了光罩的使用數量，不僅可縮短製程所需時間，也降低了製造成本，進而提升市場上的競爭性。
圖4根據本發明一實施例中繪示一電子裝置400之概要示意圖。如圖4所示，電子裝置400包含一顯示裝置410及一輸入單元420。舉例來說，電子裝置400可為行動電話、數位相機、個人數位助理(PDA)、筆記型電腦、桌上型電腦、電視、車用顯示器、航空用顯示器、數位相框、全球定位系統(GPS)、或可攜式DVD播放機等。顯示裝置410可使用圖2A-2H所描述之電晶體製程方法而形成。於本實施例中，顯示裝置410可例如為液晶顯示器、有機發光二極體顯示器、電漿顯示器、或有機電激發光顯示器，但不以此為限。此外，輸入單元420係用以耦接至顯示裝置410，且藉由輸入單元420傳輸訊號至顯示裝置410，以控制顯示裝置410顯示影像。
上述之實施例係用以描述本發明，然本發明方法及結構仍可有未脫離本發明本質之修改與變化。因此，本發明並不限於以上特定實施例的描述，本發明的申請專利範圍係欲包含所有此類修改與變化，以能真正符合本發明之精神與範圍。
100‧‧‧驅動電路區
110‧‧‧畫素區
120‧‧‧基板
130‧‧‧氮化層
131‧‧‧氧化層
140、142、144‧‧‧多晶矽島
150‧‧‧圖案化遮罩
160‧‧‧離子佈植
201‧‧‧驅動電路區
202‧‧‧畫素區
210‧‧‧基板
220‧‧‧氮化層
222‧‧‧氧化層
224‧‧‧閘極絕緣層
226‧‧‧絕緣層
228‧‧‧介電層
230、240、250‧‧‧多晶矽島
232、252‧‧‧源極/汲極區
234、254‧‧‧通道區
236、246、256、257‧‧‧閘極
255‧‧‧下電極
258‧‧‧上電極
260、262、264‧‧‧離子佈植
270、272‧‧‧圖案化遮罩
280‧‧‧接觸開口
285‧‧‧導電層
290‧‧‧介層孔
295‧‧‧畫素電極
400‧‧‧電子裝置
410‧‧‧顯示裝置
420‧‧‧輸入單元
圖1A及1B繪示習知顯示器之製造流程剖面示意圖；圖2A-2H繪示本發明之顯示器之製造流程剖面示意圖；圖3A及3B分別顯示在不同離子佈植條件下進行通道摻雜步驟後所形成之NMOS及PMOS之臨界電壓的量測結果；以及圖4為根據本發明所繪示之電子裝置的示意圖。
200‧‧‧驅動電路區
202‧‧‧畫素區
210‧‧‧基板
220‧‧‧氮化層
222‧‧‧氧化層
230、240、250‧‧‧多晶矽島
260‧‧‧離子佈植

Claims (20)

  1. 一種形成一顯示裝置之方法，包含以下步驟：提供一基板，該基板包含一驅動電路區及一畫素區；以一半導體材料於該基板上之該驅動電路區中形成一第一島及一第二島；執行一第一離子佈植製程，以摻雜離子至該第一島及該第二島中；在執行該第一離子佈植製程之後，形成一第一圖案化遮罩層於該基板之上，以完全覆蓋該第二島並暴露部分之該第一島；以該第一圖案化遮罩層為罩幕，執行一第二離子佈植製程，以形成一第一源極/汲極區於該第一島中；移除該第一圖案化遮罩層；在執行該第一離子佈植製程與該第二離子佈植製程之後，分別形成一第一閘極及一第二閘極於該第一島及該第二島之上；形成一第二圖案化遮罩層於該基板之上，以覆蓋該第一島且暴露部分之該第二島；以及以該第二圖案化遮罩層及該第二閘極為罩幕，執行一第三離子佈植製程以形成一第二源極/汲極區於該第二島中；其中該第一島、該第一源極/汲極區、及該第一閘極形成一NMOS元件，且該第二島、該第二源極/汲極區、及該第二閘極形成一PMOS元件。
  2. 如請求項1所述之方法，其中該第一離子佈植製程係使用硼離子，其中該硼離子的濃度介於Se11至1.2e12離子/每立方公分之間，且植入能量介於10KeV至15KeV之間。
  3. 如請求項1所述之方法，其中該第一離子佈植製程係分別形成一第一通道區及一第二通道區於該第一島及該第二島中。
  4. 如請求項1所述之方法，其中該NMOS元件的一臨界電壓約為0.5V至1V之間，而該PMOS元件的一臨界電壓約為-0.5V至-1V之間。
  5. 如請求項1所述之方法，其中形成該第一及該第二島之該步驟更包含：以該半導體材料形成一非晶矽層於該基板上；圖案化該非晶矽層，以形成一第一非晶矽島及一第二非晶矽島；以及執行一準分子雷射退火製程，使該第一及該第二非晶矽島分別再結晶為該第一及該第二島。
  6. 如請求項5所述之方法，其中在形成該非晶矽層之前，更包含以下步驟：形成一氮化層於該基板之上；以及形成一氧化層於該氮化層之上。
  7. 如請求項1所述之方法，其中該第二離子佈植製程為一N型離子佈植製程，且該第三離子佈植製程為一P型離子佈植製程。
  8. 如請求項1所述之方法，其中形成該第一及該第二閘極之步驟，包含：共形地形成一閘極絕緣層於該基板之上；形成一閘極導體層於該閘極絕緣層之上；以及圖案化該閘極導體層，以分別形成該第一及該第二閘極於該第一及該第二島上。
  9. 如請求項1所述之方法，其中形成該第一及該第二島之步驟係同時形成一第三島於該畫素區中；其中形成該第一源極/汲極區之該步驟係同時形成一畫素源極/汲極區及一下電極於該第三島中；以及其中形成該第一及該第二閘極之該步驟係同時形成一畫素閘極及一上電極於該第三島之上。
  10. 如請求項1所述之方法，其中該顯示裝置包含一液晶顯示器、一有機發光二極體顯示器(OLED)、一電漿顯示器、或一有機電激發光顯示器(OELD)。
  11. 一種形成一顯示裝置之方法，包含以下步驟：提供一基板，該基板包含一驅動電路區及一畫素區；於該基板上之該驅動電路區中形成一第一多晶矽 島及一第二多晶矽島，且於該基板上之該畫素區中形成一畫素多晶矽島；執行一第一離子佈植製程，以摻雜離子至該第一多晶矽島、該第二多晶矽島、及該畫素多晶矽島中；在執行該第一離子佈植製程之後，形成一第一圖案化遮罩層於該基板之上，以完全覆蓋該第二多晶矽島、並暴露部分之該第一多晶矽島及部分之該畫素多晶矽島；以該第一圖案化遮罩層為罩幕，執行一N型離子佈植製程，以形成一第一源極/汲極區於該第一多晶矽島中、及形成一畫素源極/汲極區及一下電極於該畫素多晶矽島中；移除該第一圖案化遮罩層；在執行該第一離子佈植製程與該N型離子佈植製程之後，分別形成一第一閘極及一第二閘極於該第一多晶矽島及該第二多晶矽島之上，且形成一畫素閘極及一上電極於該畫素多晶矽島之上；形成一第二圖案化遮罩層於該基板之上，以覆蓋該第一多晶矽島及該畫素多晶矽島且暴露部分之該第二多晶矽島；以及以該第二圖案化遮罩層及該第二閘極為罩幕，執行一P型離子佈植製程以形成一第二源極/汲極區於該第二多晶矽島中。
  12. 如請求項11所述之方法，其中該第一離子佈植製程係使用硼離子，其中該硼離子的濃度介於8e11至1.2e12 離子/每立方公分之間，且植入能量介於10KeV至15Kev之間。
  13. 如請求項11所述之方法，其中該第一離子佈植製程係分別形成一第一通道區及一第二通道區於該第一多晶矽島及該第二多晶矽島中。
  14. 如請求項13所述之方法，其中由該第一多晶矽島、該第一源極/汲極區、該第一通道區及該第一閘極形成一NMOS元件，該NOMS元件的一臨界電壓約為0.5V至1V之間，而由該第二多晶矽島、該第二源極/汲極區、該第二通道區、及該第二閘極形成一PMOS元件，該PMOS元件的一臨界電壓約為-0.5V至-1V之間。
  15. 如請求項11所述之方法，更包含以下步驟：形成一絕緣層於該基板之上；於該絕緣層中形成複數個接觸開口，以暴露出該第一、該第二、及該畫素源極/汲極區、以及該第一及該第二閘極；形成一導電層於該絕緣層上，以填充該複數個接觸開口；圖案化該導電層以形成分別與該第一、該第二、及該畫素源極/汲極區電性相接的複數個資料線；形成一介電層於該基板之上，以覆蓋該絕緣層及該導電層；形成一介層孔於該介電層中，以暴露出位於該畫 素區中之其中一資料線；形成一畫素電極於該基板之上，該畫素電極藉由該介層孔而與該畫素區中之該資料線電性相接。
  16. 如請求項11所述之方法，其中形成該第一多晶矽島、該第二多晶矽島、及該畫素多晶矽島之該步驟更包含：形成一非晶矽層於該基板上；圖案化該非晶矽層，以形成一第一非晶矽島、一第二非晶矽島、及一畫素非晶矽島；以及執行一準分子雷射退火製程，使該第一非晶矽島、該第二非晶矽島、及該畫素非晶矽島分別再結晶為該第一多晶矽島、該第二多晶矽島、及該畫素多晶矽島。
  17. 如請求項16所述之方法，其中在形成該非晶矽層之前，更包含以下步驟：形成一氮化層於該基板之上；以及形成一氧化層於該氮化層之上。
  18. 如請求項11所述之方法，其中該顯示裝置包含一液晶顯示器、一有機發光二極體顯示器(OLED)、一電漿顯示器、或一有機電激發光顯示器(OELD)。
  19. 一種電子裝置，包含：如請求項1所述之方法而製造的顯示裝置，其中該NMOS元件的一臨界電壓約為0.5V至1V之間，而 該PMOS元件的一臨界電壓約為-0.5V至-1V之間；以及一輸入單元，耦接至該顯示裝置，用以控制該顯示裝置顯示影像。
  20. 一種電子裝置，包含：如請求項11所述之方法而製造的顯示裝置，其中由該第一多晶矽島、該第一源極/汲極區、及該第一閘極形成一NMOS元件，且該第二多晶矽島、該第二源極/汲極區、及該第二閘極形成一PMOS元件，該NMOS元件的一臨界電壓約為0.5V至1V之間，而該PMOS元件的一臨界電壓約為-0.5V至-1V之間；以及一輸入單元，耦接至該顯示裝置，用以控制該顯示裝置顯示影像。
TW097119110A 2008-05-23 2008-05-23 顯示裝置及其形成方法，以及包含顯示裝置之電子裝置 TWI434356B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW097119110A TWI434356B (zh) 2008-05-23 2008-05-23 顯示裝置及其形成方法，以及包含顯示裝置之電子裝置
US12/468,510 US8030143B2 (en) 2008-05-23 2009-05-19 Method of forming a display device by using separate masks in forming source and drain regions of MOS transistors
US13/213,464 US20110306154A1 (en) 2008-05-23 2011-08-19 Method of forming a display device by using separate masks in forming source and drain regions of mos transistors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW097119110A TWI434356B (zh) 2008-05-23 2008-05-23 顯示裝置及其形成方法，以及包含顯示裝置之電子裝置

Publications (2)

Publication Number Publication Date
TW200949955A TW200949955A (en) 2009-12-01
TWI434356B true TWI434356B (zh) 2014-04-11

Family

ID=41341565

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097119110A TWI434356B (zh) 2008-05-23 2008-05-23 顯示裝置及其形成方法，以及包含顯示裝置之電子裝置

Country Status (2)

Country Link
US (2) US8030143B2 (zh)
TW (1) TWI434356B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202032226A (zh) * 2020-01-14 2020-09-01 友達光電股份有限公司 軟性電路結構

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4090569B2 (ja) * 1997-12-08 2008-05-28 株式会社半導体エネルギー研究所 半導体装置、液晶表示装置及びｅｌ表示装置
TW517260B (en) * 1999-05-15 2003-01-11 Semiconductor Energy Lab Semiconductor device and method for its fabrication
JP4537029B2 (ja) * 2003-09-30 2010-09-01 シャープ株式会社 薄膜トランジスタ装置及びその製造方法、並びにそれを備えた薄膜トランジスタ基板及び表示装置
JP4633434B2 (ja) * 2004-10-18 2011-02-16 シャープ株式会社 半導体装置およびその製造方法
JP4675680B2 (ja) * 2005-05-30 2011-04-27 シャープ株式会社 薄膜トランジスタ基板の製造方法

Also Published As

Publication number Publication date
TW200949955A (en) 2009-12-01
US8030143B2 (en) 2011-10-04
US20090289541A1 (en) 2009-11-26
US20110306154A1 (en) 2011-12-15

Similar Documents

Publication Publication Date Title
KR101491567B1 (ko) 픽셀 및 구동영역에서 상이한 전기적 특성들을 갖는 박막트랜지스터 장치를 가지는 디스플레이 및 이를 제조하는방법
JP6503459B2 (ja) 半導体装置及びその製造方法
KR100847661B1 (ko) 반도체 장치의 제조 방법
CN107275350A (zh) 阵列基板及其制作方法和显示装置
CN104332477A (zh) 薄膜晶体管组件、阵列基板及其制作方法、和显示装置
TWI533408B (zh) 薄膜電晶體和主動矩陣有機發光二極體組件及製造方法
CN105428243B (zh) 一种薄膜晶体管及制作方法、阵列基板和显示装置
CN103123910A (zh) 阵列基板及其制造方法、显示装置
TWI518845B (zh) 薄膜電晶體和主動矩陣有機發光二極體組件及製造方法
CN101982884B (zh) 半导体器件及其制造方法
CN108565247A (zh) Ltps tft基板的制作方法及ltps tft基板
CN101150092A (zh) 互补式金属氧化物半导体薄膜晶体管的制造方法
US20090085039A1 (en) Image display system and fabrication method thereof
US7098091B2 (en) Method for fabricating thin film transistors
TWI434356B (zh) 顯示裝置及其形成方法，以及包含顯示裝置之電子裝置
JP2005260168A (ja) トランジスタを備えた装置およびその製造方法
CN108598040B (zh) 阵列基板及其制造方法、驱动晶体管、显示面板
US7696029B2 (en) Method for forming thin film devices for flat panel displays
CN101593732B (zh) 显示装置及其形成方法,以及包含显示装置的电子装置
CN106997903A (zh) 薄膜晶体管及其制作方法
US6790715B1 (en) Manufacturing method of CMOS thin film transistor
US20040266075A1 (en) Method for fabricating a low temperature polysilicon thin film transistor
US7064017B2 (en) Method of forming a CMOS transistor
TWI383230B (zh) 影像顯示系統及其製造方法
TW200919641A (en) Method for manufacturing complementary metal-oxide-semiconductor thin film transistor

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees