TWI396300B - 發光二極體及其製造方法 - Google Patents

Description

發光二極體及其製造方法

本發明是關於發光二極體及其製造方法，且更特定而言，是關於可藉由增加內部量子效率來改良發光效率之發光二極體及其製造方法。

一般而言，發光二極體(light emitting diode,LED)藉由將正向電流施加至形成於第三族或第五族化合物半導體晶圓(semiconductor wafer)上之p-n接面(p-n junction)，而發射可見波長帶或近紅外以及紅外波長帶之光。因此，發光二極體應用於例如顯示、通信、儀錶使用(instrumentation)、控制以及照明之各種領域。

圖1為相關技術LED的橫截面圖。參看圖1，相關技術LED包括基板10、n型半導體層20、活性層30、p型半導體層40、p型電極50以及n型電極60。

n型半導體層20、活性層30以及p型半導體層40依序地形成於基板10上。p型電極50形成於p型半導體層40上，且n型電極60形成於n型半導體層20之暴露部分上。活性層30具有量子井結構(quantum well structure)，其中交替地層壓井層(well layer)31以及障壁層(barrier layer)32。所述井層具有低能帶隙(energy band gap)，且障壁層32具有比井層31高的能帶隙。此處，交替地層壓井層31以及障壁層32一次或若干次，以形成單量子井結構或多量子井結構。

已經不斷地進行各種研究，以便對包括具有量子井結構之活性層的LED的內部量子效率進行改良。舉例而言，已經進行或目前正在籌備用於修改活性層之材料或數目的研究。

本發明提供LED及其製造方法，其可藉由增加內部量子效率來改良發光效率。

根據例示性實施例，發光二極體(LED)可包括：n型半導體層；活性層，其藉由交替地層壓井層以及障壁層至少兩次而形成；以及p型半導體層，且障壁層之厚度為井層之厚度的至少兩倍。

障壁層之厚度可為井層之厚度的約10至15倍。

障壁層可包括鄰近於p型半導體層而形成之第一障壁層，以及作為障壁層之除第一障壁層以外之剩餘部分的第二障壁層；第一障壁層之第一區域摻雜有n型雜質；第一障壁層之第二區域未進行摻雜；且第二障壁層中之至少一者摻雜有n型雜質。

第一障壁層之第一區域可鄰近於井層，且第二區域可鄰近於p型半導體層。

第二區域之厚度可為第一區域之厚度的至少約1.5倍。

第一區域可經摻雜，以使得隨著愈來愈靠近第二區域，n型雜質之濃度逐漸減小。

根據另一例示性實施例，一種製造發光二極體(LED) 之方法可包括：在基板上形成n型半導體層；藉由交替地層壓井層以及障壁層至少兩次而形成活性層；以及在活性層上形成p型半導體層，其中形成活性層包括形成障壁層，以使其厚度為井層之厚度的至少兩倍。

形成活性層可包括形成障壁層以使其厚度為井層之厚度的約10至15倍。

形成活性層可包括用n型雜質摻雜第一障壁層之鄰近於p型半導體層的至少一部分，以及用n型雜質摻雜作為障壁層之除第一障壁層以外之剩餘部分的第二障壁層中之至少一者。

用n型雜質摻雜第一障壁層之至少一部分可包括用n型雜質摻雜第一障壁層之鄰近於井層的第一區域，以及不對第一障壁層之鄰近於p型半導體層的第二區域進行摻雜。

用n型雜質摻雜第一障壁層之至少一部分可包括形成第二區域，以使其厚度為第一區域之厚度的至少約1.5倍。

用n型雜質摻雜第一障壁層之至少一部分可包括摻雜第一區域，以使得隨著愈來愈靠近第二區域，n型雜質之濃度逐漸減小。

為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖示詳細說明如下。

在下文中，將參考隨附圖式來詳細描述本發明之例示 性實施例。

圖2A為根據第一例示性實施例之LED的橫截面圖，圖2B為圖2A中之活性層的放大橫截面圖，且圖3為說明LED之帶隙視障壁層之厚度變化而變化的示意圖。

參看圖2A以及圖2B，LED包括基板110、n型半導體層120、活性層130、p型半導體層140、p型電極150以及n型電極160。

n型半導體層120、活性層130以及p型半導體層140依序地形成於基板110上。p型電極150形成於p型半導體層140上，且n型電極160形成於n型半導體層120之經由蝕刻製程(etching process)而暴露的預定部分上。

活性層130具有量子井結構，其中交替地層壓井層131以及障壁層132。井層131具有低能帶隙，且障壁層132具有比井層131高的能帶隙。活性層130形成為具有多個量子井結構，其中交替地層壓井層131以及障壁層132至少兩次。

在此例示性實施例中，活性層130包括經交替地層壓之五個井層131以及六個障壁層132，然而，井層以及障壁層之數目以及次序並非侷限於所述情形。亦即，可以各種方式修改井層以及障壁層之數目以及次序。氮化銦鎵(Indium gallium nitride,InGaN)可用於井層131。視井層131之In含量而判定帶隙能量(band gap energy)，使得可獲得自紫外線至紅光之各種波長。氮化鎵(Gallium nitride,GaN)可用於障壁層132。然而，井層131以及障壁層132 之材料並非侷限於所述情形，而是可以各種修改。

障壁層132之厚度可為井層131之厚度的至少兩倍。舉例而言，障壁層132之厚度可為井層131之厚度的約10至15倍。

在此例示性實施例中，井層131形成為具有約25埃(A⁰ )之厚度，且障壁層132形成為具有約100埃之厚度，使得厚度比率可為約1：4。

同時，井層131之厚度維持恆定，且障壁層132之厚度可進一步增加，例如增加至約300埃，使得厚度比率可為約1：12。

如上文所述，當障壁層132形成為比井層131厚並超過預定比率時，LED之能帶隙的結構如圖3中所說明般變化。亦即，隨著障壁層132之厚度增加，施加至LED之活性層130之電場的長度增加，從而導致帶之彎曲角度θ_x 增加。結果，自n型半導體層120供應之電子可易於移動至導帶(conduction band)中。因此，供應至活性層130之電子的量增加，且藉此內部量子效率得以改良。因此，LED之發光效率亦可得以改良。

圖4A為根據第二例示性實施例之LED的橫截面圖，圖4B為圖4A中之活性層的放大橫截面圖，且圖5為說明根據第二例示性實施例之LED之第一障壁層以及第二障壁層之摻雜狀態的圖。

參看圖4A、圖4B以及圖5，n型半導體層220、活性層230以及p型半導體層240依序地層壓於基板210上。p 型電極250形成於p型半導體層240上，且n型電極260形成於n型半導體220之經由蝕刻製程而暴露的預定部分上。

活性層230具有量子井結構，其中交替地層壓井層231以及第二障壁層232，且第一障壁層234形成於最上層處。井層具有低能帶隙，且第二障壁層232具有比井層231高的能帶隙。活性層230具有多量子井結構，其中交替地層壓井層231以及第二障壁層232至少兩次。

亦即，活性層230之障壁層包括鄰近於p型半導體層240的第一障壁層234，以及作為障壁層之除第一障壁層234以外之剩餘部分的第二障壁層232。

在此例示性實施例中，活性層230包括五個井層231、五個第二障壁層232以及一個第一障壁層234。第一障壁層234形成於活性層230之最外部分處，且鄰近於p型半導體層240。然而，井層以及障壁層之數目以及次序並非侷限於所述情形，而是可以各種方式修改。

此處，用n型雜質來僅摻雜第一障壁層234之部分區域，且用n型雜質來摻雜第二障壁層232中之至少一者的整個區域。用n型雜質來摻雜第一障壁層234之鄰近於井層231的第一區域234a。不對第一障壁層234之鄰近於p型半導體層240的第二區域234b進行摻雜。第二區域234b之厚度可為第一區域234a之厚度的至少1.5倍。在此例示性實施例中，第二區域234b之厚度可為第一區域234a之厚度的兩倍，然而，此厚度比率並非侷限於所述情形。在 此例示性實施例中，將SiH₄ 、SiH₆ 或含有Si之類似物用作n型雜質。然而，可使用含有Ge、Sn、Te、S或類似物之材料。

可用n型雜質整體且均勻地摻雜第一區域234a，且或者可非對稱地進行摻雜。亦即，第一區域234a可經摻雜，以使得隨著愈來愈靠近第二區域234b，n型雜質之濃度逐漸減小。

障壁層232以及234之厚度可為井層231之厚度的至少兩倍。舉例而言，障壁層232以及234之厚度可為井層231之厚度的約10至15倍。

如上文所述，用n型雜質來僅部分地摻雜鄰近於p型半導體層之最外障壁層，且用n型雜質來整體地摻雜除最外障壁層以外的其他障壁層。因此，內部量子效率得以改良，且藉此LED之發光效率得以改良。

圖6A至圖6E為說明用於製造根據例示性實施例之LED之方法的橫截面圖。具體而言，下文將參看圖6A至圖6E描述用於製造根據第二例示性實施例之LED的方法。

參看圖6A，製備基板210，且在基板210上形成n型半導體層220。基板210可由例如藍寶石、碳化矽(silicon carbide,SiC)等各種材料形成。

在此例示性實施例中，將n型GaN用於n型半導體層220，但本發明並非侷限於所述情形，且可使用各種氮化物化合物。又，將Si用於n型雜質，然而，本發明並非侷限 於所述情形，且可使用例如Ge、Sn、Te、S等材料。

參看圖6B以及圖6C，在n型半導體層220上形成活性層230。活性層230具有多量子井結構，其中交替地層壓井層231以及第二障壁層232至少兩次。

如圖6D中所說明，在交替地層壓井層231以及第二障壁層232之後，在活性層230之鄰近於p型半導體層240的最外部分處形成第一障壁層234。

此處，用n型雜質摻雜第二障壁層232中之至少一者的整個區域，且用n型雜質來摻雜第一障壁層234之至少一部分。亦即，用n型雜質摻雜第一障壁層234之第一區域234a，且不對第一障壁層234之第二區域234b進行摻雜。

參看圖6D以及圖6E，在活性層230上形成p型半導體層240。在此例示性實施例中，將p型GaN用於p型半導體層240，但本發明並非侷限於所述情形，且可使用各種氮化物化合物。另外，可將Zn、Cd、Be、Mg、Ca、Sr、Ba或類似物用作p型雜質，然而，本發明並非侷限於所述情形。

此後，經由例如乾式蝕刻之蝕刻製程來蝕刻p型半導體層240、活性層230以及n型半導體層220之一部分。接下來，在p型半導體層240上形成p型電極250，且在n型半導體層220之暴露部分上形成n型電極260。

圖7A至圖7C為說明根據第三例示性實施例之製造垂直型LED之方法的橫截面圖。

參看圖7A，在基板310上依序地形成緩衝層320、n型半導體層330、活性層340、p型半導體層350以及p型電極360。

活性層340包括井層341以及第二障壁層342。在交替地層壓井層341以及第二障壁層342之後，在活性層340之最外部分處形成鄰近於p型半導體層350之第一障壁層342。此處，用n型雜質摻雜每一第二障壁層342之整個部分。用n型雜質來僅摻雜第一障壁層344之部分區域344a，且不對第一障壁層344之其他區域344b進行摻雜。

參看圖7B，經由雷射起離製程來依序地移除基板310以及緩衝層320，以使n型半導體層330暴露。

參看圖7C，在暴露的n型半導體層330上形成n型電極370，以藉此形成垂直型LED。

如上文所述，根據例示性實施例，當形成活性層時，將障壁層形成為比井層厚，以便改良活性層之內部量子效率。

另外，藉由僅摻雜活性層之最外障壁層之部分區域(亦即，鄰近於p型半導體層之障壁層)，可改良LED之發光效率。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

10‧‧‧基板

20‧‧‧n型半導體層

30‧‧‧活性層

31‧‧‧井層

32‧‧‧障壁層

40‧‧‧p型半導體層

50‧‧‧p型電極

60‧‧‧n型電極

110‧‧‧基板

120‧‧‧n型半導體層

130‧‧‧活性層

131‧‧‧井層

132‧‧‧障壁層

140‧‧‧p型半導體層

150‧‧‧p型電極

160‧‧‧n型電極

210‧‧‧基板

220‧‧‧n型半導體層

230‧‧‧活性層

231‧‧‧井層

232‧‧‧第二障壁層

234‧‧‧第一障壁層

234a‧‧‧第一障壁層234之第一區域

234b‧‧‧第一障壁層234之第二區域

240‧‧‧p型半導體層

250‧‧‧p型電極

260‧‧‧n型電極

310‧‧‧基板

320‧‧‧緩衝層

330‧‧‧n型半導體層

340‧‧‧活性層

341‧‧‧井層

342‧‧‧第二障壁層

344‧‧‧第一障壁層

344a‧‧‧第一障壁層344之部分區域

344b‧‧‧第一障壁層344之其他區域

350‧‧‧p型半導體層

360‧‧‧p型電極

370‧‧‧n型電極

可自結合隨附圖式而理解之以下描述內容更詳細地理解例示性實施例，在隨附圖式中：圖1為相關LED的橫截面圖。

圖2A為根據第一例示性實施例之LED的橫截面圖。

圖2B為圖2A中之活性層的放大橫截面圖。

圖3為說明LED之帶隙視障壁層之厚度變化而變化的示意圖。

圖4A為根據第二例示性實施例之LED的橫截面圖。

圖4B為圖4A中之活性層的放大橫截面圖。

圖5為說明根據第二例示性實施例之LED之第一障壁層以及第二障壁層之摻雜狀態的圖。

圖6A至圖6E為說明用於製造根據第二例示性實施例之LED之方法的橫截面圖。

圖7A至圖7C為說明根據第三例示性實施例之製造垂直型LED之方法的橫截面圖。

110‧‧‧基板

120‧‧‧n型半導體層

130‧‧‧活性層

131‧‧‧井層

132‧‧‧障壁層

140‧‧‧p型半導體層

150‧‧‧p型電極

160‧‧‧n型電極

Claims (9)

1. 一種發光二極體，其包括：n型半導體層；活性層，其藉由交替地層壓井層以及障壁層至少兩次而形成；以及P型半導體層，其中所述障壁層包括鄰近於所述p型半導體層而形成之第一障壁層，以及作為所述障壁層之除所述第一障壁層以外之其餘的第二障壁層；所述第一障壁層之第一區域摻雜有n型雜質；所述第一障壁層之第二區域未進行摻雜；以及所述第二障壁層中之至少一者摻雜有n型雜質，其中所述障壁層之厚度為所述井層之厚度的至少兩倍。
2. 如申請專利範圍第1項所述之發光二極體，其中所述障壁層之厚度為所述井層之厚度的約10至15倍。
3. 如申請專利範圍第1項所述之發光二極體，其中所述第一障壁層之所述第一區域鄰近於所述井層，且所述第二區域鄰近於所述p型半導體層。
4. 如申請專利範圍第3項所述之發光二極體，其中所述第二區域之厚度為所述第一區域之厚度的至少約1.5倍。
5. 如申請專利範圍第3項所述之發光二極體，其中所述第一區域經摻雜，以使得隨著愈來愈靠近所述第二區 域，所述n型雜質之濃度逐漸減小。
6. 一種製造發光二極體之方法，所述方法包括：在基板上形成n型半導體層；藉由交替地層壓井層以及障壁層至少兩次而形成活性層；以及在所述活性層上形成p型半導體層，其中形成所述活性層包括用n型雜質摻雜鄰近於所述p型半導體層的第一障壁層之至少一部分，以及用n型雜質摻雜作為所述障壁層之除所述第一障壁層以外之剩餘部分的第二障壁層中之至少一者，其中用n型雜質摻雜所述第一障壁層之至少一部分，包括用n型雜質摻雜所述第一障壁層之鄰近於所述井層的第一區域，以及不對所述第一障壁層之鄰近於所述p型半導體層的第二區域進行摻雜，其中形成所述活性層包括形成所述障壁層，以使其厚度為所述井層之厚度的至少兩倍。
7. 如申請專利範圍第6項所述之製造發光二極體之方法，其中形成所述活性層包括形成所述障壁層，以使其厚度為所述井層之厚度的約10至15倍。
8. 如申請專利範圍第6項所述之製造發光二極體之方法，其中用n型雜質摻雜所述第一障壁層的至少一部分，包括形成所述第二區域，以使其厚度為所述第一區域之厚度的至少約1.5倍。
9. 如申請專利範圍第6項所述之製造發光二極體之方 法，其中用n型雜質摻雜所述第一障壁層之至少一部分，包括摻雜所述第一區域，以使得隨著愈來愈靠近所述第二區域，所述n型雜質之濃度逐漸減小。