KR101360882B1 - 질화물 반도체 소자 및 그 제조방법 - Google Patents

Abstract

본 발명은 질화물 반도체 소자 및 그 제조방법에 관한 것으로서, 특히, 기판과, 상기 기판 상에 형성되되, 상면이 표면 요철을 갖는 n형 클래드층과, 상기 n형 클래드층의 표면 요철 일부분 상에 상기 표면 요철의 프로파일을 따라 형성되어 있는 활성층과, 상기 활성층 상에 형성되어 있는 p형 클래드층과, 상기 p형 클래드층 상에 형성되어 있는 p형 전극 및 상기 활성층이 형성되지 않은 n형 클래드층 상에 형성되어 있는 n형 전극을 포함하는 것을 특징으로 하는 질화물 반도체 소자를 제공한다.

또한, 본 발명은 상기 질화물 반도체 소자의 제조방법을 제공한다.

질화물, 발광효율, 동작전압, 양자우물, 표면요철

Description

질화물 반도체 소자 및 그 제조방법{NITRIDE SEMICONDUCTOR DEVICE AND METHOD OF MANUFACTURING THE SAME}

본 발명은 발광다이오드(LED), 레이저다이오드(LD) 등의 발광소자, 태양전지, 광센서 등의 수광소자, 또는 트랜지스터, 파워디바이스 등의 전자디바이스에 사용되는 질화물 반도체 소자에 관한 것이다.

최근, GaN 등의 Ⅲ-Ⅴ 질화물 반도체는, 우수한 물리적, 화화적 특성으로 인해 발광 다이오드(LED) 또는 레이저 다이오드(LD) 등의 발광 소자의 핵심 소재로 각광을 받고 있다. Ⅲ-Ⅴ 질화물 반도체 재료를 이용한 LED 혹은 LD는 청색 또는 녹색 파장대의 광을 얻기 위한 발광 소자에 많이 사용되고 있으며, 이러한 발광 소자는 전광판, 조명 장치 등 각종 제품의 광원으로 응용되고 있다. 상기 Ⅲ-Ⅴ 질화물 반도체는 통상 In_XAl_YGa_{1 -X- Y}N (0≤X, 0≤Y, X+Y≤1)의 조성식을 갖는 GaN계 물질로 이루어져 있다.

그러면, 이하 도 1을 참조하여 상기와 같이 Ⅲ-Ⅴ 질화물 반도체를 사용한 종래의 질화물 반도체 소자(LED)에 대하여 상세하게 설명한다.

도 1은 종래 기술에 따른 질화물 반도체 소자의 구조를 개략적으로 나타낸 단면도이다.

도 1에 도시된 바와 같이, 종래 기술에 따라 질화물 반도체를 사용한 LED 소자는, 광투과성 기판(100) 상에 GaN으로 된 버퍼층(110), n형 클래드층(120), 단일 양자 우물(SQW) 구조의 InGaN 또는 InGaN을 함유하는 다중 양자 우물(MQW) 구조의 활성층(130), p형 클래드층(140)이 순차 적층된 기본 구조를 가진다.

그리고, 상기 p형 클래드층(140)과 활성층(130)은 일부 메사 식각(mesa etching) 공정에 의하여 그 일부 영역이 제거된 바, n형 클래드층(120)의 일부 상면이 노출되어 있다.

상기 노출된 n형 클래드층(120)의 상면에는 n형 전극(170)이 형성되어 있고, p형 클래드층(160) 상에는 ITO 등으로 이루어진 투명 도전체층(150)과 p형 전극(160)이 순차 적층된 구조로 형성되어 있다.

상술한 바와 같이, 상기 질화물 반도체 소자는 InGaN으로 이루어진 우물층(well layer)을 갖는 단일 양자 우물 또는 다중 양자 우물 구조의 활성층(130)을 갖는 이중 헤테로 구조를 채용할 수 있다.

그런데, 상기 활성층을 다중 양자 우물 구조로 하면, 높은 발광 효율 및 발광 광도는 얻을 수 있었으나, 질화물 반도체 소자를 조명용 광원이나 옥외 디스플레이의 광원으로 사용하기에는 발광 효율 및 발광 광도 즉, 광 출력에 있어서 여전히 한계가 있다.

따라서, 상기 질화물 반도체 소자의 발광 효율 및 광 출력을 향상시킬 수 있는 질화물 반도체 소자 관련 기술의 개발이 계속적으로 요구되고 있다.

본 발명의 목적은 상기와 같은 문제점을 해결하기 위하여, 활성층의 양자우물구조 면적을 증가시켜 동작 전압(V_f)을 낮추고, 발광효율을 높일 수 있는 질화물 반도체 소자를 제공하는 데 있다.

또한, 본 발명의 다른 목적은 상기한 질화물 반도체 소자의 제조방법을 제공하는 데 있다.

상기한 목적을 달성하기 위해, 본 발명은 기판과, 상기 기판 상에 형성되되, 상면이 표면 요철을 갖는 n형 클래드층과, 상기 n형 클래드층의 표면 요철 일부분 상에 상기 표면 요철의 프로파일을 따라 형성되어 있는 활성층과, 상기 활성층 상에 형성되어 있는 p형 클래드층과, 상기 p형 클래드층 상에 형성되어 있는 p형 전극 및 상기 활성층이 형성되지 않은 n형 클래드층 상에 형성되어 있는 n형 전극을 포함하는 것을 특징으로 하는 질화물 반도체 소자를 제공한다.

또한, 상기 본 발명의 질화물 반도체 소자에서, 상기 표면 요철은 반구형 또는 다각형 형태로 형성되는 것이 바람직하며, 상기 반구형의 표면 요철은 상기 n형 클래드층 표면에 대하여 반구 표면이 30° 이하의 경사각을 갖게 형성되는 것이 더욱 바람직하다.

또한, 상기 본 발명의 질화물 반도체 소자에서, 상기 기판과 n형 클래드층의 계면에 형성된 버퍼층을 더 포함하는 것이 바람직하다.

또한, 상기 본 발명의 질화물 반도체 소자에서, 상기 반구형의 표면 요철은 2㎛ 내지 20㎛ 범위의 지름을 갖는 것이 바람직하다.

또한, 상기 본 발명의 질화물 반도체 소자에서, 상기 표면 요철은 상기 n형 클래드층의 전체 면적 중 20% 내지 60% 범위 내에 위치하는 것이 바람직하다.

상기한 다른 목적을 달성하기 위해 본 발명은 기판 상에 n형 클래드층을 형성하는 단계와, 상기 n형 클래드층의 상부 표면 일부분을 식각하여 표면 요철을 형성하는 단계와, 상기 n형 클래드층 상에 상기 표면 요철의 프로파일을 따라 활성층을 형성하는 단계와, 상기 활성층 상에 p형 클래드층을 형성하는 단계와, 상기 p형 클래드층과 활성층 및 n형 클래드층의 일부를 메사 식각하여 상기 n형 클래드층의 상면 일부를 노출시키는 단계와, 상기 노출된 n형 클래드층 상에 n형 전극을 형성하는 단계 및 상기 p형 클래드층 상에 p형 전극을 형성하는 단계;를 포함하는 질화물 반도체 소자의 제조방법을 제공한다.

또한, 상기 본 발명의 질화물 반도체 소자의 제조방법에서, 상기 표면 요철 을 형성하는 식각 공정은 건식 식각 또는 습식 식각 중 선택된 어느 하나를 이용하여 진행하는 것이 바람직하다.

또한, 상기 본 발명의 질화물 반도체 소자의 제조방법에서, 상기 표면 요철은 반구형 또는 다각형 형태로 형성하는 것이 바람직하며, 보다 구체적으로 상기 반구형의 표면 요철은 상기 n형 클래드층 표면에 대하여 반구 표면이 30° 이하의 경사각을 갖도록 형성하는 것이 바람직하다.

또한, 상기 본 발명의 질화물 반도체 소자의 제조방법에서, 상기 기판 상에 n형 클래드층을 형성하는 단계 이전에, 상기 기판 상에 버퍼층을 형성하는 단계를 더 포함하는 것이 바람직하다.

본 발명은 단위 면적 내에 형성할 수 있는 활성층의 양자우물구조 면적을 증가시켜 동작 전압(V_f)을 낮추고, 발광효율을 높여 고출력 특성을 확보할 수 있다.

본 발명의 질화물 반도체 소자 및 그의 제조방법에 대한 구체적인 기술적 구성에 관한 사항은 본 발명의 바람직한 실시예가 도시된 도면을 참조하여 아래의 상세한 설명에 의해서 명확하게 이해될 것이다.

도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 병기 하였다.

질화물 반도체 소자의 구조

도 2를 참고하여 본 발명의 일 실시예에 따른 질화물 반도체 소자의 구조에 대하여 상세히 설명한다.

도 2는 본 발명의 일 실시예에 따른 질화물 반도체 소자의 구조를 나타낸 단면도이다.

도 2에 도시한 바와 같이, 본 발명의 일 실시예에 따른 질화물 반도체 소자는, 광투과성인 기판(100)과, 상기 기판(100) 상에 버퍼층(110), n형 클래드층(120), 활성층(130) 및 p형 클래드층(140)이 순차 적층되어 이루어진 발광 구조물을 포함하고, 특히, 본 발명에 따른 상기 n형 클래드층(120)의 상부면은 표면 요철(120a)을 가지고 있으며, 이에 따라 그 위에 위치하는 활성층(130) 또한 상기 n형 클래드층(120) 표면 요철(120a)의 프로파일과 동일한 프로파일을 가지게 형성되어 있다.

상기 기판(100)은 바람직하게, 사파이어를 포함하는 투명한 재료를 이용하여 형성되며. 사파이어 이외에, 기판(100)은 징크 옥사이드(zinc oxide, ZnO), 갈륨 나이트라이드(gallium nitride, GaN), 실리콘 카바이드(silicon carbide, SiC) 및 알루미늄 나이트라이드(AlN)로 형성될 수 있다.

상기 버퍼층(110)은, 상기 n형 클래드층(120)을 성장하기 전에 상기 기판(100)과의 격자정합을 향상시키기 위한 층으로, 일반적으로 GaN 또는 Ga을 포함 한 질화물로 형성되어 있으며, 이는 소자의 특성 및 공정 조건에 따라 생략 가능하다.

상기 n형 및 p형 클래드층(120, 140)과 활성층(130)은, In_XAl_YGa_{1 -X- Y}N 조성식(여기서, 0≤X, 0≤Y, X+Y≤1)을 갖는 반도체 물질로 이루어질 수 있다.

보다 구체적으로, 상기 n형 질화물 반도체층(120)은 n형 도전형 불순물이 도핑된 GaN층 또는 GaN/AlGaN층으로 이루어질 수 있으며, n형 도전형 불순물로는 예를 들어, Si, Ge, Sn 등을 사용하고, 바람직하게는 Si를 주로 사용한다. 또한, 상기 n형 클래드층(120)은 상부면에 반구형 또는 다각형으로 형성된 표면 요철(120a)을 가지고 있으며, 본 실시예에서는 도 2에 도시한 바와 같이 반구형의 표면 요철(120a)을 도시하고 있다.

또한, 상기 반구형의 표면 요철(120a)은 상기 n형 클래드층(120) 표면에 대하여 반구 표면 중 상기 n형 클래드층(120) 표면과 접하는 면이 30° 이하의 경사각을 갖게 형성되어 있으며, 이는 이 위에 형성되는 상기 활성층(130)의 프로파일을 균일하게 유지하기 위함이다.

또한, 상기 반구형의 표면 요철(120a)은 2㎛ 내지 20㎛ 범위의 지름을 갖고, 상기 n형 클래드층(120)의 전체 면적 중 20% 내지 60% 범위 내에 위치하게 형성된 것이 바람직하다.

따라서, 상기 활성층(130)은 상기 n형 클래드층(120)의 표면 요철(120a) 프로파일과 동일한 프로파일로 형성되어 있는 바, 단위 면적에 해당하는 양자우물구조의 면적을 증가시켜 구동 전압은 낮추는 동시에 발광효율을 향상시킬 수 있다.

상기 활성층(130)은 복수개의 양자우물층과 복수개의 양자장벽층이 교번하여 적층된 다중양자우물(Multi-Quantum Well) 구조 또는 단일양자우물 구조로 이루어질 수 있다.

상기 p형 클래드층(140)은 p형 도전형 불순물이 도핑된 GaN층 또는 GaN/AlGaN층으로 이루어질 수 있으며, p형 도전형 불순물로는 예를 들어, Mg, Zn, Be 등을 사용하고, 바람직하게는 Mg를 주로 사용한다.

그리고, 상기 p형 클래드층(140) 및 활성층(130)의 일부는 메사 식각(mesa etching)으로 제거되어, 저면에 위치하는 n형 클래드층(120)의 일부를 노출하고 있다.

상기 메사 식각에 의해 노출된 n형 질화물 반도체층(120) 상의 소정 부분에는 반사 역할 및 전극 역할을 동시에 하는 n형 전극(160)이 형성되어 있고, 상기 p형 질화물 반도체층(140) 상에는 전류를 확산시키기 위한 투명 도전체층(150) 및 p형 전극(160)이 순차 형성되어 있다.

상기 투명 도전체층(150)은, 전류 주입 면적을 증가시켜 전류확산 효과를 향상시키기 위한 층으로 ITO(Indium Tin Oxide), TO(Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide) 및 TCO(Transparent Conductive Oxide)로 이루어진 그룹에서 선택된 어느 하나의 막으로 이루어짐이 바람직하다.

질화물 반도체 소자의 제조방법

본 발명의 일 실시예에 따른 질화물 반도체 소자의 제조방법에 대하여 도 3a 내지 3d 및 앞서 설명한 도 2를 참고로 하여 상세히 설명한다.

도 3a 내지 도 3d는 본 발명의 일 실시예에 따른 질화물 반도체 소자의 제조방법을 순차적으로 나타낸 공정단면도이다.

우선, 도 3a에 도시한 바와 같이, 기판(100) 상에 버퍼층(110) 및 상면에 형성된 표면 요철(120a)을 갖는 n형 클래드층(120)을 순차적으로 형성한다.

여기서, 상기 기판(100)은 바람직하게는, 사파이어를 포함하는 투명한 재료를 이용하여 형성하며, 사파이어 이외에, 기판(110)은 징크 옥사이드(zinc oxide, ZnO), 갈륨 나이트라이드(gallium nitride, GaN), 실리콘 카바이드(silicon carbide, SiC) 및 알루미늄 나이트라이드(aluminum nitride, AlN)로 형성할 수 있다.

상기 버퍼층(110)은 상기 기판(100)과 n형 클래드층(120)의 격자정합을 향상시키기 위한 층으로, GaN 계열 또는 SiC 계열의 버퍼층을 더 형성할 수 있으며, 이는 공정 조건 및 소자 특성에 따라 생략 가능하다.

상기 n형 클래드층(120)은 Al_xIn_yGa_(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 갖는 반도체 물질일 수 있으며, 유기금속화학 증착 공정과 같은 공지의 질화물 증착 공정을 통해 형성될 수 있다.

보다 구체적으로, 상면에 형성된 표면 요철(120a)을 갖는 상기 n형 클래드층(120)은 먼저, n형 도전형 불순물이 도핑된 GaN층 또는 GaN/AlGaN층으로 n형 클래드층(120)을 형성한 다음, 습식 또는 건식 식각 공정으로 상기 n형 클래드층(120)의 상부 표면 일부분을 제거하여 표면 요철(120a)을 형성한다. 이때, 상기 표면 요철(120a)은 후술하는 활성층(130)의 면적을 증가시키는 역할을 하는 것으로써, 반구형 또는 다각형의 형태로 공정 조건 및 소자의 특성에 따라 변경하여 형성할 수 있다.

그러나, 상기 표면 요철(120a)이 형성된 n형 클래드층(120) 상에 형성될 활성층(130)의 성장 균일도를 고려할 때, 상기 표면 요철(120a)은 반구형으로 형성하는 것이 바람직하며, 이는 상기 n형 클래드층(120) 표면에 대하여 반구 표면 중 상기 n형 클래드층(120) 표면과 접하는 면이 30° 이하의 경사각을 갖도록 형성하는 것이 더욱 바람직하다.

또한, 상기 반구형의 표면 요철(120a)은 후속 공정에 의해 형성될 활성층의 면적을 증가시키기 위하여 2㎛ 내지 20㎛ 범위의 지름을 갖고, 상기 n형 클래드층(120)의 전체 면적 중 20% 내지 60% 범위 내에 위치하도록 형성하는 것이 바람직하다.

그런 다음, 도 3b에 도시한 바와 같이, 표면 요철(120a)이 형성된 n형 클래드층(120) 상에 활성층(130) 및 p형 클래드층(140)을 순차적으로 형성한다. 이때, 상기 활성층(130) 및 p형 클래드층(140)은 하부에 위치하는 n형 클래드층(120)의 표면 요철(120a)에 의해 이와 동일한 프로파일을 가지게 형성된다. 즉, 단위 면적당 형성할 수 있는 활성층(130)의 면적을 증가시켜 발광효율을 향상시킬 수 있다.

상기 활성층(130) 및 p형 클래드층(140)은 Al_xIn_yGa_(1-x-y)N 조성식(여기서, 0≤x≤1, 0≤y≤1, 0≤x+y≤1임)을 갖는 반도체 물질일 수 있으며, 유기금속화학 증착 공정과 같은 공지의 질화물 증착 공정을 통해 형성될 수 있다.

이어서, 도 3c에 도시한 바와 같이, 상기 n형 클래드층(120)의 일부 영역이 노출되도록 상기 p형 클래드층(140)과 활성층(130) 및 n형 클래드층(120)의 일부 영역을 제거하는 메사 식각(mesa etching) 공정을 실시한다.

그런 다음, 도 3d에 도시한 바와 같이, 상기 p형 클래드층(140) 상에 전류를 확산시키기 위한 투명 도전체층(150) 및 p형 전극(160)을 순차적으로 형성한다.

상기 투명 도전체층(150)은, 전류 주입 면적을 증가시켜 전류확산 효과를 향상시키기 위한 층으로 ITO(Indium Tin Oxide), TO(Tin Oxide), IZO(Indium Zinc Oxide), ITZO(Indium Tin Zinc Oxide) 및 TCO(Transparent Conductive Oxide)로 이루어진 그룹에서 선택된 어느 하나의 막으로 이루어짐이 바람직하다.

이어서, 본 발명은 도 2에 도시한 바와 같이 상기 노출된 n형 클래드층(120) 상에 n형 전극(170)을 형성한다.

이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 수 있을 것이다. 따라서, 본 발명의 권리 범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

도 1은 종래 기술에 따른 질화물 반도체 소자의 구조를 나타낸 단면도.

도 2는 본 발명의 일 실시예에 따른 질화물 반도체 소자의 구조를 나타낸 단면도.

도 3a 내지 도 3d는 본 발명의 일 실시예에 따른 질화물 반도체 소자의 제조방법을 순차적으로 나타낸 공정단면도.

<도면의 주요 부분에 대한 부호의 설명>

100 : 기판 110 : 버퍼층

120 : n형 클래드층 120a : 표면 요철

130 : 활성층 140 : p형 클래드층

150 : 투명도전체층 160 : p형 전극

170 : n형 전극

Claims (13)

1. 기판;

   상기 기판 상에 형성되되, 상면이 표면 요철을 갖는 n형 클래드층;

   상기 n형 클래드층의 표면 요철 일부분 상에 상기 표면 요철의 프로파일을 따라 형성되어 있는 활성층;

   상기 활성층 상에 형성되어 있는 p형 클래드층;

   상기 p형 클래드층 상에 형성되어 있는 p형 전극; 및

   상기 활성층이 형성되지 않은 n형 클래드층 상에 형성되어 있는 n형 전극;을 포함하고,

   상기 표면 요철은 반구형 형태로 형성되며, 상기 반구형의 표면 요철은 상기 n형 클래드층 표면에 대하여 반구 표면 중 상기 n형 클래드층 표면과 접하는 면이 30° 이하의 경사각을 갖게 형성된 것을 특징으로 하는 질화물 반도체 소자.
2. 제1항에 있어서,

   상기 기판과 n형 클래드층의 계면에 형성된 버퍼층을 더 포함하는 것을 특징으로 하는 질화물 반도체 소자.
3. 제1항에 있어서,

   상기 반구형의 표면 요철은 2㎛ 내지 20㎛ 범위의 지름을 갖는 것을 특징으로 하는 질화물 반도체 소자.
4. 제1항에 있어서,

   상기 표면 요철은 상기 n형 클래드층의 전체 면적 중 20% 내지 60% 범위 내에 위치하는 것을 특징으로 하는 질화물 반도체 소자.
5. 기판 상에 n형 클래드층을 형성하는 단계;

   상기 n형 클래드층의 상부 표면 일부분을 식각하여 표면 요철을 형성하는 단계;

   상기 n형 클래드층 상에 상기 표면 요철의 프로파일을 따라 활성층을 형성하는 단계;

   상기 활성층 상에 p형 클래드층을 형성하는 단계;

   상기 p형 클래드층과 활성층 및 n형 클래드층의 일부를 메사 식각하여 상기 n형 클래드층의 상면 일부를 노출시키는 단계;

   상기 노출된 n형 클래드층 상에 n형 전극을 형성하는 단계; 및

   상기 p형 클래드층 상에 p형 전극을 형성하는 단계;를 포함하고,

   상기 표면 요철은 반구형 형태로 형성하며, 상기 반구형의 표면 요철은 상기 n형 클래드층 표면에 대하여 반구 표면 중 상기 n형 클래드층 표면과 접하는 면이 30° 이하의 경사각을 갖도록 형성하는 것을 특징으로 하는 질화물 반도체 소자의 제조방법.
6. 제5항에 있어서,

   상기 표면 요철을 형성하는 식각 공정은 건식 식각 또는 습식 식각 중 선택된 어느 하나를 이용하여 진행하는 것을 특징으로 하는 질화물 반도체 소자의 제조방법.
7. 제5항에 있어서,

   상기 기판 상에 n형 클래드층을 형성하는 단계 이전에,

   상기 기판 상에 버퍼층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 질화물 반도체 소자의 제조방법.
8. 제5항에 있어서,

   상기 반구형의 표면 요철은 2㎛ 내지 20㎛ 범위의 지름을 갖게 형성하는 것을 특징으로 하는 질화물 반도체 소자의 제조방법.
9. 제5항에 있어서,

   상기 표면 요철은 상기 n형 클래드층의 전체 면적 중 20% 내지 60% 범위 내에 위치하도록 형성하는 것을 특징으로 하는 질화물 반도체 소자의 제조방법.
10. 삭제
11. 삭제
12. 삭제
13. 삭제

Images