[go: up one dir, main page]

TWI358115B - Embedded semiconductor package structure - Google Patents

Embedded semiconductor package structure Download PDF

Info

Publication number
TWI358115B
TWI358115B TW097108388A TW97108388A TWI358115B TW I358115 B TWI358115 B TW I358115B TW 097108388 A TW097108388 A TW 097108388A TW 97108388 A TW97108388 A TW 97108388A TW I358115 B TWI358115 B TW I358115B
Authority
TW
Taiwan
Prior art keywords
flexible substrate
layer
wafer
package structure
semiconductor package
Prior art date
Application number
TW097108388A
Other languages
English (en)
Other versions
TW200939436A (en
Inventor
Wei Hua Lu
Hsun Heng Tsai
Yung Chuan Chen
Original Assignee
Univ Nat Pingtung Sci & Tech
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Univ Nat Pingtung Sci & Tech filed Critical Univ Nat Pingtung Sci & Tech
Priority to TW097108388A priority Critical patent/TWI358115B/zh
Publication of TW200939436A publication Critical patent/TW200939436A/zh
Application granted granted Critical
Publication of TWI358115B publication Critical patent/TWI358115B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

1358115 r 100年9月30日替換頁 九、發明說明 【發明所屬之技術領域】 本發明係關於一種嵌入式半導體封裝構造，特別是關於一 種將晶片設置於軟性基板一側之導熱通道之外唇緣上，並在軟 性基板另一侧設置散熱板’以簡化製程及提高良率的嵌入式半 導體封裝構造。 【先前技術】 近年來，高效能、高積集度、低成本、輕薄短小一直為長 久以來電子產品設計製造上所追尋之目標。為了達成上述目 標’積體電路封裝技術也跟著朝向微型化、高密度化發展，其 中常見的封裝技術包含雙列直插式封裝(Dual In_Hne Package ’ DIP)、四方扁平封裝(Quacj Fiat pack，QFp)、四方形 扁平無引腳封裝(Quad Flat No-lead，QFN)、針腳陣列式構裝 (Pin Grid Array ’ PGA)、球格陣列式構裝(Ball Grid ， BGA)、嵌入式晶圓級封裝(Embedded Wafcr Uvd paeka@， EWLP)及晶片尺寸級構裝(Chip_Scale package，csp)等。以嵌 入式晶圓級封裝(EWLP)構造為例’其係將至少—晶片包埋嵌 入至-多層電路基㈣，並在該多層電路基板之—表面固設數 個銲球(S〇lder ball)。_是，由於EWLP封裝構造能在該多層 電路基板之同-簡或不_層設置數個晶片，崎—步整合 數個晶片關-封裝體巾，因此有利於構成具多功能的系統級 5 100年9月30日替換頁 封裝一祕峨，剛’是以成為^^11 片構裝技術。因此，如何將晶片㈣在多層電路基板内，及如 何絲進行嵌人式^之散解技術問題亦成為紐封裝技 術成敗與否之關鍵因素之一。 舉例而言，中華民國專利公告第124地號則公開一種「結 合有可撓性軟板之散熱型半_裝置」，其包含：一散熱f -絕緣板’結合在該散熱片之表面，且具有至少—開口；至少 一料體树，埋設在該絕緣板之開σ内，並結合在該散熱片 的表面“X及至}—可撓性軟板，係接置並電性連接該半導體 件，以供承縣_電子元件，該可雜軟祕可彎折固定 於該散熱片上。上述絕緣板及轉體元件表面形成一線路增層 結構，並於線路增層結構表面形成導電元件。然而，該半導體 元件及該絕緣板之開口的尺寸公差必需精密控制，尺寸公差過 大則該半導體元件無法嵌入該開口，尺寸公差過小則該半導體 元件及開π之㈣存在H可能在後續供乾製程造成爆孔。 再者，中華民國專利公告第588445號則公開一種「無凸塊 晶片封裝構造」，其包含：一载板，其上表面具有一開口、數 個第-接點及數個第二接點，至少該第—接點之—係與該第二 接點之-電性連接；-晶片，其主動表面具有數個晶級點， 且該主動表面係背向該下表面容置於該開口中；一導電層設置 於該晶片主動表面上及該基板上表面，該導電層係在該晶片主 100年9月30日替換頁 表面上及在錄板上表面延伸，以使該^與該載板電性連 :及保魏設置於該導電層上以暴露出該第二接點。然 而該曰曰片及該載板之開口仍存在尺寸公差需精密控制之相關 問題。 a另外’中華民國專利公告第顧_號則公開一種「具有 散熱金屬層之直接導通式半導體树結構」，其包含：-金屬 平板，至少-接置於該金屬平板上之半導體晶片；—形成於該 表面接置有半導體晶片之金屬平板上之絕緣層，且該絕緣層覆 蓋該半導體晶片；以及至少—形成於該絕緣層上之贿化線路 層’且該圖案化線路層係藉由複數形成於該絕緣層中之導電結 構以電性連接至該半導體晶>；。在餘上，該抖體晶片係先 利用導熱黏膠固定於該金屬平板上，接著再利用該絕緣層覆蓋 該半導體晶片。然而。直接利用導熱黏膠將該半導體晶片固定 於該金屬平板上，該半導體晶片容易發生縱向及橫向之水平位 移，進而造成水平對位上之困難。 除此之外，相關於嵌入式晶圓級封裝之先前技術尚有中華 民國專利公告第546999號「半導體元件、半導體元件之製造 方法、多層印刷配線板及多層印刷配線板之製造方法」等。然 而’其電子元件仍是嵌入於一基板之開口内，該電子元件及該 基板之開口仍存在尺寸公差需精密控制之相關問題。 由於嵌入式晶圓級封裝(EWLP)構造具有微型化的趨勢，因 100年9月30日替換頁 此必需設法解決上述組裝尺寸公差及水平對位之問題，以便提 升產品製造良率。是故，確實有必要提供一種嵌入式半導體封 裝構造，以解決習知技術所存在的缺陷。 【發明内容】 本發明之主要目的在於提供一種喪入式半導體封裝構造， 其係將晶片設置於軟性基板一侧之導熱通道之外唇緣上，並在 軟性基板另一側設置散熱板，其有利於減少對於組裝公差精度 的要求，進而簡化製程及提高良率。 本發明之次要目的在於提供一種嵌入式半導體封裝構造， 其係在軟性基板之上形成外散(fan-outRDL)線路，以便提高晶 片之汛號連接端的數量及可佈局面積，進而增加訊號連接端之 球格陣列密度。 本發明之另一目的在於提供一種嵌入式半導體封裝構造， 其係在軟性基板設置電路層’其藉由連接導通孔及外散線路分 別連接晶片之焊墊及訊號連接端，進而提升訊號連接端之重佈 局設計裕度。 本發明之再一目的在於提供一種嵌入式半導體封裝構造， 其係在軟性基板之導熱通勒填充導歸，以便將晶片產生之 熱量傳導至散熱板，進而提升整體散熱效率。 本發明之再一目的在於提供一種嵌入式半導體封裝構造， 其係糊紐基板及域層縣晶#，以提㈣#之可挽性， 100年9月30日替換頁 進而增加抗翹曲性及防裂 並利用散熱板確保封裝構造之外形 性0 ▲ :、·甘述之目的’本發明提供一種嵌入式半導體封裝構 k八包3.-軟性基板、封裝層、—散熱板及數 錢接端。性基«設—導細道，其填充-導孰 膠。該晶片具有—主動表面、一背面及數個側表面，該背面之 β緣系點D於該軟性基板—側之導熱通道之外唇緣上。該散熱 板站接於錄性基板之另—侧。該封裝層倾練性基板之一 侧上，且包峨晶#之侧表面。龍號連接端設於該封裝層之 一外表面上，並藉由至少一外散線路電性連接至該晶片之主動 表面。 在本發明之一較佳實施例中，該軟性基板之表面或内部可 進一步依需麵擇設置至少―電路層，該晶狀絲表面先經 由-外散_紐連接練性基板之電路層，再經由該線路層 電〖生連接至該軟性基板上之訊號連接端。再者，該軟性基板係 可選自單層或绍之軟性基板。藉此 ’向外擴散該訊號連接端 之佈局面積’以增加球格陣列密度及重佈局裕度。 【實施方式】 為了讓本發明之上述及其他目的、特徵、優點能更明顯易 懂’下文將特舉本發明較佳實施例，並配合所附圖式，作詳細 說明如下。 1358115 6月參照第1至6圖所示，本發㈣-實施例之嵌入式半導 體封裝構造主要包含一軟性基板1、一晶片2、一散熱板3、 ,封裝層4及數個峨連接端5。該軟性基板丨開設—導熱通 道U，其填充一導熱膠12。該晶片2具有-主動表面2卜一 背面22及數個側表面23，該背㈣之唇緣(未標示)係黏合於 該軟性基板丨-侧之導熱通道„之外魏(未標示)上。該散孰 板3貼接於該軟性基板i之另一側，並可開設至少一通孔η。 該封裝層4位於該軟性基板丨之—側上，且包埋該晶片2之側 表面23。該峨連接端5設於該封裝層4之-外表面上，並 藉由至少—外散線路41電性連接至該晶片2之主動表面21。 請再參照第i至6 _示，本發明第—實施例之嵌入式半 導體封裝構造射齡下顺歸驟純製造，财並非用以 限制本發明。程步驟係包含：提供—雜基板卜 一導熱通道11;將一晶只）夕一此 ^ 1 之青面22之一唇緣(未標示)黏 °於該軟嶋1 i确顿魏(未標示)上； 將-導熱膠12填人該軟性基板丨之導舰道n⑴將一散熱 板2貼接於該軟性基板丨之另—侧；形成—封裝層4，以包埋 。亥曰曰片2之側表面23 ;在該封敦層*上形成數個導通孔42及 至少一外散線路41 ;以及’形成數個訊號連接端5於該封袭 層4之’面上，以電性連接至該導通孔似外散線路Μ。 請參照第1及2圖所示，本發明第一實施例之軟性基板！ 100年9月30日替換頁 較佳係由可触材t製成，例如粒雜㈣如此)等 。該軟 性基板1開設有—導熱通道11，其貫通該軟性基板1之二側。 該晶片2較佳係選自抑圓切割而成之晶片，其具有—主動表 面21、一背面22及數個側表面23。該背面22之一唇緣(未標 示)係利用-轉24黏合於該軟性基板i 一侧之導熱通道^ 之-外躲(未標#)上。雜膠24較佳傾自環紐脂(ep〇xy resin)。此時’該晶片2可藉由一般製程機台(未繪示)精準的放 置在該軟録板〗上，且該晶# 2之外徑僅需控制大於該導熱 通道11之陳即可’並不需要精密㈣其尺寸公差比例。隨 後’該軟性基板1之導熱通道11内係填入-導熱膝I2，其較 佳選自銀膠。 睛參照第3及4圖所示，本發明第一實施例之散熱板3較 佳係由導熱性佳之金屬材質製成’例如銅或紹等。該散熱板3 係適^貼接於該軟性基板1之另一側，其貼接的方式可利用一 黏膠(未繪示)完成，該黏膠較佳亦選自環氧樹脂(印〇兮疏）。 該散熱板3並可f姐至少—通孔η，其連通至該軟性基板】 之導熱通道11，赠使該輪通道u _導_ 12具有熱 脹冷縮之緩衝抑裕度。接著，軸該職層4於該軟性基板 1之一側上，以便包埋該晶片2之側表面23，但亦較佳選擇性 包埋該晶片2之主動表面2卜該封裝層4可選自各種封裝材 質，其較佳選自可撓性材質，例如聚亞醯胺等。在 1358115 100年9月30曰替換頁 進牛^f 5及6 ，本發明第—實施例之封裝層4係 進一料絲辦軌42㈣及至少—植魏 瞻心_孔42係__4，並_於該晶片2
=動表面21的數個_211。該外散線路41係形成於該封 裝曰4之-外表面上，並連接於至少一個之該導通孔似。最 後，該數個峨連接端5係選擇直接焊接結合於該導通孔42， 或浮接結合於該外散線路41末端形成之一焊塾(未標示）。該 訊號連接端5触選自金麟體_、麵_ump)或針聊 (pin) 〇
製程上 藉由上述步驟，本發明第一實施例即可完成一歲入式半導 體封裝構造。由於本發明_^ 2設置_軟錄板】一側 之導熱通道11之外魏上，並在錄絲板i另—側設置散 熱板3 ’故有利於減少對於組裝公差精度的要求，可供簡化製 程及提高良率。再者，錄縣板i之上係軸料散線路 4卜以便提高該“ 2之訊號連接端5的數量及可佈局面積， 可供增加訊號連接端之球格陣列密度。該軟性基板丨之導熱通 道11内則可填充相對更多之該導熱膠12，以便將該晶片2產 生之熱量傳導至該散熱板3，進而提升整體散熱效率。由於利 12 100年9月30曰替換頁 用該軟性紐1及雜層績賴^ Γ— 撓性，同時該散熱板3則可確伴封料…喊供適當之可 翹曲性及防师以 外形’進而增加抗 =曲_雌。再者，該散熱板3之槪3 該導熱通道11内的導熱膠12 用確保 進而增加產品之可靠度及良率。有…服冷縮之緩衝空間裕度， 請參照第7及8圖所示，本發明第二實施例之嵌入式 體封裝構造係_於本㈣第—實施例，但該第二實施例之嵌 入式料體封裝構造係進一步於該軟性基板i之表面或内部 增設-電路層D，亦即該軟性基板！係可選自單層或多層之 軟性基板。同時，該晶片2之主動表面21的數個焊塾如係 先經由數個第-導通孔42電性連接至該封裝層4表面之外散 線路4卜接著該外散線路41經由數個第二導通孔43向内貫 穿5亥封裝層4 ’以電性連接該軟性基板丨之電路層13，最後該 電路層13再經由數個第三導通孔44向外貫穿該封裴層4，以 電性連接至該雜層4外表面上之外散線路或訊號連接端5， 進而提升該訊號連接端5之重佈局設計裕度。再者，該軟性基 板Ϊ之電路層13係可進一步選擇性設置至少一被動元件14， 例如電阻、電感或電容，且該被動元件14可利用表面固定(SMT) 或嵌入(embedded)的方式形成在該軟性基板1之表面或内部。 如上所述，相較於習用嵌入式晶圓級封裝構造容易因組裝 尺寸公差及水平對位之問題，而降低產品製造良率等缺點，第 13 1358115 . ‘ - 100年9月30日替換頁 . 5及7圖之本發明藉由將該晶片2設置於該軟性基板1 一側之. •. 導熱通道11之外唇緣上，並在該軟性基板1另一侧設置該散 熱板3，其確實有利於減少對於組裝公差精度的要求，進而簡 化製程及提向良率，同時亦能增加球格陣列密度、提升重佈局 設計裕度、提升整體散熱效率、增加抗龜曲性及防裂性。 雖然本發明已以健實施儀露，然錢_嫌制本發 明，任何熟習此項技藝之人士，在不脫離本發明之精神和範圍 馨 内’田可作各種更動與修倚’因此本發明之保護範圍當視後附 之申請專利範圍所界定者為準。 【圖式簡單說明】 明第-實糊之嵌人式铸體魄構造將晶片結 合於軟性基板上之示意圖。 本發料—實施例之嵌人式轉體封 填入軟性基板之導熱通道内之示意圖。 料』 '敢構造將金屬板 第3圖.本發明第—實施例之嵌人式半導體封 結合於軟性基板另一侧之示意圖圖。 、 第4圖··本發明第—實施例之嵌 層覆蓋晶片之示意圖。 、展構造利用封裝 裝構造形成外散 第5圖：本發明第—實施例之嵌人式半導體封 線路及ifl说連接端之示意圖。 ， 第6圖：她W以構造之下視 14 1358115 - 100年9月30日替換頁 . 圖。 第7圖：本發明第二實施例之嵌入式半導體封裝構造之示意 » * 圖。 .. 第8圖：本發明第二實施例之嵌入式半導體封裝構造之下視 圖。
【主要元件符號說明】 1 軟性基板 11 導熱通道 12 導熱膠 13 電路層 14 被動元件 2 晶片 21 主動表面 211焊墊 22 背面 23 側表面 24 黏膠 3 散熱板 31 通孔 4 封裝層 41 外散線路 42 (第一)導通孔 43 第二導通孔 44 第三導通孔 5 訊號連接端 15

Claims (1)

100年9月30曰替換頁 十、申請專利範圍： 1. 一種欲入式半導體封裳構造，其包含： 一軟性基板，其開設一導熱通道，該導熱通道内填充一導熱 膠； 一晶片，其具有一主動表面、一背面及數個側表面，該主動 表面設有數個焊墊，該背面之一唇緣係黏合於該軟性基板一 側之導熱通道之一外唇緣上； —散熱板，其貼接於該軟性基板之另一側； -封裝層，其位於該軟性基板之一側上，且包埋該晶片之側 表面；以及 數個訊號連接端，其設於賊裝層之—外表面上，並經由至 少一外散線路電性連接至該晶片之主動表面之焊墊。 2·如申請專利範圍第！項所述之嵌入式半導體封裝構造，其中 一部份之該訊號連接端係直接紐連接至該晶片之主動表 面之焊墊。 .如申請專利細第1項所述之嵌八式半導體封鱗造，其中 該軟性基板係聚亞醯胺之基板。 《如:請專利範圍第！項所述之嵌入式半導體封裝構造，其中 SI之背面之唇緣係由一黏膠黏合於該軟性基板-侧之 導”、、通道之外唇緣上。 構造，其中 5•如申請專·圍第4項所述之嵌人式轉體 該黏膠係環氧樹脂。 " 1358115 1〇0年9月30曰替換育 6·如申請專利範圍第1項所述之嵌入式 該導熱膠係銀膠。 ’ 7. 如申請專利範圍第1項所述之嵌入式半導體封裂構造，其中 該政熱板係由一黏膠貼接於該軟性基板之另一側 8. 如申請專利範圍第7項所述之嵌入式半導體封裝構造，其中 該黏膠係環氧樹脂。 / 9.如申請專利範圍第1項所述之嵌入式半導體封裝構造，其中 該散熱板另開設至少-通孔’其連通至練性基板之導熱通 道。 ’ 10.如申請專利範圍帛1項所述之嵌人式半導體封裳構造，其中 該封裝層係聚亞醯胺。 11_如申請專利細第1項所述之狀式半導體封裝構造，其中 該封裝層另包埋該晶片之主動表面。 12. 如申請專利範圍帛η項所述之嵌入式半導體封裝構造，其 中該封裳層設有數個導通孔，其貫穿該雖層，並連^於該 晶片之焊墊與訊號連接端之間。 13. 如申請專利範圍第丨項所述之嵌入式半導體封衷構造，其中 該訊號連接端選自金屬球體、金屬凸塊或針腳。 14. 如申請專利範圍第1項所述之嵌入式半導體封裝構造，其中 該軟性基板另設一電路層，該晶片之焊墊經由該外散線路電 /·生連接該軟性基板之電路層，且該線路層電性連接至，’故 17 100年9月30日替換頁 基板上之訊號連接端。 〜------------------------------------ &如申請專利細$141員所述之嵌入式，稱 尹該電路層形成在該軟性基板之表面朗今’ I構造，其 中另包含數個導通孔’以電性連接該外散線路/構:其 :另：：圍第14項所述之♦入式半導髓封裝構二其 μ如申孔’性連接該電路層及訊號連接端。 •^4利範圍第Μ項所述之钱入式半導體封裝構造，其 中該軟性基_選自單層或麵之軟性基板。 19=申請專利範圍第14項所述之嵌入式铸體封裝構造，其 中該軟性基板之電路層設有至少—被動元件。 20. 如申請專利範圍第19項所述之嵌入式半導體封褒構造，其 中該被動元件係固定在該軟性基板之表面。 21. 如申請專利範圍第19項所述之嵌入式半導體封錢造，其 中該被動元件健人在該軟性基板之内部。 1358115 100年9月30日替換頁 七、指定代表圖： (一）本案指定代表圖為：第（ 5 (二)本代表圖之元件符號簡單說明: 1 軟性基板 11 12 導熱膠 2 21 主動表面 211 22 背面 23 24 黏膠 3 31 通孔 4 41 外散線路 42 5 訊號連接端 )圖。 導熱通道 晶片 焊墊 側表面 散熱板 封裝層 導通孔 八、本案若有化學式時，請揭示最能顯示發明特徵的化學式：
TW097108388A 2008-03-10 2008-03-10 Embedded semiconductor package structure TWI358115B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW097108388A TWI358115B (en) 2008-03-10 2008-03-10 Embedded semiconductor package structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW097108388A TWI358115B (en) 2008-03-10 2008-03-10 Embedded semiconductor package structure

Publications (2)

Publication Number Publication Date
TW200939436A TW200939436A (en) 2009-09-16
TWI358115B true TWI358115B (en) 2012-02-11

Family

ID=44867695

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097108388A TWI358115B (en) 2008-03-10 2008-03-10 Embedded semiconductor package structure

Country Status (1)

Country Link
TW (1) TWI358115B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI659509B (zh) * 2017-12-19 2019-05-11 英屬開曼群島商鳳凰先驅股份有限公司 電子封裝件及其製法

Also Published As

Publication number Publication date
TW200939436A (en) 2009-09-16

Similar Documents

Publication Publication Date Title
US7656015B2 (en) Packaging substrate having heat-dissipating structure
TW200820410A (en) Semiconductor packaging structure
US9397060B2 (en) Package on package structure
CN102543927A (zh) 嵌埋穿孔中介层的封装基板及其制造方法
US7786571B2 (en) Heat-conductive package structure
CN112420628B (zh) 半导体封装件
TWI685937B (zh) 半導體封裝
CN106158785A (zh) 散热型封装结构及其散热件
TW200913207A (en) Semiconductor package and method for manufacturing the same
JP2004253738A (ja) パッケージ基板及びフリップチップ型半導体装置
TW202017134A (zh) 積體電路封裝以及用於製造積體電路封裝的方法
TW200828527A (en) Chip package and method of manufacturing the same
US20130181351A1 (en) Semiconductor Device Package with Slanting Structures
TW202343708A (zh) 半導體封裝及包含其的電子裝置
TWI358115B (en) Embedded semiconductor package structure
TW201913944A (zh) 中介基板及其製法
TWI311354B (en) Multi-chip package structure
US20230069969A1 (en) Package for several integrated circuits
US7235889B2 (en) Integrated heatspreader for use in wire bonded ball grid array semiconductor packages
TWI283055B (en) Superfine-circuit semiconductor package structure
TW200845354A (en) Multi-chip semiconductor device having leads and method for fabricating the same
CN113013110A (zh) 半导体封装结构和其制造方法
US11948852B2 (en) Semiconductor device package
TWI252728B (en) Heat dissipating circuit board and method for fabricating the same
CN220324452U (zh) 一种半导体封装装置