[go: up one dir, main page]

JP2004253738A - パッケージ基板及びフリップチップ型半導体装置 - Google Patents

パッケージ基板及びフリップチップ型半導体装置 Download PDF

Info

Publication number
JP2004253738A
JP2004253738A JP2003045018A JP2003045018A JP2004253738A JP 2004253738 A JP2004253738 A JP 2004253738A JP 2003045018 A JP2003045018 A JP 2003045018A JP 2003045018 A JP2003045018 A JP 2003045018A JP 2004253738 A JP2004253738 A JP 2004253738A
Authority
JP
Japan
Prior art keywords
substrate
thermal expansion
package substrate
semiconductor chip
flip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2003045018A
Other languages
English (en)
Inventor
Yoshiaki Sugizaki
吉昭 杉崎
Hiroshi Ikebe
寛 池辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2003045018A priority Critical patent/JP2004253738A/ja
Priority to US10/756,507 priority patent/US7042083B2/en
Priority to CNA200410004428XA priority patent/CN1523664A/zh
Publication of JP2004253738A publication Critical patent/JP2004253738A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H05K3/4608—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated comprising an electrically conductive base or core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0253—Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/056—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an organic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09536—Buried plated through-holes, i.e. plated through-holes formed in a core before lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09681—Mesh conductors, e.g. as a ground plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H05K3/445—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits having insulated holes or insulated via connections through the metal core

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】パッケージ後の歩留まりの向上する、パッケージ基板及びフリップチップ型半導体装置を提供する。
【解決手段】低熱膨張の金属をコアにしてその両面にビルドアップ配線層を積層したパッケージ基板９と、半導体チップ１とがフリップチップ接続されていて、金属コアに複数の貫通穴やスリットが形成されている。パッケージ基板９表面に形成された実装基板６との接続端子は、金属コアと実装基板６との間に熱膨張率の違いがあるにもかかわらず、金属コアに形成された貫通穴やスリットによってその拘束力が低減されている。またその一方で、金属コアが低熱膨張であるため、半導体チップ１との間の熱膨張率差が小さく、フリップチップ接続バンプ３や半導体チップ１表面にかかる応力も非常に小さいものとなる。また低熱膨張の金属をコアにしてその両面にビルドアップ配線層を積層したパッケージ基板９。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体パッケージに関し、特にパッケージ基板及びフリップチップ型半導体装置に関する。
【０００２】
【従来の技術】
従来のフリップチップ型半導体パッケージは、図１４及び図１５に示すような断面構造を有し、実装基板６と、実装基板６上にＢＧＡボール（半田ボール）５を介して接続されたパッケージ基板２と、パッケージ基板２とフリップチップ接続バンプ３を介して接続された半導体チップ１と、半導体チップ１とフリップチップ接続バンプ３の間を保護するアンダーフィル樹脂４とから構成される。図１４は、パッケージ基板２の上部表面上に半導体チップ１が接続される構造を有する例であり、一方図１５はパッケージ基板２の裏面上に半導体チップ１が接続される構造を有する例を示す。尚、図１４及び図１５においては、パッケージ基板２及び実装基板６の内部構造は模式的に示したものであって、正確な構造を示すものではない。パッケージ基板２については、図１８にその詳細な構造を示す。実装基板については、例えば、通常使用されるガラスエポキシ樹脂を含むものが使用される。
【０００３】
従来、フリップチップ型半導体パッケージは、半導体チップ１を搭載する配線用のパッケージ基板２として、セラミック基板或いは樹脂基板が用いられてきた。半導体チップ１は、半田からなるフリップチップ接続バンプ３を介してパッケージ基板２に接続されていて、当該接続部の保護のため、アンダーフィル樹脂４と呼ばれている熱硬化性樹脂が充填されている。パッケージ基板２の表面には実装基板６との電気的な接続を取るための外部接続電極が形成されていて、この外部接続電極上に搭載された半田ボールであるＢＧＡボール５を介して実装基板６との間の接続を取っている。フリップチップ型半導体パッケージにおいては、フリップチップ接続部とＢＧＡ接続部のいずれの接続部も異種材料によって挟まれていることが特徴となっている。即ち、フリップチップ接続部は一般的にはシリコンからなる半導体チップ１とセラミック或いは樹脂からなるパッケージ基板２とから挟まれている。一方、ＢＧＡ接続部はパッケージ基板２と一般にＦＲ−４等の繊維強化樹脂からなる実装基板６とから挟まれている。
【０００４】
セラミック製のパッケージ基板２には通常アルミナが使われる。アルミナの熱膨張率は５．５ｐｐｍ／℃であり、シリコンの熱膨張率は３ｐｐｍ／℃であることから、半導体チップ１の主構成材料であるシリコンと極めて近い値となっている。一方、樹脂製のパッケージ基板２の場合、ＢＴ樹脂をベースにエポキシ樹脂を積層したビルドアップ基板を用いるのが一般的である。ここでＢＴの熱膨張率は１７ｐｐｍ／℃であり、シリコンとは大きくかけ離れているのが特徴である。このため、フリップチップ接続部に関しては、樹脂基板の方が応力が掛かりやすい状態にあり、実際にそれらの温度サイクル試験における寿命は、−６５℃／１２５℃の温度サイクルで５０％不良発生に至るまでのサイクル数を比較すると、セラミック基板の場合が１９００サイクルであるのに対して、樹脂基板の場合が１０００サイクルとほぼ半減している。
【０００５】
更に、この熱膨張率の差は半導体チップ１及びパッケージ基板２の反りを引き起こす。１８ｘ１８ｍｍの半導体チップ１を５０ｘ５０ｍｍのパッケージ基板２にフリップチップ接続した場合、セラミック基板の場合においては、チップ搭載部で１０μｍ未満、パッケージ全体で５０μｍと非常に小さな反りである。これに対して、樹脂基板の場合においては、チップ搭載部で１００μｍ、パッケージ全体で２７０μｍ極めて大きな値となっている。図１４及び図１５に示した模式的断面構造から明らかなように、パッケージ全体の反りは、ＢＧＡボール５の接続端子の平坦性（コプラナリティ）を悪化させる要因となる。通常、フリップチップ型半導体パッケージのＢＧＡボール５の接続端子の平坦性は２００μｍ以下が要求される。従って、上述した樹脂基板の場合では、２００μｍ以下の平坦性の要求を満足することが困難な状態になっている。
【０００６】
図１４に示した従来のフリップチップ型半導体パッケージを放熱するための実装構成は、図１６及び図１７に示すように、半導体チップ１上に熱伝導樹脂７を介して搭載されたヒートシンク８を有する。尚、図１６及び図１７においては、パッケージ基板２及び実装基板６の内部構造は模式的に示したものであって、正確な構造を示すものではない。パッケージ基板２については、図１８にその詳細な構造を示す。実装基板については、例えば、通常使用されるガラスエポキシ樹脂を含むものが使用される。図１７は、図１６において、半導体パッケージ１の近傍部分の拡大図であり、実装基板６と、実装基板６上にＢＧＡボール５を介して接続されたパッケージ基板２と、パッケージ基板２上にフリップチップ接続バンプ３を介して接続された半導体チップ１と、フリップチップ接続バンプ３部分を保護するアンダーフィル樹脂４と半導体チップ上に熱伝導樹脂７を介して接続されたヒートシンク８が示されている。通常フリップチップ型半導体パッケージの場合、半導体チップ１の背面から熱伝導樹脂７を介して、ヒートシンク８等の冷却システムへ放熱する。熱伝導樹脂７は、通常エポキシやシリコーン樹脂をバインダにして金属粉を充填したものが使われているが、その熱伝導率は１Ｗ／ｍ／Ｋ程度であり、シリコンからなる半導体チップ１の熱伝導率１５０Ｗ／ｍ／Ｋやアルミニウムからなるヒートシンクの場合の熱伝導率２００Ｗ／ｍ／Ｋ、或いは銅からなるヒートシンクの場合の熱伝導率３９０Ｗ／ｍ／Ｋに比べると熱伝導性に劣っている。従って、高放熱化のためには、熱伝導樹脂７の厚さをできる限り、薄くすることが重要となる。しかしながら、ここで、樹脂基板を用いたフリップチップ型半導体パッケージでは、半導体チップ１が１００μｍも反ってしまっているため、必然的に１００μｍ以下の厚さにはすることができない。これは熱抵抗にすると０．３℃／Ｗの増加に相当し、例えば、４０Ｗの大規模ＬＳＩではトランジスタの温度が１２℃上昇することになり、極めて深刻な問題となる。
【０００７】
図１４乃至図１７に示した従来のパッケージ基板２は、図１８に断面拡大図を示すように、樹脂基板１８と、樹脂基板１８に開口されたビア１２と、微細金属配線１３と、マイクロビア１４と、パッケージ基板２の表裏に形成されたソルダーレジスト１５とから構成される。パッケージ基板２は、その両面にビルドアップ樹脂を層間絶縁膜１７とした配線層が積層されている。ビア１２に対しては、ガラスエポキシ等の絶縁性の樹脂が充填されている。
【０００８】
従来のフリップチップ型半導体パッケージの歩留まり低下は、主として、半導体チップ１とパッケージ基板２の熱膨張差による破壊であることが確認されている。
【０００９】
【特許文献１】
特開２００２−３３２５４４号公報
【００１０】
【特許文献１】
特開２００２−３５３５８４号公報
【００１１】
【特許文献１】
特開２００２−２２３０７０号公報
【００１２】
【発明が解決しようとする課題】
以上に説明したように、フリップチップ接続部に熱膨張のミスマッチを起こしている、樹脂基板を用いたフリップチップ型半導体パッケージにおいては、（ａ） フリップチップ接続部の信頼性が十分でない、（ｂ） ＢＧＡボール５の接続端子の平坦性が悪い、（ｃ） 放熱性が十分でない、（ｄ） 半導体チップ１の多層配線に低誘電率の層間絶縁膜を採用することが困難である等の課題を抱えている。
【００１３】
一方、ＢＧＡボール５の接続側に関しては、セラミック基板の方が樹脂基板に比べて圧倒的に不利な状態にある。実装基板６に用いられるＦＲ−４が１７ｐｐｍ／℃の熱膨張率であるのに対し、セラミック基板のアルミナが５．５ｐｐｍ／℃（１１．５ｐｐｍ／℃の乖離）、樹脂基板のＢＴが１５ｐｐｍ／℃（２ｐｐｍ／℃の乖離）のためである。このため、例えば３２ｘ２５ｍｍのパッケージを−６５℃／１２５℃の温度サイクル試験にかけた場合、セラミック基板では５００サイクルで５０％不良に至るのに対して、樹脂基板では１０００サイクル以上の寿命となる。パッケージサイズが大きくなれば、累積される変位量が比例的に増加するため、セラミック基板の寿命はさらに短命となってしまう。従って、セラミック基板の場合、パッケージサイズの使用範囲が制限されてしまうという大きな課題を抱えている。
【００１４】
本発明の目的は、半導体チップとの間の熱膨張率差が小さく、フリップチップ接続バンプや半導体チップ表面にかかる応力が小さいためにパッケージ後の歩留まりの向上する、パッケージ基板及びフリップチップ型半導体装置を提供することにある。
【００１５】
【課題を解決するための手段】
上記目的を達成するために、本発明の第１の特徴は、（イ）複数の貫通穴を有する低熱膨張率基板と、（ロ） 低熱膨張率基板の両面に積層形成された樹脂絶縁層と、（ハ）更に、低熱膨張率基板の両面において、樹脂絶縁層上に積層形成されたビルドアップ配線層と、（ニ）低熱膨張率基板上に形成された半導体チップ搭載領域とを備え、低熱膨張率基板の中心から外周上の任意の点とを直線で結んだ時、その直線上の低熱膨張率基板には必ず貫通穴が存在することを特徴とするパッケージ基板であることを要旨とする。
【００１６】
本発明の第２の特徴は、（イ）半導体素子形成面に接続端子が形成された半導体チップと、（ロ）複数の貫通穴を有する低熱膨張率基板と、低熱膨張率基板の両面に積層された樹脂絶縁層と更に、低熱膨張率基板の両面において、前記樹脂絶縁層上に積層形成されたビルドアップ配線層とを有し、半導体チップがフリップチップ接続されるパッケージ基板と、（ハ）半導体チップとパッケージ基板との間をフリップチップ接続するフリップチップ接続バンプと、（ニ）フリップチップ接続されたパッケージ基板と半導体チップとの間の間隙を封止するアンダーフィル樹脂とを備え、パッケージ基板の中心から外周上の任意の点とを直線で結んだ時、その直線上の低熱膨張率基板には必ず貫通穴が存在することを特徴とするフリップチップ型半導体装置であることを要旨とする。
【００１７】
【発明の実施の形態】
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面において、同一又は類似の部分には同一又は類似の符号を付している。又、以下に示す実施の形態は、この発明の技術思想を具体化するための装置や方法を例示するものであって、この発明の技術思想を下記のものに特定するものではない。この発明の技術思想は、特許請求の範囲において、種々の変更を加えることができる。
【００１８】
本発明の実施の形態に係るパッケージ基板においては、低熱膨張率の材料をコアにした低熱膨張率基板を使用し、その両面にビルドアップ配線層を積層した構成を有する。低熱膨張率の材料であれば、低熱膨張率基板は、金属板でも、セラミック板でも、ガラス板でも良い。以下の説明においては、代表して、低熱膨張率基板として、金属板の場合を例として説明する。本発明の実施の形態に係るフリップチップ型半導体装置においては、低熱膨張の材料として、例えば金属をコアにしてその両面にビルドアップ配線層を積層したパッケージ基板と、半導体チップとがフリップチップ接続されていて、金属コアに複数の貫通穴やスリットが形成されている。パッケージ基板表面に形成された実装基板との接続端子は、金属コアと実装基板との間に熱膨張率の違いがあるにもかかわらず、金属コアに形成された貫通穴やスリットによってその拘束力が低減されている。またその一方で、金属コアが低熱膨張であるため、半導体チップとの間の熱膨張率差が小さく、フリップチップ接続バンプや半導体チップ表面にかかる応力も非常に小さいものとなる。
【００１９】
半導体チップを構成する多層配線の層間絶縁膜の比誘電率を変更した際の、樹脂基板によるパッケージ後の歩留まり結果及び層間絶縁膜の相対強度は、図１９に示すように、層間絶縁膜の比誘電率が２．５と３．０との間において急激な変化を示す。実線が層間絶縁膜の相対強度を示し、破線がパッケージ後の歩留まりを示す。現在の半導体チップは多層配線部の高速化のため、Ｌｏｗ−ｋと呼ばれる低誘電率の層間絶縁膜を採用する方向にある。しかしながら、図１９から明らかなように、比誘電率の低減によって、層間絶縁膜の強度が著しく低下し、パッケージ後の歩留まりも著しく低下してしまっている。
【００２０】
比誘電率２．７のＬｏｗ−ｋの層間絶縁膜を用いて構成した半導体チップ１を、熱膨張率が異なるパッケージ基板２を用いてパッケージ封止した際の歩留まり結果は、図２０に示すように、パッケージ基板の熱膨張率が６ｐｐｍ／℃と１０ｐｐｍ／℃との間において急激な変化を示す。図２０から明らかなように、パッケージ基板の熱膨張率が低い程歩留まりは良好となる。即ち、低熱膨張化によって歩留まりは改善されていることから、従来のフリップチップ型半導体パッケージの歩留まり低下は、半導体チップとパッケージ基板の熱膨張差による破壊であることが確認できる。
【００２１】
（第１の実施の形態）
本発明の第１の実施の形態に係るフリップチップ型半導体装置は、図１及び図２にその模式的断面構造を示すように、パッケージ基板９と、パッケージ基板９とフリップチップ接続バンプ３を介して接続される半導体パッケージ１と、パッケージ基板９と半導体パッケージ１との接続部を保護するアンダーフィル樹脂４と、パッケージ基板９の表面若しくは裏面上に形成されたＢＧＡボール５とから構成される。尚、図１及び図２において、パッケージ基板９の内部構造は模式的に示したものであって、正確な構造を示すものとはなっていない。パッケージ基板９の詳細構造は、図３に示されている。
【００２２】
図１及び図２に示したフリップチップ型半導体装置に用いられる本発明の第１の実施の形態に係るパッケージ基板９は、その断面拡大図を図３に示すように、金属板コア１０と、金属板コア１０に開口された貫通穴１１と、貫通穴１１の更に内側に形成されたビア１２と、微細金属配線１３と、マイクロビア１４と、パッケージ基板９の表裏に形成されたソルダーレジスト１５とから構成される。パッケージ基板９は、金属板コア１０をコアとしていて、その両面にビルドアップ樹脂を層間絶縁膜１７とした微細金属配線１３からなる配線層が積層されている。金属板コア１０には複数の貫通穴１１が開いていてその一部にはその内部を貫通するビア１２が形成されていて、微細金属配線１３からなる上下のビルドアップ配線層が結線されている。金属板コア１０には、低熱膨張の金属、例えば、鉄ニッケル合金やインバーなどが用いられる。尚、貫通穴１１及びビア１２に対しても、製造工程において、ガラスエポキシ等の絶縁性の樹脂が充填されている。
【００２３】
図１及び図２に示したパッケージ基板９とＢＧＡボール５との接続の詳細は、例えば、図４に示すように、ソルダーレジスト１５に対してパターニングにより窓開けを行い、金属蒸着等によって外部接続電極を形成後、この外部接続電極上において、ＢＧＡボール５を接触させることによって実行する。同様に、図１及び図２に示したパッケージ基板９とフリップチップ接続バンプ３との接続の詳細は、例えば、図５に示すように、ソルダーレジスト１５に対してパターニングにより窓開けを行い、金属蒸着等によって外部接続電極を形成後、この外部接続電極上において、フリップチップ接続バンプ３を接触させることによって実行する。
【００２４】
本発明の第１の実施の形態に係るパッケージ基板及びフリップチップ型半導体装置に用いられる金属板コア１０を形成する金属板には、図６及び図７にその上方透視図を示すように、多数の貫通穴１１が形成されていて、その間が屈曲したラインによって繋げられている。図６の例では、貫通穴１１は矩形形状であるのに対して、図７の例では、貫通穴１１は正六角形の形状を有している。貫通穴１１の配置は、パッケージ基板９の中心と外周の任意の点を直線で結んだ時、その直線上に必ず貫通穴１１が存在するようになされている。これは、パッケージ基板９と実装基板６との熱膨張差による変位が発生する方向に、剛直な金属板コア１０を連続して配置させないことによって柔軟性を付与するためである。
【００２５】
図６及び図７に示した形状の金属板コア１０が矢印で示す方向に、圧縮変位をする様子を変位量を誇張して模式的に示すと、それぞれ図８及び図９に示すように、変位方向に対して金属板コア１０が連続して存在しないことにより、柔軟な構造にできている様子が確認できる。尚、この中でも図９に示した貫通穴１１が正六角形の形状を有しているものは、あらゆる方位に対して柔軟な構造となっている点で最も好ましい。
【００２６】
（第２の実施の形態）
本発明の第２の実施形態に係るパッケージ基板及びフリップチップ型半導体装置は、図１０にその上方透視図を示すように、金属板コア１０に対して貫通穴１１は正六角形の六方最密充填配置に形成され、しかも、半導体チップ搭載領域１６への貫通穴１１の形成を最小限にしてあり、半導体チップ搭載領域１６の部分が剛直でかつ低熱膨張な特性を維持している。その結果、半導体チップ１とパッケージ基板９との間の熱膨張差による反りは大幅に低減する。例えば、１８ｘ１８ｍｍの半導体チップ１を５０ｘ５０ｍｍのパッケージ基板９に搭載した場合、従来の樹脂基板を用いた場合では前述のようにチップ搭載部で１００μｍ、パッケージ全体で２７０μｍという大きな反りを生じるのに対して、本発明の第２の実施の形態に係るフリップチップ型半導体装置によるパッケージ基板９を用いれば、チップ搭載部で１０μｍ未満、パッケージ全体でも８０μｍという極めて小さい反りとなり、劇的に改善されることが確認できた。更に、比誘電率２．７のＬｏｗ−ｋ膜を形成した半導体チップ１をフリップチップ接続した際のパッケージ組立後の歩留まりも１００％が得られた。
【００２７】
また一方、当該半導体チップ非搭載領域においては、より多くの貫通穴１１が形成されているため、図７に示した本発明の第１の実施の形態に係るパッケージ基板と同様に、パッケージ基板９全体としての柔軟性は維持している。フリップチップ型半導体パッケージにおける半導体チップ搭載位置はパッケージ中心近傍であるのが一般的である。また、実装基板６との熱膨張差による、外部接続端子であるＢＧＡボール５への応力は、パッケージ中心から遠いほど大きくなることは周知の事実である。従って、本発明の第２の実施の形態に係るフリップチップ型半導体装置では、外部接続端子であるＢＧＡボール５に最も大きな応力のかかる部分を選択的に柔軟にしてある点で非常に好ましい構造となっている。
【００２８】
（第３の実施の形態）
本発明の第３の実施の形態に係るパッケージ基板及びフリップチップ型半導体装置は、図１１にその上方透視図を示すように、半導体チップ搭載領域１６における金属板コア１０の貫通穴１１の配置を、半導体チップ１の中心から放射状に広がる複数の直線を避けて形成したことを特徴としている。一例として、図１１では、半導体チップ１の中心から３０°間隔で１２本の放射状の直線を非貫通部として残している。半導体チップ１とパッケージ基板９との熱膨張差による不具合、即ち、フリップチップ接続部への応力や半導体チップ搭載領域１６の反りなどは、いずれも半導体チップ搭載領域１６上に搭載される半導体チップ１の中心から放射状に広がる変位によって引き起こされる。従って、この方向に連続した金属板コア１０を形成することにより、パッケージ基板９は剛直で低熱膨張なものとなる。一方の半導体チップ非搭載部に関しては、第１及び第２の実施の形態に係るパッケージ基板及びフリップチップ型半導体装置と同様に、パッケージ中心から放射状に延びる方向に連続した金属板コア１０を形成していないため、柔軟な構造となっている。従って、パッケージ基板９と実装基板６との熱膨張差による、外部接続端子であるＢＧＡボール５への応力を低減することができている。
【００２９】
尚、本発明の第３の実施の形態に係るパッケージ基板及びフリップチップ型半導体装置おいては、金属板コア１０の非貫通領域に対する貫通領域の面積比を規定するものではない。従って、第２の実施の形態に係るパッケージ基板及びフリップチップ型半導体装置と同様に、半導体チップ搭載領域１６の貫通面積比を非搭載領域の貫通面積比に比べて小さくしてもよいし、或いは、半導体チップ搭載領域１６と非搭載領域で同じ貫通面積比にすることも可能である。後者の場合、金属板コア１０への樹脂充填時に必要とされる樹脂量がパッケージ基板９上の全面に渡って均一であるため、樹脂の供給が容易であるし、また、貫通穴１１の充填とともに表裏に絶縁層を一括して形成した場合には、絶縁層の厚さを一定にできるという利点がある。
【００３０】
（第３の実施の形態の変形例）
本発明の実施の形態としては、１個の半導体チップ１を搭載したパッケージを用いて説明してきたが、複数個の半導体チップ１を搭載した場合であっても全く同様の効果が得られることは勿論である。パッケージ基板９上に２箇所の半導体チップ搭載領域１６を有する例を図１２に示す。半導体チップ搭載領域１６を、図１２に示すように、パッケージ基板９の中心部分において複数配置することによって、複数の半導体チップ１を歩留まりよく搭載することができる。第２の実施の形態と同様に、半導体チップ１とパッケージ基板９との間の熱膨張差による反りは大幅に低減する。また一方、半導体チップ非搭載領域においては、より多くの貫通穴１１が形成されているため、図１０に示した本発明の第２の実施の形態に係るパッケージ基板と同様に、パッケージ基板９全体としての柔軟性は維持している。尚、上記変形例では半導体チップ搭載領域１６を２箇所に設ける例を示しているが、更に多くの箇所の設定しても良い。或いは又、パッケージ基板９の中心部分にまとめて共通領域として設定しても良い。
【００３１】
（第４の実施の形態）
本発明の実施の形態としては、フリップチップ型の半導体パッケージを用いて説明してきたが、フリップチップ型でない半導体パッケージにおいても、ＢＧＡボールに掛かる応力を緩和させるという点では同様の効果が得られることは勿論である。具体的には、パッケージ基板９上に半導体チップ１をフェイスアップで搭載し、ワイヤーボンディングで半導体チップ１とパッケージ基板９とを接続したような構成を有するパッケージであっても構わない。例えば、本発明の第４の実施の形態に係るパッケージ基板９は、図１３に示すように、パッケージ基板９上に形成された外部接続電極３０及び３３と、外部接続電極３０上の半導体チップ１と、アンダーフィル樹脂４とボンディングワイヤー３２とから構成される。半導体チップ１上に形成されたボンディングパッドとパッケージ基板９上に形成された外部接続電極３３との間をボンディリングワイヤー３２によって結線することができる。パッケージ基板９の構造としては、例えば、図１１に示した構造を採用することによって、半導体チップ１を半導体チップ搭載領域１６に配置する。半導体チップ１の周辺部にパッケージ基板９上において、外部接続電極３３を形成し、半導体チップ上に形成されたボンディリングパッドとの間を上述のようにボンディリングワイヤー３２を用いて結合する。本発明の第４の実施の形態に係るパッケージ基板９においてはワイヤーボンディリングによって、半導体チップ１を接続する例が示されたが、パッケージ基板９自体の熱膨張が抑制されていることから、半導体チップ１やワイヤーボンディリングの接続部にかかる応力が抑制されて、歩留まりの良いパッケージ基板９を提供することができる。尚、図１３において、パッケージ基板９の内部構造は模式的に示したものであって、正確な構造を示すものとはなっていない。パッケージ基板９の詳細構造は、図３に示されている通りであることは、第１の実施の形態と同様である。
【００３２】
本発明の第１乃至第３の実施の形態に係るパッケージ基板及びフリップチップ型半導体装置によれば、半導体チップ１とパッケージ基板９の間の熱膨張率差を低減しつつ、パッケージ基板１と実装基板６との間の接続端子にかかる応力も低減することが可能となる。その結果、以下の顕著な特徴を同時に実現することが可能となる。温度サイクルストレスにおいて、フリップチップ接続バンプ３の破断に至るまでの寿命が延命する。温度サイクルストレスにおいて、半導体チップ１とパッケージ基板９の間に充填されたアンダーフィル樹脂４の剥離、クラックの発生に至るまでの寿命が延命する。脆弱な層間絶縁膜を半導体素子形成面に具備した半導体チップ１を用いた場合においても、高いパッケージ歩留まりを提供し、温度サイクルストレスでの層間絶縁膜の破壊に至るまでの寿命も延命する。温度サイクルストレスにおいて、パッケージ基板９と実装基板６の間に形成された接続端子、即ち、ＢＧＡボール５或いはＬＧＡ接続半田、の破断に至るまでの寿命が延命する。パッケージ基板９の反りの低減に伴って、外部接続端子の平坦性が向上する。半導体チップ１の反りの低減に伴って、冷却部品、即ちリッド（Ｌｉｄ）或いはヒートシンク８との間を充填する高放熱の熱伝導樹脂７の薄膜化が可能になり、熱抵抗が低減する。
【００３３】
尚、第１乃至第３の実施の形態に係るパッケージ基板及びフリップチップ型半導体装置においては、パッケージ基板９の金属板コア１０に低熱膨張の金属板を用いて説明したが、これは加工性を考慮して最も実現性の高いものを代表例として記載しただけであって、同様の効果は、セラミックやガラスであっても得られることは勿論である。要は低熱膨張で剛直な材料であればよいのである。
【００３４】
【発明の効果】
本発明のパッケージ基板及びフリップチップ型半導体装置によれば、半導体チップとパッケージ基板の間の熱膨張率差を低減しつつ、パッケージ基板と実装基板との間の接続端子にかかる応力も低減することが可能となる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係るフリップチップ型半導体パッケージの模式的断面構造図。
【図２】本発明の第１の実施の形態に係るフリップチップ型半導体パッケージの模式的断面構造図。
【図３】本発明の第１の実施の形態に係るフリップチップ型半導体パッケージに用いられるパッケージ基板の詳細構造を示す模式的断面構造図。
【図４】図３において、ＢＧＡボールを接続したパッケージ基板の詳細構造を示す模式的断面構造図。
【図５】図３において、フリップチップ接続バンプを接続したパッケージ基板の詳細構造を示す模式的断面構造図。
【図６】本発明の第２の実施の形態に係るフリップチップ型半導体装置のパッケージ基板に用いられる金属板コアの貫通穴形成パターンを示す上方透視図。
【図７】本発明の第２の実施の形態に係るフリップチップ型半導体装置のパッケージ基板に用いられる金属板コアの貫通穴形成パターンを示す上方透視図。
【図８】図６に用いられた金属板コアに圧縮応力が掛かった際の変形状態を示す模式図。
【図９】図７に用いられた金属板コアに圧縮応力が掛かった際の変形状態を示す模式図。
【図１０】本発明の第３の実施の形態に係るフリップチップ型半導体装置のパッケージ基板に用いられる金属板コアの貫通穴形成パターンを示す上方透視図。
【図１１】本発明の第３の実施の形態に係るフリップチップ型半導体装置のパッケージ基板に用いられる金属板コアの貫通穴形成パターンを示す上方透視図。
【図１２】本発明の第３の実施の形態の変形例に係るフリップチップ型半導体装置のパッケージ基板に用いられる金属板コアの貫通穴形成パターンを示す上方透視図。
【図１３】本発明の第４の実施の形態に係るパッケージ基板上に半導体チップをワイヤーボンディングにより搭載した様子を示す模式的断面構造図。
【図１４】従来のフリップチップ型半導体パッケージを示す断面模式図。
【図１５】従来のフリップチップ型半導体パッケージを示す断面模式図。
【図１６】図１４に示す従来の半導体パッケージに冷却システムを搭載する方法を示す断面模式図。
【図１７】図１６において、半導体パッケージ部分の拡大図。
【図１８】従来のフリップチップ型半導体パッケージに用いられるパッケージ基板の詳細構造を示す模式的断面構造図。
【図１９】半導体チップ多層配線の層間絶縁膜の誘電率と強度とパッケージ歩留まりの関係を示す図。
【図２０】パッケージ基板の熱膨張率とパッケージ歩留まりの関係を示す図。
【符号の説明】
１…半導体チップ
２，９…パッケージ基板
３…フリップチップ接続バンプ
４…アンダーフィル樹脂
５…ＢＧＡボール
６…実装基板
７…熱伝導樹脂
８…ヒートシンク
１０…金属板コア
１１…貫通穴
１２…ビア
１３…微細金属配線
１４…マイクロビア
１５…ソルダーレジスト
１６…半導体チップ搭載領域
１７…層間絶縁膜
１８…樹脂基板
３０，３３…外部接続電極
３２…ボンディングワイヤー

Claims (19)

  1. 複数の貫通穴を有する低熱膨張率基板と、
    前記低熱膨張率基板の両面に積層形成された樹脂絶縁層と、
    更に、前記低熱膨張率基板の両面において、前記樹脂絶縁層上に積層形成されたビルドアップ配線層と、
    前記低熱膨張率基板上に形成された半導体チップ搭載領域
    とを備え、前記低熱膨張率基板の中心から外周上の任意の点とを直線で結んだ時、その直線上の前記低熱膨張率基板には必ず前記貫通穴が存在することを特徴とするパッケージ基板。
  2. 前記低熱膨張率基板の熱膨張率が１０ｐｐｍ／℃以下であることを特徴とする請求項１記載のパッケージ基板。
  3. 前記低熱膨張率基板には、前記パッケージ基板の中心を中心とした同軸の多角形或いは円状のスリットが形成され、各々の前記スリット間を前記低熱膨張率基板の非開口部が橋渡しするように繋げていて、当該橋渡しの配置が内周から外周に向けた同一直線上にないことを特徴とする請求項１記載のパッケージ基板。
  4. 前記低熱膨張率基板には、正三角形を基本単位にした六方最密充填配置の貫通穴が形成されていることを特徴とする請求項１記載のパッケージ基板。
  5. 前記低熱膨張率基板に形成された六方最密充填配置の貫通穴が六角形であることを特徴とする請求項４記載のパッケージ基板。
  6. 前記低熱膨張率基板の前記半導体チップ搭載領域における非貫通部面積に対する貫通部面積の比率が、当該半導体チップ非搭載領域における非貫通部面積に対する貫通部面積の比率に比べて、小さいことを特徴とする請求項１記載のパッケージ基板。
  7. 前記低熱膨張率基板の前記半導体チップ搭載領域に形成された貫通穴が、前記半導体チップ搭載領域の中心と前記半導体チップ搭載領域の外周とを結ぶ複数の直線を回避して形成されたことを特徴とする請求項１に記載のパッケージ基板。
  8. 更に、前記パッケージ基板は、前記パッケージ基板の半導体チップ搭載面と半導体チップ非搭載面のいずれか一方に形成された外部接続電極を備え、前記外部接続電極において半田ボールを介して実装基板に接続されることを特徴とする請求項１記載のパッケージ基板。
  9. 前記パッケージ基板上の前記半導体チップ搭載領域は複数存在することを特徴とする請求項１記載のパッケージ基板。
  10. 前記パッケージ基板上の前記半導体チップ搭載領域上に搭載された半導体チップはワイヤボンディイングにより接続されることを特徴とする請求項１記載のパッケージ基板。
  11. 半導体素子形成面に接続端子が形成された半導体チップと、
    複数の貫通穴を有する低熱膨張率基板と、前記低熱膨張率基板の両面に積層された樹脂絶縁層と更に、前記低熱膨張率基板の両面において、前記樹脂絶縁層上に積層形成されたビルドアップ配線層とを有し、前記半導体チップがフリップチップ接続されるパッケージ基板と、
    前記半導体チップと前記パッケージ基板との間をフリップチップ接続するフリップチップ接続バンプと、
    前記フリップチップ接続された前記パッケージ基板と前記半導体チップとの間の間隙を封止するアンダーフィル樹脂
    とを備え、前記パッケージ基板の中心から外周上の任意の点とを直線で結んだ時、その直線上の前記低熱膨張率基板には必ず前記貫通穴が存在することを特徴とするフリップチップ型半導体装置。
  12. 前記低熱膨張率基板の熱膨張率が１０ｐｐｍ／℃以下であることを特徴とする請求項１１記載のフリップチップ型半導体装置。
  13. 前記低熱膨張率基板には、前記パッケージ基板の中心を中心とした同軸の多角形或いは円状のスリットが形成され、各々の前記スリット間を前記低熱膨張率基板の非開口部が橋渡しするように繋げていて、当該橋渡しの配置が内周から外周に向けた同一直線上にないことを特徴とする請求項１１記載のフリップチップ型半導体装置。
  14. 前記低熱膨張率基板には、正三角形を基本単位にした六方最密充填配置の貫通穴が形成されていることを特徴とする請求項１１記載のフリップチップ型半導体装置。
  15. 前記低熱膨張率基板に形成された六方最密充填配置の貫通穴が六角形であることを特徴とする請求項１４記載のフリップチップ型半導体装置。
  16. 前記低熱膨張率基板の前記半導体チップ搭載領域における非貫通部面積に対する貫通部面積の比率が、当該半導体チップ非搭載領域における非貫通部面積に対する貫通部面積の比率に比べて、小さいことを特徴とする請求項１１記載のフリップチップ型半導体装置。
  17. 前記低熱膨張率基板の前記半導体チップ搭載領域に形成された貫通穴が、前記半導体チップ搭載領域の中心と前記半導体チップ搭載領域の外周とを結ぶ複数の直線を回避して形成されたことを特徴とする請求項１１に記載のフリップチップ型半導体装置。
  18. 更に、前記パッケージ基板は、前記パッケージ基板の半導体チップ搭載面と半導体チップ非搭載面のいずれか一方に形成された外部接続電極を備え、前記外部接続電極上において実装基板に接続される半田ボールを備えることを特徴とする請求項１１記載のフリップチップ型半導体装置。
  19. 前記パッケージ基板上の前記半導体チップ搭載領域は複数存在することを特徴とする請求項１１記載のフリップチップ型半導体装置。
JP2003045018A 2003-02-21 2003-02-21 パッケージ基板及びフリップチップ型半導体装置 Abandoned JP2004253738A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2003045018A JP2004253738A (ja) 2003-02-21 2003-02-21 パッケージ基板及びフリップチップ型半導体装置
US10/756,507 US7042083B2 (en) 2003-02-21 2004-01-14 Package substrate and a flip chip mounted semiconductor device
CNA200410004428XA CN1523664A (zh) 2003-02-21 2004-02-19 封装基板和倒装型半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003045018A JP2004253738A (ja) 2003-02-21 2003-02-21 パッケージ基板及びフリップチップ型半導体装置

Publications (1)

Publication Number Publication Date
JP2004253738A true JP2004253738A (ja) 2004-09-09

Family

ID=33027546

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003045018A Abandoned JP2004253738A (ja) 2003-02-21 2003-02-21 パッケージ基板及びフリップチップ型半導体装置

Country Status (3)

Country Link
US (1) US7042083B2 (ja)
JP (1) JP2004253738A (ja)
CN (1) CN1523664A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007230193A (ja) * 2006-03-03 2007-09-13 Canon Finetech Inc 液体吐出ヘッド
JP2012060159A (ja) * 2011-12-05 2012-03-22 Shinko Electric Ind Co Ltd 配線基板、半導体装置、及び配線基板の製造方法
JP2015146401A (ja) * 2014-02-04 2015-08-13 大日本印刷株式会社 ガラスインターポーザー

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200529722A (en) * 2004-02-04 2005-09-01 Ibiden Co Ltd Multilayer printed wiring board
JP4360240B2 (ja) * 2004-03-22 2009-11-11 日立化成工業株式会社 半導体装置と半導体装置用多層基板
JP4559163B2 (ja) * 2004-08-31 2010-10-06 ルネサスエレクトロニクス株式会社 半導体装置用パッケージ基板およびその製造方法と半導体装置
US7687391B2 (en) * 2006-09-27 2010-03-30 International Business Machines Corporation Electrically optimized and structurally protected via structure for high speed signals
JP5068060B2 (ja) * 2006-10-30 2012-11-07 新光電気工業株式会社 半導体パッケージおよびその製造方法
US8936966B2 (en) 2012-02-08 2015-01-20 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods for semiconductor devices
US8105875B1 (en) 2010-10-14 2012-01-31 Taiwan Semiconductor Manufacturing Company, Ltd. Approach for bonding dies onto interposers
US9064879B2 (en) 2010-10-14 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging methods and structures using a die attach film
US9029991B2 (en) * 2010-11-16 2015-05-12 Conexant Systems, Inc. Semiconductor packages with reduced solder voiding
JP6282425B2 (ja) * 2012-10-29 2018-02-21 新光電気工業株式会社 配線基板の製造方法
US9281269B2 (en) * 2012-11-20 2016-03-08 Texas Instruments Incorporated Integrated circuit package and method of manufacture
CN108962764B (zh) 2017-05-22 2020-10-09 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法、半导体芯片、封装方法及结构
TWM555065U (zh) * 2017-09-05 2018-02-01 恆勁科技股份有限公司 電子封裝件及其封裝基板
CN108336042A (zh) * 2017-12-26 2018-07-27 上海矽润科技有限公司 一种三维叠层芯片SiP封装
WO2020078752A1 (en) * 2018-10-17 2020-04-23 Lumileds Holding B.V. Circuit assembly

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0636462B2 (ja) 1985-08-31 1994-05-11 イビデン株式会社 金属コアプリント配線板及びその製造方法
US6333857B1 (en) * 1998-12-25 2001-12-25 Ngk Spark Plug Co., Ltd. Printing wiring board, core substrate, and method for fabricating the core substrate
JP2001267473A (ja) * 2000-03-17 2001-09-28 Hitachi Ltd 半導体装置およびその製造方法
JP2002223070A (ja) 2001-01-29 2002-08-09 Hitachi Metals Ltd メタルコアプリント配線板用金属板の製造方法及びメタルコアプリント配線板の製造方法
JP2002332544A (ja) 2001-05-08 2002-11-22 Hitachi Metals Ltd メタルコア基板用金属板およびその製造方法およびそれを用いたメタルコア基板、ビルドアップ基板
JP2002353584A (ja) 2001-05-24 2002-12-06 Hitachi Ltd 両面実装電子装置、その製造方法、及び電子機器
JP2003031719A (ja) 2001-07-16 2003-01-31 Shinko Electric Ind Co Ltd 半導体パッケージ及びその製造方法並びに半導体装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007230193A (ja) * 2006-03-03 2007-09-13 Canon Finetech Inc 液体吐出ヘッド
JP2012060159A (ja) * 2011-12-05 2012-03-22 Shinko Electric Ind Co Ltd 配線基板、半導体装置、及び配線基板の製造方法
JP2015146401A (ja) * 2014-02-04 2015-08-13 大日本印刷株式会社 ガラスインターポーザー

Also Published As

Publication number Publication date
US7042083B2 (en) 2006-05-09
US20040207094A1 (en) 2004-10-21
CN1523664A (zh) 2004-08-25

Similar Documents

Publication Publication Date Title
JP3973340B2 (ja) 半導体装置、配線基板、及び、それらの製造方法
TWI613774B (zh) 功率覆蓋結構及其製造方法
US8022532B2 (en) Interposer and semiconductor device
US8379400B2 (en) Interposer mounted wiring board and electronic component device
TWI628750B (zh) 功率覆蓋結構及其製造方法
US8304922B2 (en) Semiconductor package system with thermal die bonding
JP2004253738A (ja) パッケージ基板及びフリップチップ型半導体装置
US7605020B2 (en) Semiconductor chip package
US11482507B2 (en) Semiconductor package having molding member and heat dissipation member
TW201832297A (zh) 封裝堆疊構造及其製造方法
JP2010528472A (ja) 熱性能の向上のためにフタをはんだ付けされた集積回路パッケージ
TWI380419B (en) Integrated circuit package and the method for fabricating thereof
TWI721898B (zh) 半導體封裝結構
JP2011119481A (ja) 半導体装置および半導体装置の製造方法
JP2000323610A (ja) フィルムキャリア型半導体装置
JP4494249B2 (ja) 半導体装置
JPH11214448A (ja) 半導体装置および半導体装置の製造方法
US12033906B2 (en) Semiconductor package and manufacturing method thereof
CN112087859B (zh) 具有防渗基座及嵌入构件的线路板及其半导体组体
JP2007188930A (ja) 半導体装置及び半導体装置の製造方法
TW202029424A (zh) 封裝結構及其形成方法
TWI824414B (zh) 電子封裝件及其製法
TWI817728B (zh) 內埋元件之封裝結構
US20230317554A1 (en) Embedded heat slug in a substrate
CN118645493A (zh) 电子封装件及其制法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051011

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20060210

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060221