TWI306329B - Motor speed control circuit - Google Patents

Description

1306329 九、發明說明： 【發明所屬之技術領域】 本發明係關於馬達速度控制電路。 , 【先前技術】 , 各種電子機器係具有在該電子機器作動時產生熱度之 發熱體，為了將該發熱體予以冷卻，一般而言係設置風扇 馬達（fan motor)。例如個人電腦或伺服器等，其cpu的2 鲁作頻率係逐年趨向於高速化，此外，伴隨於此cpu的發熱 量變大。因此，個人電腦或飼服器等通常係設有用以冷卻 CPU的風扇馬達、以及驅動該風扇馬達之馬達驅動電路。 又，作為風扇馬達之速度控制方式有例如如第1〇圖所示之 和PWM(Pulse Width Modulati〇n :脈衝寬度調變）驅動方式 組合之速度伺服控制（例如參考以下之專利文獻1)。 詳述之’則自馬達1的脈衝產生器PG所取得之旋轉 速度檢測信號係供應於速度電壓產生用之運算放大器7。 籲該運异放大器7的輸出即藉由Rc濾波電路予以積分而形 成直流之速度電壓VV，並施諸比較器9之反轉輸入端 子。此外，在CPU5中所設定之PWM信號係供應於基準 電麗產生用的運算放大器6。又，pWM信號係根據其工作 比而設定馬達！的旋轉速度。運算放大器6的輸出係藉由 RC濾、波電路予以積分而形成直流之基準電塵州，並施 加於比較器9之非反轉輸入端子。 ^比較器9係將施加於反轉輸入端子的速度電壓VV和 把加於非反轉輸入端子的基準電屢VRi作比較，而產生並 317502 5 1306329 輸出該比較結果之控制信號％。馬㈣動電路11# 來自比較盗9的控制信號vc而使對應於該控制信號vc 的位準之電流量流通於馬達】之驅動線圈，藉此控制馬達 1的旋轉速度。此外，馬達1的定子係配設有霍爾it件（Hall Α_ί)13’馬達驅動電路n即自霍爾元件i3 轉子的檢測位置之霍爾元件輸出，而⑽㈣於馬達^ 驅動線圈的^流之方向，藉此而控制馬達i的旋轉方向。 如此，實施風扇馬達之速度伺服控制時，則如第忉 圖所示，通常係設有相當於下列之電路： 運算放大器7,係產生表示馬達之實際旋轉速度的檢 測結果之速度電壓VV ; 〃運算放大器6,係產生具有根據pwM信號等之馬達的 旋轉速度指令的位準之基準電壓VR1 ;以及 比較器9，係用以將由運算放大器7所供應之速度電 墼VV和由運异放大器6所供應之基準電壓vri作比較。 少又，作為比較器9的構成係如第10圖所示，一般而言 係利用運算放大器。詳述之，係具有： σ 差動電晶體對（ΤΙ、Τ2); 定電流源Τ3，係設置於差動電晶體對（Τ卜Τ2)之接地 電壓GND侧；以及 電流鏡電路（Τ4、Τ5)’係設置於差動電晶體對（η、Τ2) 之偏壓電壓VREG側。 、亦即，電流鏡電路（Τ4、Τ5)、差動電晶體對Τ2)、 以及定電流源Τ3係串聯於偏壓電壓VREG和接地電壓 317502 6 1306329 -GND之間。又，因電晶體種類的差異，亦有定電流源τ3 .係設置於差動電晶體對（ΤΙ、Τ2)的控制電極VREG侧，而 將電机鏡電路（T4、T5)設置於差動電晶體對（T1、τ2)的接 „ 地電壓GND側之情形。 ， [專利文獻1]日本特開2003-204692號公報 【發明内容】 (發明欲解決之課題） 籲 茲舉第10圖所示之馬達速度控制系統為例，並根據第 _ 11圖而說明本發明欲解決之課題如下。 比較器9之非反轉、反轉輸入係和差動電晶體對（T1、 T2)之各基極電極相連接。此外，差 之偏壓電壓慨G侧係設有電流鏡電路（T4、T/)(，而差動） 電晶體對（Τ卜Τ2)之接地電星GND側係設有定電流源Τ3。 該情形時，比較器9之非反轉、反轉輸入間之施加電壓範 圍，理想上理當容許自偏壓電壓VREG至接地電壓gND 鲁為止之範圍。 、但，比較器9之非反轉、反轉輸入的上限位準會比偏 壓電壓之位準至少下降相當於電流鏡電路（Τ4、τ5)的集 極、射極間之飽和電壓VCE(sat)之份量。此外，比較器9 非反轉反轉輸入的下限位準，會比接地電壓GND之 位準上昇至少相當於定電流源Τ3的集極、射極間飽和電 壓VCE(sat)之份量。其結果，比較器9之非反轉、反轉輸 =之施加電壓範圍則受限制。又，如此受限制之施加電 壓範圍’一般稱為「同相輸入電壓範圍」。 317502 7 1306329 在此，比較器9係以具有同相輸入電壓範圍作為電性 特性為鈉提，考慮將PWM信號的工作比（duty ratio)為從 0%至100%為止產生變化之情形。該情形時，施加於比較

為9的非反轉輸入之基準電壓vr 1的位準係響應於pwM 信號的工作比之變化而自接地電壓GND概略性地變化至 偏壓電壓VREG為止。但，由於比較器9的非反轉輸入係

、因受到同相輸入電壓範圍之限制，故無法響應根據pWM

信號的工作比之基準電壓VR1全部的變化。亦即，在pwM #唬的工作比自0%至1〇〇%為止之範圍中，具有自比較器 9之電性的特性之同相輸入電壓範圍偏離之情形，該情形 時，比較器9係存在有無法正常作動之課題。 (解決課題之手段） 用以解決^述課題之主要發明係在藉由控制流通於馬 存驅動線圈的電流量而控制前述馬達的旋轉速度之馬達 速度控制電路中，係具有·· •令之路，係接收對前述馬達的旋轉速度發出指 '之基準ΐ』:°號之輸入，並產生對應於該速度指令信號 胃基準==準隸μ㈣電路所產生之前述 π早父1：路 丨尔伐收對應π刖述馬、去 速度電麼、以及在前職位電路;實際旋轉速度之 電堡而將兩者予以作比H及皮限制位準之前述基準 控制信號產生電路’係根 J项比#父電路之比較結 317502 8 1306329 '果’而產生並輪出用以控制流通於前述驅動線圈的電流量 、 之控制信號。 (發明之功效） '根據本發明’即能提供能提升馬達的速度控制精度之 k 馬達速度控制電路。 【實施方式】 <馬達速度控制系統> 鲁 適當地參閱第2圖至第90，並以第i圖為基礎而說 明本發明之馬達速度控制系統的一構成例。 第1圖所示之馬達速度控制系統係由作為控制對象之 馬達1〇0、馬達驅動IC200(本發明之『第i電路』）、以及 馬達速度控制IC300(本發明之『第2電路』）所構成。亦即， 本發明之『馬達速度控制電路』係具有分別將馬達驅動 IC2〇〇和馬達速度控制1C3〇〇積體化成1晶片之2晶片構 成之情形。又，本發明之『馬達速度控制電路』係亦可將 鲁馬達驅動IC200和馬達速度控制IC3〇〇積體化^曰 情形。 日日炙 馬達100係有具有單相份的驅動線圈之所謂單相馬達 =情形，此外，有作成霍爾元件110為固定於定子之所謂 霍爾馬達之情形。又，馬達100並不限定於單相霍爾馬達明 亦:採用三相份的驅動線圈星形接法（star connecti之 所明二相霍爾馬達、或未設置霍爾元件110等之磁性感測 器之所謂無感測馬達等。此外，作為馬達100的用途係例 如將用以冷卻載裝於個人電腦或伺服器等之CPU , 317502 9 1306329 -馬達設為對象。 、狀，隹爾凡件UG係當馬達1GG的轉子旋轉時為正弦波 生互相形成反相之旋轉位置檢測信號S1、S2。又， 」立置k測仏冑S1 ' S2係用以能辨識轉子的旋轉位置 .$彳°说此外’其頻率係比例於馬達1〇〇之旋轉速度。由 =爾兀件U〇所輸出之旋轉位置檢測信號SI、S2係分別 ‘於馬達驅動IC2⑼的IN+端子、m-端子。在此，IN+ ❿子係連接於馬達驅動ic2。。内的霍_放大器23Q之非反 'J j^子係連接於霍爾放大器230之反轉輸入。 焉達驅動IC200係驅動馬達！ 〇〇的積體電路。馬達驅 動1⑽係具有：〇UT1端子和OUT2端子，係和馬達100 的，動線圈之兩端相連接；IN+端子、in—端子，係輸入有

t隹爾兀件110所輸出之旋轉位置檢測信號SI、S2，· VI 端子，係輸入有來自馬達速度控制IC3〇()之v〇端子的控 亲J L號VC ’以及FGO端子，係輸出往馬達速度控制IC3〇〇 •之FGI^端子的FG信號。馬達驅動IC2〇〇係具有控制電路 21〇、别置驅動器（predriver)220、霍爾放大器23〇、以及 FG輸出電路240。 控制電路210係根據自馬達速度控制1(：3〇〇之v〇端 子輸入於馬達驅動IC200之^端子的控制信號vc，使流 通於馬it 100的驅動線圈之電流量作成可變而控制馬達 ⑽之旋轉速度。此外，控制電路21G係根據霍爾放大器 21〇之輸出H0UT而產生切換控制信號D1、D2，其係用 以控制馬達100的驅動線圈之通電方向的切換。 317502 10 1306329 前置驅動器220係對連接於 端子和OUT2端子之馬達1〇〇的驅:動1C200的ουτι 母的％字之方式連接相輔性地 組電晶體對、以及該驅動線圈而 、之2 置驅動器22G係根據由控制電 明㈣接電路。前 號D1、D2，將Η橋接電路之2 έ ^所供應之切換控制信 作成導通.不導通，而;:::==對予以相輔性地 .電方向。 '、、、達00的驅動線圈之通 k 霍爾放大器230係產生並輸 掏出將來自霍爾元件11〇的 旋轉位置檢測信號S1、S2予以茬& & „ , 差動放大的結果之霍爾放 大斋輸出HOUT。又，該霍爾放士 乂隹_放大态輸出Η〇υτ係供應 控制電路210、以及FG輸出電路24〇。 〜、 FG輸出電路240係根據由霍爾放大器23〇所供應之霍 爾放大器輸出HOUT’而產生並輸出具有對應於馬達_ 的實際旋轉速度的頻率之FG信號。亦即，霍爾放Μ輸 出HOUT係表示實際所檢測之轉子的旋轉位置。因此，藉 由霍爾放大器輸出H0UT可監視轉子預定位置之檢測^ 期。因此’FG輸出電路240係根據由霍爾放大器輸出h〇ut 所監視之轉子預定位置的檢測週期，而能產生具有對應於 馬達1〇〇的實際旋轉速度的頻率之FG信號。又，FG信號 係經由馬達驅動IC200的FG〇端子，而輸入於馬達速度控 制IC300的FGI端子。 在此，以第2圖為基礎而說明FG輸出電路240的電 路構成之一實施形態。 317502 11 1306329 供二=器21。所輸出之霍爾放大器輸出H0_ ;應於射極接地之卿型電晶體⑽之基極電極。npn 亦連接二電 體ou中兮隹 極電極。在NPN型電晶 ^中Μ木極電極係和電阻元件R10相連接的同時， =射極電極係和電阻元件Rn相連接的同時，亦和射極 之NPN型電晶體q12相連接。繼而由和 體叫的集極電極相連接之咖端子取 根據FG輸出電路24〇的上述構成， 出HOUT係邏輯上為H位準時，由 = 係作動於導通的方向，且NPN型電晶體Qn: = = 2被及向接地電廢側，故NpN型電晶體叫係作 ¥通的方向。因此，由於NPN型電晶體Qu之基極電極 係經由電阻讀R11而被沒向接地電壓側，& 晶=係作動於不導通的方向。因此，該情形時，二 乂5J=么位準。另一方面，霍爾放大器輸出 ^ 為L位準時’由於和前述的動作形成正相反 的動作，故最後，NPN型電晶體叫係作動 因\，該情形時，FG信號係邏輯上成為L位準。如此 和頻率之脈衝信號。'隹爾放大讀出H〇UT之邏輯位準 Γρ馬料度㈣1C3⑼係具有：爪料，係將來自 咖彻的迷度指令信號作為輸入對象；以及rc端子，: 用以外加使該速度指令信號平滑化用的平滑用電容器 317502 12 1306329

Cl。此外，馬達速度控制IC300係具有：FGI端子，係輸 入來自馬達驅動IC200的FGO端子之FG信號；VO端子， 係將輸入於馬達驅動IC200之VI端子的控制信號VC予以 輸出；以及FB端子，係用以經由電容器C2將由VO端子 所輸出之控制信號VC回授至比較電路340之反轉輸入。 此外，馬達速度控制IC300係具有基準電壓電路310、下 側箝位電路311、上側箝位電路3 12、邊緣檢測電路3 2 0、 ‘速度電壓電路330、比較電路340、以及控制信號產生電路 ·_ 350 。 基準電壓電路310係產生並輸出基準電壓VR1，其係 具有對應輸入於CTL端子的速度指令信號之位準。 在此，以第3圖為基礎而說明基準電壓電路310的電 路構成之一實施形態。 CTL端子係有能和總括控制整個馬達速度控制系統的 CPU400進行通信而連接之情形。CTL端子係將CPU400 • 中所設定之PWM(Pulse Width Modulation)信號作為速度 指令信號而輸入。又，P WM信號係根據其工作比而設定馬 '達100的旋轉速度者。此外，RC端子係連接平滑用電容 _ 器C1，且和電阻元件R3 —起構成RC濾、波電路。 PNP型電晶體Ql、Q2之電晶體對（pair)係共通連接著 雙方的射極電極，且連接著電流源11於此等之射極電極。 此外，PNP型電晶體Q1之基極電極係接受來自CTL端子 的P WM信號，PNP型電晶體Q2之基極電極係施加有藉由 電阻元件Rl、R2的串聯連接體而將偏壓電壓VREG予以 13 317502 1306329 _ 分壓之參考電壓VREF。又，PNP型電晶體Q2之集極電極 係和呈二極體連接（diode connection)(集極電極和基極電 極之短路）而且射極接地之NPN型電晶體Q3相連接。NPN 型電晶體Q3之基極電極係藉由和射極接地之NPN型電晶 體Q4之基極電極相連接，而使NPN型電晶體Q3、Q4構 成所謂電流鏡電路。 NPN型電晶體Q4之集極電極係和電流源12、以及射 •極接地之NPN型電晶體Q5的基極電極相連接。NPN型電 胃晶體Q5之集極電極係和電流源13、以及二極體連接且射 •極接地之NPN型電晶體Q6相連接。NPN型電晶體Q6之 基極電極係措由和NPN型電晶體Q7之基極電極相連接9 而使NPN型電晶體Q6、Q7構成所謂電流鏡電路。NPN型 電晶體Q7係和基極電極連接有電流源14之PNP型電晶體 Q8串聯連接。又，PNP型電晶體Q8之電晶體尺寸N1係 設定為較NPN型電晶體Q7之電晶體尺寸N2更大，且設 鲁成使NPN型電晶體Q7之電流吸入能力較高之情形。PNP 型電晶體Q8和NPN型電晶體Q7的連接點係和電阻元件 ' R3相連接。此外，PNP型電晶體Q8和NPN型電晶體Q7 的連接點之脈衝電壓VX係藉由電阻元件R3和平滑用電 容C組成之RC滤波電路而施以平滑化。該經平滑化之 脈衝電壓VX係作為基準電壓VR1而被取出。 在基準電壓電路310的構成中，PWM信號係邏輯上為 L位準，且當PWM信號的位準較參考電壓VERVE為低 時，由於PNP型電晶體Q1係作動於導通的方向，且相較 14 317502 1306329 _ 於PNP型電晶體Q2流通於PNP型電晶體Q1之電流較多， 故NPN型電晶體Q3、Q4係作動於不導通的方向。其結果， NPN型電晶體Q5之基極電極係流通著電流源12的電流， 且作動於導通的方向，而NPN型電晶體Q6之基極電極係 經由NPN型電晶體Q5而被汲向接地電壓側。因此，由於 NPN型電晶體Q6、Q7係作動於不導通的方向，且PNP型 電晶體Q8即導通，故脈衝電壓VX係被汲向偏壓電壓 VREG側，而邏輯上成為Η位準。此外，如此之脈衝電壓 胃VX係藉由電阻元件R3和平滑用電容器C組成之RC濾波 '電路施以平滑化，而形成基準電壓VR1。 另一方面，P WM信號係邏輯上為Η位準，且當P WM 信號的位準較參考電壓VERVE為高時，則形成和前述的 動作為完全相反的動作，最後，和PNP型電晶體Q8 —起， NPN型電晶體Q7亦作動於導通的方向。又，由於NPN型 電晶體Q7相較於PNP型電晶體Q8之電流吸入能力更大， 鲁故脈衝電壓VX係被汲向接地電壓側，而邏輯上形成L位 準。此外，如此之脈衝電壓VX係藉由電阻元件R3和平 ' 滑用電容器C組成之RC濾波電路施以平滑化，而形成基 '準電壓VR1。

如此，基準電壓電路310係關於輸入於CTL端子的 PWM信號，而變換成自偏壓電壓VREG至接地電壓GND 為止的振幅之脈衝狀的脈衝電壓VX。此外，基準電壓電 路310係藉由電阻元件R3和平滑用電容器C組成之RC 濾波電路將脈衝電壓VX施以平滑化，而將對應於PWM 15 317502 1306329 信號的工作比之直流電壓作為基準電壓州而輪出。 當丄，二二Ρ:Γ號和基準電壓 田PWMQ朴上為L位準時，基準㈣vr 另一方面，當PWM仿缺、跋I & 阿 L旒迷軻上為H位準時，基 即降低之情形。因此，為加速馬達100而將 導通負荷設定為較大時，基準電壓VR1則降低，而 .馬達100而將PWM信號之導通負荷設定為 vR1則升高。換言之，在基準電壓電路31〇 = 邏輯上為11位準時，則使馬達_作動 於減速的方向，而當基準電壓VR1邏輯上Μ位準時 使馬達1〇0作動於加速的方向。又，當然亦可將PWM信 號和基準電壓VR1的關係設定成和上述關係呈正相反之 狀態。 下側箝位電路311和上侧箝位電路312係自基準電壓 電路310對比較電路34〇施加基準電壓vri時，為對應於 比較電路340之非反轉、反轉輸入間的同相輸入電壓範圍 而限制基準電壓VR1的位準之箝位電路。又，以下將該位 準受限制之基準電壓VR1稱為箝位電壓VR2。 下側箝位電路311係將基準電壓VR1的下限位準限制 於比較電路340的同相輸入電壓範圍的下限以上。 在此，將如此之下側箝位電路311之一實施形態表示 於第4圖。 下侧箝位電路311係在偏壓電壓VREG和接地電壓 GND之間，設置電阻元件R5〇、呈二極體連接（集極電極 317502 16 1306329 和基極電極的短路）之NPN型電晶體Q50、以及電阻元件 R51之串聯連接體。在此，該串聯連接體全部係施加有偏 壓電壓VREG，其結果，電阻元件R5〇、R51係分別產生 . 根據各電阻值之偏壓電壓VREG的分壓電壓，此外，Npn .型電晶體Q50係由射極電極（陰極）產生順向電壓VF於集 極電極（陽極）的方向。在此，將電阻元件R50和NPN型電 晶體Q50的集極電極之連接點313的電壓稱為下侧箝位電 ‘壓 VL。 r 此外，下侧箝位電路311係具有NPN型電晶體Q5i， ’其係施加有連接，點313的下侧箝位電M %㈣極電極， ^經由施加線317而施加有來自基準電壓電路则的基準 电【VR1於射極電極，並施加有偏壓電壓於集極電 和又NPN型電晶體⑽^^係共通 極：而構成所謂電流鏡電路。此外，Np“= 二::::::::下 壓VR2。 ㈣疋條件下，形成接受下侧限制之箝位電 VR1就^^下侧掛位電路311的構成，不但基準電壓 的基極Hi的電壓較高時，WN型電晶體⑼ voltage), VBE ^ ^ ^ ^ (threshold 為籍位電壓;係不受任何限制’且維持原狀作 另—方面，不但基準電壓衝就連連接點314的電壓 317502 17 1306329 . 接近於接地電壓GND時，NPN型電晶體Q51的基極·射 極間電壓VBE係變得較臨界值電壓為高，且NPN型電晶 體Q5 1係形成導通之狀態。此時，連接點314的電壓係由 . 連接點313的下側箝位電壓VL形成增加了 NPN型電晶體 Q5 1的基極.射極間電壓VBE份之電壓，且作為箝位電壓 VR2而輸出。又，由於NPN型電晶體Q50的順向電壓VF 和NPN型電晶體Q51的基極·射極間電壓VBE係相同特 '性且為相反方向，故可視為相抵之狀態。因此，此時之箝 ▼位電壓VR2係形成僅根據電阻元件R50、R51的電阻值之 ’下側箝位電壓VL。此外，此後即使基準電壓VR1更接近 於接地電壓GND，基準電壓VR1亦受限制而使其不會較 下側箝位電壓VL更低。 因此，藉由適當調整電阻元件R50、R51的電阻值， 即能將下側箝位電壓VL預先設定為在比較電路340之規 格上預定的同相輸入範圍之下限以上。此外，其結果，由 •基準電壓電路3 10對比較電路3 4 0，即可不施加成為未滿 比較電路340之同相輸入範圍之下限的基準電壓VR1。 ' 上侧箝位電路312係將基準電壓VR1的上限位準限制 於比較電路340的同相輸入電壓範圍的上限以下。 在此，將如此之上側箝位電路3 12之一實施形態表示 於第5圖。 上側箝位電路312係在偏壓電壓VREG和接地電壓 GND之間，設置電阻元件R52、二極體連接（集極電極和 基極電極的短路）之PNP型電晶體Q52、以及電阻元件R53 18 317502 1306329 之串聯連接體。在此，該串聯連接體全部係施加有偏壓電 壓VREG，其結果，電阻元件R50、R51係分別產生根據 各電阻值之偏壓電壓VREG的分壓電壓，此外，PNP型電 晶體Q52係自集極電極（陰極）產生順向電壓VF於射極電 極（陽極）的方向。在此，將PNP型電晶體Q 5 2之集極電極 和電阻元件R53之連接點315的電壓稱為上側箝位電壓 VH。 此外，上側箝位電路3 12係具有PNP型電晶體Q53， 其係施加有連接點315的上侧箝位電壓VH於基極電極， 且經由施加線3 17而施加有來自基準電壓電路3 10的基準 電壓VR1於射極電極，並使集極電極接地。又，PNP型電 晶體Q52、Q53係共通連接著雙方的基極電極，而構成所 謂電流鏡電路。此外^ PNP型電晶體Q 5 3的射極電極和基 準電壓VR1的施加線317之連接點316的電壓係在固定條 件下，形成接受上側限制之箝位電壓VR2。 根據如此之上侧箝位電路312的構成，不但基準電壓 VR1就連連接點316的電壓較低時，PNP型電晶體Q53的 基極.射極間電壓VBE係較臨界值電壓為低，且PNP型 電晶體Q53係維持不導通之狀態。該情形時，基準電壓 VR1係不受任何限制，且維持原狀作為箝位電壓VR2而輸 出。 另一方面，當不但基準電壓VR1就連連接點3 16的電 壓接近於偏壓電壓VREG時，則PNP型電晶體Q53的基 極.射極間電壓VBE係較臨界值電壓為高，且PNP型電 19 317502 1306329 _ 晶體Q53係形成導通之狀態。此時，連接點3 16的電壓係 由連接點3 15的上側箝位電壓VH而成為增加了 PNP型電 晶體Q53的基極·射極間電壓VBE份之電壓，且作為箝 位電壓VR2而輸出。又，由於PNP型電晶體Q52的順向 電壓VF和PNP型電晶體Q53的基極·射極間電壓VBE 係相同特性且為相反方向，故可視為相抵之狀態。因此， 此時之箝位電壓VR2係形成僅根據電阻元件R52、R53的 ‘電阻值之上側箝位電壓VH。此外，此後即使基準電壓VR1 更接近於偏壓電壓VREG，基準電壓VR1亦受限制使其不 '會較上側箝位電壓VH更高。 因此，藉由適當調整電阻元件R52、R53的電阻值， 即能將上側箝位電壓VH預先設定為在比較電路340之規 格上預定的同相輸入範圍之上限以下。此外，其結果，由 基準電壓電路310對比較電路340，即可不施加超過比較 電路340之同相輸入範圍之上限的基準電壓VR1。 φ 邊緣檢測電路320係供應由FGO端子輸入於FGI端 子的FG信號。此外，邊緣檢測電路320係在檢測FG信號 的兩個邊緣的同時，亦於該檢測時，產生並輸出較FG信 號的脈衝寬度為窄之脈衝寬度的邊緣信號ED(參閱第7圖 (a)、⑻）。 速度電壓電路330係接受由邊緣檢測電路320所輸出 的邊緣信號ED。在此，邊緣信號ED的頻率係對應於馬達 100的旋轉速度。因此，速度電壓電路330係根據邊緣信 號ED而產生對應馬達100的旋轉速度之速度電壓VV。 20 317502 1306329 在此，以第6圖為基礎而說明速度電壓電路330的電 路構成之一實施形態。 對施加有偏壓電壓VREG的電阻元件R21和電容器 C21的串聯連接體，而射極接地之NPN型電晶體Q20係和 電容器C21並聯連接。NPN型電晶體Q20之基極電極係接 受邊緣信號ED之供應。 PNP型電晶體Q21、Q22之電晶體對係共通連接著雙 •方的射極電極，且連接著電流源121於此等之射極電極。 ®此外，PNP型電晶體Q21之基極電極係施加有電容器C21 '的充放電電壓V1，而PNP型電晶體Q22之基極電極係施 加有電阻元件R22、R23、R24的串聯電阻體之偏壓電壓 VREG之分壓電壓V2。此外，PNP型電晶體Q21、Q22之 電晶體對（pair)的集極電極係和由NPN型電晶體Q23與呈 二極體連接的NPN型電晶體Q24組成之所謂電流鏡電路 相連接。又，PNP型電晶體Q21之基極電極係與集極接地， 鲁且施加有分壓電壓V2於基極電極之NPN型電晶體Q26的 射極電極相連接。 ' PNP型電晶體Q21和NPN型電晶體Q23的連接點係 •和射極接地之NPN型電晶體Q25相連接。NPN型電晶體 Q25之集極電極係和電流源122、射極接地且和電阻元件 R24並聯連接之NPN型電晶體Q27、以及射極接地之NPN 型電晶體Q28的基極電極相連接。NPN型電晶體Q28的 集極電極係和電流源12 3、以及射極接地之NPN型電晶體 Q29的基極電極相連接。NPN型電晶體Q29的集極電極係 21 317502 1306329 和定電流源124相連接。此外，由定電流源124和NPN型 電晶體Q29的連接點而取出脈衝狀之速度電壓VV。 根據速度電壓電路330之如此構成，首先，作成在邊 ，緣檢測電路320中不檢測FG信號的邊緣，且供應於NPN 型電晶體Q20之基極電極的邊緣信號ED係邏輯上為L位 準之情形。該情形時，由於NPN型電晶體Q20係不導通， 故電容器C21即進行充電。因此，當施加於PNP型電晶體 • Q21的基極電極之充放電電壓VI較電阻元件R22、R23、 R24的串聯電阻體之分壓電壓V2為高時，則PNP型電晶 •體Q21之流動電流係較PNP型電晶體Q22為少。因此， NPN型電晶體Q25係作動於不導通的方向，而NPN型電 晶體Q28係作動於導通的方向，NPN型電晶體Q29係作 動於不導通的方向。因此，速度電壓VV係被汲向偏壓電 壓VREG側，且邏輯上成為Η位準（參閱第7圖（b)、（c))。 另一方面，作成在邊緣檢測電路320中檢測FG信號 鲁的邊緣，且供應於NPN型電晶體Q20之基極電極的邊緣 信號ED係邏輯上為Η位準之情形。該情形時，和前述之 " 動作係形成完全相反的動作，最後，ΝΡΝ型電晶體Q29係 ‘作動於導通的方向。因此，速度電壓VV係被汲向接地電 壓側，而邏輯上成為L位準（參閱第7圖（b)、（c))。 又，在檢測到FG信號的邊緣時，速度電壓VV為L 寬度（表示L位準之寬度）係根據電阻元件R21和電容器 C21之RC時間常數而制定。因此，即使在馬達100的旋 轉速度產生變化時，若RC時間常數為固定，則速度電壓 22 317502 1306329 係根據馬:=:走:速:由於1度電壓VV的脈衝週期 因此，將速度電Γ^Τ ，故為可變之狀態。 ⑽的旋轉” ν予以積分時之直流電壓係根據馬達 為高速時=形^可變。例如’馬達100的旋轉速度 vv 、 G仏號的脈衝週期變短，且速度電壓 •以产八所佔有之L寬度變長，故將速度電壓VV予 .為二時=係降低。此外’馬達100的旋轉速度 .VV的-週期所佔古信號的脈衝週期變長’且速度電壓 以籍八士 L寬度變短，故將速度電壓VV予 積刀蚪之直流電壓係上升。 路3 =車父電路340係藉由下側箝位電路311和上側箝位電 速产雷二之基準電屢VR1(亦即箝位電M VR2)和將在 '又電£%路33〇中所產生的脈衝狀 I::;，作比較。此外，控制信號產生電二 们0〇1 340之比較結果’而產生並輸出在馬達驅動 肖以控制流通於馬達100的驅動線 控制信號VC。 j电机I之 以弟9圖為基礎而說明比較電路34G和控制信 &生電路350的電路構成之一實施形態。 方的=】::連= ν 連 源140於此等之射極電極。 ，型電晶體Q40之基極電極（比較電路340的反轉 317502 23 1306329 ^ 輸入）係自速度電壓電路330而施加有速度電壓VV，而 NPN型電晶體Q41之基極電極（比較電路340的非反轉輸 入）係施加有來自下側箝位電路3 11和上側箝位電路3 12之 箝位電壓VR2。又，施加於NPN型電晶體Q40之基極電 極的速度電壓VV係作成藉由連接於VO端子和FB端子間 之電容器C2而予以積分之直流電壓。 NPN型電晶體Q40之集極電極係與施加有偏壓電壓 •VREG於射極電極，且成二極體連接之PNP型電晶體Q42 相連接。PNP型電晶體Q42之基極電極係和施加有偏壓電 ’壓VREG於射極電極之PNP型電晶體Q43之基極電極共 通連接，而PNP型電晶體Q42、Q43係構成所謂電流鏡電 路。 NPN型電晶體Q41之集極電極係與施加有偏壓電壓 VREG於射極電極，且成二極體連接之PNP型電晶體Q44 相連接。PNP型電晶體Q44之基極電極係和施加有偏壓電 鲁壓VREG於射極電極之PNP型電晶體Q45之基極電極共 通連接，而PNP型電晶體Q44、Q45係構成所謂電流鏡電 路。 胃 PNP型電晶體Q45之集極電極係與射極接地，且成二 極體連接之NPN型電晶體Q46相連接。PNP型電晶體Q46 之基極電極係和與PNP型電晶體Q43串聯連接且射極接地 之NPN型電晶體Q47之基極電極共通連接，而NPN型電 晶體Q 4 6、Q 4 7係構成所謂電流鏡電路。

NPN型電晶體Q47之集極電極係和集極接地之NPN 24 317502 1306329 _ 型電晶體Q50之基極電極相連接。NPN型電晶體Q50之 集極電極係和電流源15 0、以及NP N型電晶體Q51的基極 電極相連接。又，NPN型電晶體Q51之集極電極係和電流 ，源15 1相連接’ NPN型電晶體Q51之射極電極係和射極接 地之NPN型電晶體Q52之基極電極相連接。 NPN型電晶體Q52之集極電極係和二極體連接之PNP 型電晶體Q53相連接。又，PNP型電晶體Q53之基極電極 ‘係和集極接地之PNP型電晶體Q55的基極電極共通連接， ——而PNP型電晶體Q53、Q55係構成所謂電流鏡電路。

• PNP型電晶體Q53之射極電極係和二極體連接之NPN 型電晶體Q54相連接。NPN型電晶體Q54之集極電極係 和電流源152相連接’此外’ NPN型電晶體Q54之基極電 極係和NPN型電晶體Q56的基極電極共通連接，而NPN 型電晶體Q54、Q56係構成所謂電流鏡電路。 NPN型電晶體Q56和PNP型電晶體Q55係構成共通 鲁連接雙方的射極電極之串聯連接體，而由和NPN型電晶體 Q56與PNP型電晶體Q55的連接點相連接之VO端子取出 ' 控制信號VC。 根據比較電路340和控制信號產生電路350的上述構 成，則作成施加於NPN型電晶體Q40的基極電極之速度 電壓VV為較施加於NPN型電晶體Q41的基極電極之箝位 電壓VR2更高之情形，亦即，作成馬達100的實際旋轉速 度係較根據PWM信號而設定的旋轉速度為慢之情形（加速 指令狀態）。該情形時，NPN型電晶體Q40係較NPN型電 25 317502 1306329 曰曰體Q41流通更多的電流，進而電流鏡電路（q42、q43) 係較電流鏡電路（Q46、Q47)流通更多的電流。因此，由於 PMP型电晶體Q5〇之基極電極係被沒向偏壓電壓vreg 侧，故PNP型電晶體Q50係作動於不導通之方向。其結果， 卿N型電晶體Q51、Q52係作動於導通之方向，且控制信 號VC的位準係形成下降之狀態。 另一方面’則作成施加於卿型電晶體⑽的基極 ，極之速度電壓vv係較施加於NPN型電晶體Q4i的基極 =極之箝位電Μ彻為低之情形，亦即，作成馬達1〇〇的 ^際㈣速度係較根據PWM信號設 == 令狀,)。該情形時，則形成和前述= 動方Γ，由於NPN型電晶”5i、Q52係作 狀態。 向，故控制信號vc的位準係形成上升之 態^田工5〜 係作為馬達驅動IC200的杵制電 屋而使用。此外，即使在馬達 =控制電 成當控制信號vc的位準較高時，則使馬==中，亦作 度咸速，而當控制信，uVc :疋轉速 的旋轉速度加速之情妒。力μ &低&則使馬達· 亦執，第8圖所示之、達馬達逮度控制IC300 洋述之，在速度電壓γν係較1 態（加速指令狀態），由馬達速^電塾抑2更高之狀 信號VC的位準係持續下降，' ^二1 iC300所輸出之控制 速度則持續上升。立έ士 一方面，馬達〗00的旋轉 —，迷度電愿VV的位準即緩慢下 317502 26 1306329 降，並接近基準電壓VR1的位準。另一方面，在速度電壓 VV係較箝位電壓VR2更低之狀態（減速指令狀態），由馬 達速度控制IC300所輸出之控制信號VC的位準係持續上 升，另一方面，馬達1 〇〇的旋轉速度則持續下降。其結果， 速度電壓VV的位準即缓慢上升，並接近箝位電壓VR2的 位準。如此，馬達速度控制IC300係以將箝位電壓VR2和 速度電壓VV作比較，使兩者之位準趨於一致之方式，而 ‘控制對應於馬達驅動IC200的控制電壓之控制信號VC的 籲位準。 '<設置上側箝位電路之功效> 現在，CPU400係作成為使馬達100完全停止，而設 定工作比之PWM信號，並將該PWM信號供應於馬 達速度控制IC300的CTL端子之情形。該情形時，在基準 電壓電路310中所產生之基準電壓VR1係如前述，形成偏 壓電壓VREG(邏輯上為Η位準）近傍。另一方面，此時之 鲁基準電壓VR1係在施加於比較電路340的非反轉輸入之 前，藉由上側箝位電路312而受限制，以使能不超過比較 ' 電路340之同相輸入範圍的上限以下所設定之上側箝位電 • 壓VH。因此，馬達驅動IC200係無關接受到馬達100的 停止指令，而能確實解除使馬達100加速之不合適的情 形。亦即，藉由設置上侧箝位電路312，即能提升使馬達 100停止之方向控制的精確度。 <設置下側箝位電路之功效> 現在，CPU400係作成為使馬達100全速運轉，而設 27 317502 1306329 定工作比“薦”之PWM信號，並將該pw 馬達速度控制請的CTL端子之情形。該情形 =⑽”所產生之基準電屢VR1係如前述： 接地電壓遍(邏輯上為L位準）近傍。另—方面，此= 基準電壓VR1係在絲於比較電路34㈣非 前，藉由下側箝位電路311而受限制，以使能不低^匕較 料则之同相輸人範圍的下限以上所設^之下側籍位電 -^ 因此’馬達驅動1C200係無關接受引馬達100的 ^速運轉指令’而能確實解除使馬達i⑻減速之不合適的 ^形。亦即’藉由設置下側箝位電路311，即能提升使馬 達100全速運轉之方向控制的精確度。 β又，在與前述之實施形態為正反對的邏輯，設成基準 電產VR1係邏輯上為Η位準（偏壓電壓VREG側）時，使馬 達1〇〇作動於加速之方向，基準電壓VRl係邏 準«地電壓_側）時，使馬達1〇〇作動於減速之^/之 情形。該情形時’藉由上側箝位電路312而能提升使馬達 =0曰加速之方向控制的精確度，藉由下側箝位電路3U而 月b提升使馬達1〇〇減速之方向控制的精確度。 ' 、上雖°兒明有關於本實施形態，但前述之實施例係 為了使本發明易於理解而作，並非限定本發明而作解釋。 本毛明係不脫離其宗旨而能進行變更/改良的同時，本發明 亦包含其等效物。 【圖式簡單說明】 第1圖係表示本發明之一實施形態之馬達速度控制系 28 317502 1306329 統的構成之圖示。 第2圖係表示本發明之一實施形態之F G輪出電路 構成之圖示。 ' 弟3圖係表示本發明之一實施形態之基準電壓電路的 構成之圖示。 第4圖係表示本發明之一實施形態之下側箝位電路的 構成之圖示。 第5圖係表示本發明之一實施形態之上側箝位電路的 構成之圖示。 第6圖係表示本發明之一實施形態之速度電壓電路的 構成之圖示。 第7圖係表示本發明之一實施形態之邊緣檢測電路和 速度電壓電路之主要信號的波形之圖示。 第8圖係用以說明本發明之一實施形態之馬達速度控 制之圖示。 第9圖係表示本發明之一實施形態之比較電路和控制 信號產生電路的構成之圖示。 第10圖係表示習知之馬達速度控制系統的構成之圖 >|> ° 第11圖係表示在習知之馬達速度控制系統中，對應 PWM信號的變化之基準電壓vr的響應波形之圖示。 【主要元件符號說明】

1、100 馬達 5、400 CPU 6、7 運算放大器 9 比較器 29 317502 1306329 11、20 馬達驅動電路 13、110 霍爾元件（Hall element) 200 馬達驅動IC 210 控制電路 220 前置驅動器 230 霍爾放大器 240 FG輸出電路 300 馬達速度控制 310 基準電壓電路 311 下側箝位電路 312 上側箝位電路 313 ' 314 、 315 、 316 317 施加線 320 邊緣檢測電路 330 速度電壓電路 340 比較電路 350 控制信號產生電路

IC 連接點

30 317502

Claims (1)

1306329 、 厂幣姻嫩m專祉請袁 十、申請專利範圍： 匕”槪醜: 1‘一種馬達速隸㈣路，係#由控鬚 線圈之電流量而控制前述馬達的旋轉速度者，係具有. “基2壓電路’係接收對前述馬達的旋轉速度發出’ ▲令之速度指令信號之輸人，並產生對應於該速度 信號之基準電壓； 係限财前縣準電壓電路巾所產生之 别述基準電壓的位準； 之、# 路’係接收對應於前述馬達的實際旋轉速度 壓、以及在前述箝位電路中被限制位準之前述 基準電麗而將兩者予以作比較；以及 控:Hs號產生電路，係根據前述比較電路之比較結 而生並輸出用以控制流通於前^ ^ 量之控制信號。.踝圈的電/瓜 2.如申請專利範圍第1項之馬達速度控制電路，1中， …料箝位電路係對應於前述 同、 電塵範圍而限制前述基準電壓的位準。 3·如申：專：範圍第2項之馬達速度控制電路，其中， 準吧制^ +電路係作成為將前述基準電壓的下限位 =於則述同相輸入電壓範圍的下限以上之下侧籍 4.如申請專利範圍 二 項之馬達速度控制電路，其中， 準限電路係作成為將前述基準電壓的上限位 制於Μ同相輪入電壓範圍的上限以下之上侧籍 317502修正本 31 1306329 位電路。 L ，丨夕 \·3ς 申:專利乾圍第2項之馬達速度控制電路，其中 前述箝位電路係具有： :位電路’係將前述基準電麗的下限位準限制 於别述同相輪入電壓範圍的下限以上；以及 =箝位電路，係將前述基準電㈣上限位準限制 、别迹同相輸入電壓範圍的上限以下。 6·=請專·圍第3項或第5項之馬達迷度控制電路， 具中， 前述下側箝位電路係具有： 叙數個電阻兀件之串聯連接體，係施加有偏壓電 澄，以及 _ 專利申請案 年月日修(更)正替換 1 5 ΝΡΝ型電晶體，係施加有前述串聯連接體之前述偏 '電壓的刀壓電壓於基極電極，施加有前述基準電壓於 射極電極’而施加有前述偏壓電Μ於集極電極， 並根據别述分壓電壓而限制前述基準電壓的下 位準。 5項之馬達速度控制電路， 如申請專利範圍第4項或第 其中， 前述上側箝位電路係具有： 複數個電阻元件之串聯連接體，係施加有偏愿電 壓；以及 ^ ΡΝΡ型電晶體，係施加有前述串聯連接體之前述偏 墼電[的刀壓電壓於基極電極，施加有前述基準電壓於 317502修正本 32 1306329 年月叽· 驅頁 射極電極，且集極電極係接地， 並根料述分壓㈣M — 位準。 壓的上限 5項中任一項之馬達速度 如申凊專利範圍第1項乃至第 控制電路，其中， :述馬達速度控制電路係作成為分別將下列之 "路/、弟2電路予以積體化 片結構； 合成1日日片，而成為2晶 述馬=，係使前述馬達之驅動線圈通電而驅動前 路、:It係具有前述基準電壓電路、前述箝位電 T仏電路、以及前述控制信號產生電路，並根 传轳丄 所產生而輸出之前述控制 由前述第i電路而控额通於前述馬達之 以控制前述馬達之旋轉速度。 -控制電路，其中， 項之馬達逮度 前述馬達速度控制電路係作成將下列之第！電路與 電路予以積體化成為1晶片： ^ ^ 1電路，係使前述馬達之驅動線圈通電而驅 延馬達；以及 J 路電路’係具有前述基準電壓電路、前述籍位電 二則、述比較電路、以及前述控制信號產生電路，並根 1圮控制信號產生電路中所產生而輸出之前述控制 317502修正本 33 13〇6329 i 萆 94評|7 號 :號，經=述第1電路而控制流通t前 10.如= = 此以控制前述馬達之旋轉速度广動 前述馬達速度控制電:=制電路’其中， 電路盥第2電路+以接㈣ 作成為刀別將下列之第1 片結構；予以積體化而各成1晶片，而成為2晶 述馬==^“馬達之驅動線圈通電而驅動前 第2電路，係具有前诚 路、前述比較電路、、前述箝位電 + 及刖述控制信號產生電路，並棍 信於，錄m , + 所產生而輸出之前述控制 =電路而控制流通於 ^圈^流量=之驅動 如申請專利範圍第7項之馬達速度控制電路，㈠， 則述馬達速度㈣電路係作成為分 ^路與第2電路予以積體化而各成1晶/，而成為2 B 片結構； 叩风马2日曰 $ 1電路，係使前述馬達之驅動線圈通電 述馬達；以及 J ^電路，係具有前述基準錢電路、前述籍位電 2别述比較電路、以及前述控制信號產生電路，並根 據别述控制信號產生電路中所產生而輸出之前述控制 信號，經由前述第丨電路而控制流通於前述馬達之驅動 線圈的電流量’藉此以控制前述馬達之旋轉速度。 317502修正本 34 a，329 「_s_ 〜申請專利_6…達 _ 弟項之馬達逮度控制電路，其申， 電路：Ϊ馬達速度控制電路係作成為分別將下列之第1 :::第2電路予以積體化而各成1晶片，而成為二 而驅動前 述馬達第:：：’係使前述馬達之驅動線圈通電 :2 = ’係具有前述基準電壓電路、前述箝位電 =、别述比較電路、以及前述控制信號產生電路，並根 據别述控制信號產生電路中所產生而輸出之前述控制 信號’經由前述第！電路而控制流通於前述馬達之驅動 線圈的電流量，藉此讀制前述馬達之旋轉速度。 317502修正本 35