TWI300975B - Method for fabricating recessed-gate mos transistor device - Google Patents
Method for fabricating recessed-gate mos transistor device Download PDFInfo
- Publication number
- TWI300975B TWI300975B TW095120372A TW95120372A TWI300975B TW I300975 B TWI300975 B TW I300975B TW 095120372 A TW095120372 A TW 095120372A TW 95120372 A TW95120372 A TW 95120372A TW I300975 B TWI300975 B TW I300975B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- trench
- pad nitride
- nitride layer
- semiconductor substrate
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 43
- 239000004065 semiconductor Substances 0.000 claims description 26
- 150000004767 nitrides Chemical class 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 24
- 238000004519 manufacturing process Methods 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 229910052732 germanium Inorganic materials 0.000 claims description 6
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 6
- YBMRDBCBODYGJE-UHFFFAOYSA-N germanium oxide Inorganic materials O=[Ge]=O YBMRDBCBODYGJE-UHFFFAOYSA-N 0.000 claims description 6
- PVADDRMAFCOOPC-UHFFFAOYSA-N oxogermanium Chemical compound [Ge]=O PVADDRMAFCOOPC-UHFFFAOYSA-N 0.000 claims description 6
- 239000001301 oxygen Substances 0.000 claims description 6
- 229910052760 oxygen Inorganic materials 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 5
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 4
- 239000004575 stone Substances 0.000 claims description 4
- 238000000227 grinding Methods 0.000 claims description 3
- 239000000463 material Substances 0.000 claims description 3
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 claims description 3
- CFJRGWXELQQLSA-UHFFFAOYSA-N azanylidyneniobium Chemical compound [Nb]#N CFJRGWXELQQLSA-UHFFFAOYSA-N 0.000 claims description 2
- 229910052757 nitrogen Inorganic materials 0.000 claims description 2
- 241000555745 Sciuridae Species 0.000 claims 1
- 229910000410 antimony oxide Inorganic materials 0.000 claims 1
- 239000002019 doping agent Substances 0.000 claims 1
- 238000005468 ion implantation Methods 0.000 claims 1
- 230000000873 masking effect Effects 0.000 claims 1
- VTRUBDSFZJNXHI-UHFFFAOYSA-N oxoantimony Chemical compound [Sb]=O VTRUBDSFZJNXHI-UHFFFAOYSA-N 0.000 claims 1
- 229920002120 photoresistant polymer Polymers 0.000 description 24
- 239000003990 capacitor Substances 0.000 description 16
- 230000002093 peripheral effect Effects 0.000 description 8
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- 239000007789 gas Substances 0.000 description 3
- 238000001459 lithography Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000009941 weaving Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- NLXLAEXVIDQMFP-UHFFFAOYSA-N Ammonium chloride Substances [NH4+].[Cl-] NLXLAEXVIDQMFP-UHFFFAOYSA-N 0.000 description 1
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- QAOWNCQODCNURD-UHFFFAOYSA-L Sulfate Chemical compound [O-]S([O-])(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-L 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 235000011114 ammonium hydroxide Nutrition 0.000 description 1
- AJXBBNUQVRZRCZ-UHFFFAOYSA-N azanylidyneyttrium Chemical compound [Y]#N AJXBBNUQVRZRCZ-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000005266 casting Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000004945 emulsification Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000002825 nitriles Chemical class 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000011435 rock Substances 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 229910021653 sulphate ion Inorganic materials 0.000 description 1
- 210000004243 sweat Anatomy 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/0135—Manufacturing their gate conductors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/016—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including vertical IGFETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/02—Manufacture or treatment characterised by using material-based technologies
- H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
- H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Memories (AREA)
Description
1300975 九、發明說明： 【發明所屬之技術領域】 本發明係有關於一種半導體元件的製作方法，特別是有關於 一種溝渠式動態隨機存取記憶體(Dynamic Random Aeeess Memory，簡稱為DRAM)的凹入式閘極(recessed-gate)金氧半導體 (Metal-Oxide-Semiconductor，簡稱為MOS)電晶體元件的製作方 法0 【先前技術】 隨著元件設計的尺寸不斷縮小，電晶體閘極通道長度(gate channel length)縮短所引發的短通道效應(sh〇rt channel effect)已成 為半導體元件進一步提昇積集度的障礙。過去已有人提出避免發 生短通道效應的方法，例如，減少閘極氧化層的厚度或是增加摻 雜》辰度專，然而，這些方法卻可能同時造成元件可靠度的下降或 是資料傳送速度變慢等問題，並不適合實際應用在製程上。 為解決這些問題，該領域現已發展出並逐漸採用一種所謂的 凹入式閘極(recessed-gate)的MOS電晶體元件設計，藉以提昇如動 態隨機存取記憶體(DRAM)等積體電路積集度。相較於傳統水平置 放式MOS電晶體的源極、閘極與汲極，所謂的凹入式閘極M〇s 電晶體係將閘極與汲極、源極製作於預先姓刻在半導體基底中的 溝渠中，並且將閘極通道區域設置在該溝渠的底部，俾形成一凹 入式通道(recessed-channel)，藉此降低MOS電晶體的橫向面積， 6 1300975 以提昇半導體元件的積集度。 然而，月IJ述製作凹入式閘極(recessed_gate) M〇s電晶體的方法 仍有諸多缺點，猷待進—步的改善與改進。舉例來說，凹入式閉 極MOS電晶__溝__微影縣與乾侧製程形成在 半導體基底中’而微影製㈣偏差與形成溝渠的乾_製程並無 法雜每侧極溝渠騎淺以及位置都完全綱，因而可能造成 每個電晶體的通道的長短並不完全一致或者間極溝渠對不準問 題’產生電晶體70件其臨界電壓細sh〇ldv〇lt㈣之控制問題。 【發明内容】 因此’本發明之主要目的即在提供一種形成溝渠式動態賴 存取記憶體的凹入式閘極電晶體的方法，以解決前述習知技藝之 問題。 根據本發明讀錄_，本發明提供—種凹人朗極腿8 電晶體元件的製作方法，至少包含有以下的步驟： 提供一半導體基底，其中該半導體基底具有一主表面，且在該主 表面上形成有一整氧化層以及一墊氮化石夕層； 於該半導體基底的一記憶體陣列區域中形成複數個溝渠電容，其 中各該複數個溝渠電容皆有一溝渠上蓋層，且該溝渠上蓋層的上 表面約與該墊氮化矽層齊平； 敍刻掉部分厚度的該墊氮化矽層； 1300975 於該半導體基底上沈積一遮蓋層； 化學機械研磨該遮蓋層，暴露出該溝渠上蓋層； 進行一微影及蝕刻製程，於該記憶體陣列區域形成絕緣淺溝； 於該絕緣淺溝内填入一第一光阻層； 去除該溝渠上蓋層； 橫向蝕刻未被該第一光阻層以及該遮蓋層覆蓋的該墊氮化矽層； 以及 去除該第一光阻層以及該遮蓋層。 為了使貴審查委員能更進一步了解本發明之特徵及技術内 各’印參閱以下有關本發明之詳細說明與附圖。然而所附圖式僅 供參考與輔助說明用，並非用來對本發明加以限制者。 【實施方式】 明參閱第1圖至第13圖，其_第1圖繪示的是本發明記憶體 陣列區域中的溝渠電容佈局的上視示意圖；第2圖至第13圖繪示 的疋本發明第一較佳實施例凹入式閘極MOS電晶體元件的製作 方法的剖面示意圖。 首先，如第1圖以及第2圖所示，在半導體基底1〇上先形成 有一墊氧化層13以及一墊氮化矽層14。接著，在記憶體陣列區域 ϊ〇2中形成複數個溝渠電容結構12。 1300975 、 其中，第2圖中分別顯示第1圖中的記憶體陣列區域102的 溝渠電容結構12的1-1，剖面結構、IWI，剖面結構，以及一週邊電 路區域104的剖面結構。 如第2圖所不’溝渠電容結構12包含有一侧壁電容介電 (sidewall capacitor dielectric)層 24 以及一摻雜多晶矽(doped polysilicon)層26。第2圖所示者為已完成所謂的「單邊埋入導電 • 帶(Slngle-SldedBuriedStrap，又稱為SSBS)」製程的溝渠電容結 構。摻雜多晶石夕層26係用來作為溝渠電容結構^的上電極。 溝渠電容結構12的製作方法為習知技藝，因此其詳細製作過 程不再贅述。此外，為了簡化說明，溝渠電容結構12的埋入式電 容下電極(buriedplate)並未特別顯示在圖中，而僅簡要顯示溝渠電 谷結構12的上部構造。 前述之「單邊埋入導電帶」製程通常包括有以下的步驟··將 侧壁矽氧介電層以及一第二多晶矽層(P〇1y_2)回蝕刻至一第一預定 深度，再填入另一第三多晶矽層(P〇ly-3)，回蝕刻p〇ly-3至第二預 定深度後，在Poly_3上形成不對稱的側壁子，然後蝕刻未被該不 ‘ 對稱的側壁子覆蓋的Poly-3以及P〇ly-2至第三預定深度。 % 接著，在半導體基底10表面上沈積一矽氧絕緣層，使其填滿 溝渠電容結構12上的凹穴，然後，再利用墊氮化矽層14作為一 9 1300975 氧一 2 Θ所示接著，進行一濕敍刻製程，例如熱麟酸溶液， 除一部份厚度，例如_埃左右的墊氮化石夕層14，使溝渠上蓋 層18凸出働|]後的塾氮切層14的上表面。 …接著’進行-化學氣相沈積製程，例如低壓化學氣相沈積製 5者電漿加触學氣相沈積製程等，在轉體基底⑺上沈積一 =曰夕層32’使其覆蓋在溝渠上蓋層18及墊氮化梦層μ的上面。 夕層32的厚度約為5〇〇-觸〇埃左右，較佳為繼埃左右。 接著，進行一化學機械研磨(CMP)製程，研磨多晶矽層32， 直到溝渠上蓋層18被暴露出來為止。 如第4圖所示，接著，在多晶矽層32上沈積一矽氧層討，例 硼摻雜石夕玻璃(BSG)，然後在矽氧層34繼續沈積一第二多晶矽 9 (圖未示）’使多晶矽層32、矽氧層34以及該第二多晶矽層做為 —蝕刻硬遮罩。 接著，進行主動區域的定義，利用一微影以及蝕刻製程，在 亥第一多晶矽層上形成一光阻層，該光阻層中具有淺溝絕緣(STI) 開口 汗圖案，利用蝕刻先將光阻層中的STI開口圖案轉移至下方的 1300975 钱刻硬遮罩中’然後繼續侧半導體基底10，如此即在記憶體陣 列區域1〇2以及週邊電路區域104内形成STI溝渠4〇，同時將主 動區域定義完成。 通常’完成STI溝渠40後，石夕氧層34所剩厚度約為4〇〇埃 左右0 如第5圖所示，接著，在半導體基底10上塗佈一光阻層42， 使其填滿STI溝渠40，並使其乾燥固化或硬化。然後，進行一乾 餘刻製程，回侧光阻層42，暴露出石夕氧層34，並使光阻層幻 的上表面在STI溝渠40内，低於魏層34，形成一凹陷區域44。 第6圖所*進行—姓刻製程，例如濕韻刻製程，將梦氧 層34以及溝渠上蓋層18剝除，暴露出多晶石夕層p。 #如第7圖所不，進行一濕侧製程，例如利用熱鱗酸溶液， 杈向蝕刻未被紐層42覆纽的魏鱗層14，根據本發明之較 佳實施例’墊氮化韻14的橫向侧距離約為別埃左右，最後 邊下約45G埃的塾氮化發層14。剩下的墊氮化梦層μ即定義出閘 極溝渠的位置。 第8圖所不，在餘刻墊氮化石夕層14之後，接著將多晶石夕層 32以及光阻層42去除。 1300975 相、二广行-化學氣相沈積製程，例如低壓化學氣 ==密度嫩學氣概積(_ — 導體基底1G上沈積—魏> 化學氣相沈積製程等，在半 顧層52研磨製程’ 中二 -非等峨咖.，卿54 °接著’進行 虱θ 52做為一蝕刻遮罩，經由開口 錄化層12以及铸體基底ω，形成-自我對準之 在去除記憶體陣列區域1〇2中的塾氮切層14時， 路區域104係彻-光阻_未示)保護住，去除記憶體陣 列區域102中的墊氮化石夕層Η後，再將該光阻層剝除。 如第11圖所7F，接著’再於半導體基底1〇上塗佈—光阻声 62，使其填闕極鯓⑼，趙魏翻域硬化。然後，餅 一乾钱刻製程，義刻光阻層62，暴露出魏層52，並使光阻層 62的上表面低於石夕氧層52的上表面。 如第12圖所不，進行一敍刻製程，例如濕侧或者乾钱刻， 去除-預定厚度的魏層52。織，進行另—_製程，例如濕 钱刻，剝除週邊電路區域1〇4的墊氮化石夕層14。然後，去除光阻 12 1300975 層62 〇 體‘Π:二接著進行一熱氧化製程，在裸露出來的半導 極溝渠60的表面上形成-間極介電層 ，Τ之熱氧化製程，例如，同步蒸汽成長㈣ituSt瞻 如碰’ _為脇)製程，但不限於此。接著，在半導體絲 1 羹= 及__G巾觀_侧灿極導㈣。其^中， 溝木閘極7G及閘極導體8〇兩者係同時定義完成。 第14圖至第24 _示的是本發明第二較佳實施 極聰電晶體元件的製作方法的剖面示意圖’其中相同销 1的 區域或部位仍沿用相同的符號作說明。 叫類似的 如第U圖卿’轉縣錢上軸有縣電雜構^以 及溝渠上盖層18，在完錢親緣縣之後，接著，進行一餘刻 製备’例如乾侧或濕朗，絲—職厚賴賴 及石夕氧層52，使其上表面約略與半導體基錢的主表面^平。 此時’在s己憶體陣列區域1〇2内的溝渠電容結構12上以及淺 溝絕緣結構上形成凹陷區域12〇,而在週邊電路區域ι〇4内的淺^ 絕緣區域上形成凹陷區域122。 / / 如第15圖所不，在半導體基底1〇上沈積一非晶矽層η。其 13 1300975 厚度約為100埃左右，使其均勻地覆 、 ^120^122 姨細子佈植Z 乃叫目反的方向進行’因此會造成如w，伽所示，有部分在塾氮 化石夕曰14趣上的非糾層128不會被獻％等換質。 如第16圖所示’接著以光阻層13〇將週邊電路區域胸呆護 住…、後進仃選擇性濕姓刻製程，例如利用稀釋的氨水溶液， 將前述未被植人即2等摻質的非晶石夕層128去除，暴露出部分的 墊氮化矽層14。 如第17圖所7F，接著將光阻層130去除。然後進行-熱氧化 製程’將剩下的非晶销126氧化成厚度約為細埃的魏層⑽。 第曰所示進行一濕餘刻製程，例如利用熱磷酸溶液， 、向飿』此體陣列區域1〇2内未被石夕氧層14〇覆蓋住的塾氮化 矽層14。 根據本發明之較佳實補，墊氮化料14的橫向侧距離約 為530埃左^ ’最後留下約5〇〇埃的墊氮化石夕層14。剩下的魏 化石夕層14即定義出閘極溝渠的位置。 如第19圖所示，在蝕刻墊氮化石夕層14之後，接著將石夕氧層 14 1300975 140去除。 第20 =所不，進仃一化學氣相沈積製程，例如低壓化學氣 風^製私二度電衆化學氣相沈積卿或者電聚加強化 =目尤積製私等’在轉體基底1()上沈積—魏層⑸，然後 :=r製程’研磨卿52,直到一 馨 如第21圖所示，谁; 韻刻製程，去除記憶體陣列區域1〇2 墊氮切層14 ’在錄_中形成，54。接著，進行 一非等向性侧製程，利用石夕氧層152做為一餘刻遮罩經由開 口 54向下蝕刻墊氧化層12以乃 之閘極溝渠60。 及+導體基底10,形成-自我對準 户根據本發明之較佳實施例，去除記憶體陣列區域⑽令的墊 ==4的同時’週邊電路區域1〇4係利用一光阻細㈣ ==瓣咖G2巾犧帅4後，再將該 如第22騎不，接著，再於半導體基底1〇上塗佈一光阻 62，使其填細赠⑽，並使魏_化或硬化。紐，進二 -乾伽m程’回侧光阻層62，暴露出魏層152，並使光阻 層62的上表面低於矽氧層152的上表面。 15 ^υ〇975 如弟23圖所示，進行_ 去除-預定厚度的魏> i χ : ’例如祕誠者乾_， 餘刻，剝除週邊電路區㈣=化進行另一侧製程，例如濕、 層62。 的塾統石夕層14。然後，去除光阪 體笑底進行—綠傾程，在裸《來的半導 72 =之1 _編輸墙,介電層 G述熱乳化製程，例如，同步蒸汽成長(In-SituSteam Growth，簡稱為ISSG)製程，但不限於此。 70及半導體基底1G上以及卩雜溝渠6G中形成溝渠間極 Ψ 80。其中，溝渠閘極70及閘極導體8〇兩者係同時 定義完成。 ^ • 以上所述僅為本發明之較佳實施例，凡依本發明申請專利範 圍所做之均等變化與修飾，皆應屬本發明之涵蓋範圍。 【圖式簡單說明】 請參閱第1圖至第13目，其中第】圖緣示的是本發明記憶體陣列 區域中的溝渠電容佈局的上視示意圖。 第2圖至第13圖繪示的是本發明第一較佳實施例凹入式閘極M〇s 電晶體元件的製作方法的剖面示意圖，其中第13圖僅顯示14, 剖面0 16 1300975 第14圖至第24圖繪示的是本發明第二較佳實施例凹入式閘極 MOS電晶體元件的製作方法的剖面示意圖，其中第24圖僅 顯示Ι-Γ剖面。
【主要元件符號說明】 10 半導體基底 12 溝渠電容結構 13 墊氧化層 14 墊氮化矽層 18 溝渠上蓋層 24 侧壁電容介電層 26 摻雜多晶矽層 32 多晶矽層 34 矽氧層 40 STI溝渠 42 光阻層 44 凹陷區域 52 矽氧層 54 開口 60 閘極溝渠 62 光阻層 70 溝渠閘極 72 閘極介電層 80 閘極導體 102 記憶體陣列區域 104 週邊電路區域 120 凹陷區域 122 凹陷區域 126 非晶矽層 128 非晶矽層 130 光阻層 140 矽氧層 152 矽氧層
Claims (1)
1300975 十、申請專利範圍： 1· 一 ‘種凹入式·MOS電晶體元件的製作方法，包含有： (Θ形成一塾鼠化石夕層於一半導體基底上； 底中形成複數個溝㈣容，其中各該複數個溝 本電谷白包含有一溝渠上蓋層； (C)形成一遮蓋層於該墊氮化矽層之一上表面； ⑻由該魏化⑪層之該趣方向，橫向_部份該塾氮化石夕 層’以定義出-殘餘墊氮化矽層(residualpadnitridelayel^ (f)去除該遮蓋層； ⑹餘刻該溝ϋ上蓋層以暴露出該錢切層之一侧壁； (g)於該半導體基底上沈積一矽氧層； ⑻化學機械研磨該矽氧層，直到暴露出該殘餘墊氮化石夕層； (1)去除該殘餘墊氮化矽層，以於該矽氧層中形成一開口；以及 〇)利用該石夕氧層作為一姓刻遮罩，經由該開口敍刻該半導體基 底，形成一閘極溝渠。 2·如申請專利範圍第1項所述之一種凹入式閘極M〇s電晶體元 件的製作方法，其中步驟(c)及步驟(d)更進一步包含下列步驟·· 回蝕刻該墊氮化矽層； 沉積一遮蓋材料層於該半導體基底上； 化學機械研磨該遮蓋材料層，直到暴露出該溝渠上蓋層，以形 成該遮蓋層於該墊氮化矽層之上表面；以及 餘刻該溝渠上蓋層以暴露出該墊氮化矽層之一側壁。 1300975 3·如,凊專利範圍第2項所述之一種凹入式開極m〇S電晶體元 件的製作方法，其中該遮蓋層包括多晶矽層。 4·如申請專利範圍第1項所述之一種凹入式閘極M〇s電晶體元 件的裏作方法，其中步驟(c)及步驟(φ更進一步包含下列步驟： 蝕刻該溝渠上蓋層以暴露出該墊氮化矽層之該側壁； 沉積一非晶矽層覆蓋該墊氮化矽層之該側壁及該上表面； 進行-斜角離子佈植，將掺質植入部分該非晶硬層中；以及 進仃-濕侧縣，將未植场㈣分之 ^義_輸.加，峨瓣氮切層 之該側卷。
圖式： 19
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW095120372A TWI300975B (en) | 2006-06-08 | 2006-06-08 | Method for fabricating recessed-gate mos transistor device |
| US11/673,597 US7553737B2 (en) | 2006-06-08 | 2007-02-12 | Method for fabricating recessed-gate MOS transistor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW095120372A TWI300975B (en) | 2006-06-08 | 2006-06-08 | Method for fabricating recessed-gate mos transistor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW200802725A TW200802725A (en) | 2008-01-01 |
| TWI300975B true TWI300975B (en) | 2008-09-11 |
Family
ID=39029717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW095120372A TWI300975B (en) | 2006-06-08 | 2006-06-08 | Method for fabricating recessed-gate mos transistor device |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7553737B2 (zh) |
| TW (1) | TWI300975B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102314943A (zh) * | 2010-07-07 | 2012-01-11 | 旺宏电子股份有限公司 | 非挥发性记忆体及其制造方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100608387B1 (ko) * | 2005-08-18 | 2006-08-08 | 주식회사 하이닉스반도체 | 반도체 소자의 제조방법 |
| TWI343625B (en) * | 2006-03-09 | 2011-06-11 | Nanya Technology Corp | A semiconductor device and manufacturing method of the same |
| JP2010093158A (ja) * | 2008-10-10 | 2010-04-22 | Toshiba Corp | 半導体装置の製造方法 |
| US8664709B2 (en) * | 2010-07-20 | 2014-03-04 | Macronix International Co., Ltd. | Non-volatile memory and fabricating method thereof |
Family Cites Families (69)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4713678A (en) * | 1984-12-07 | 1987-12-15 | Texas Instruments Incorporated | dRAM cell and method |
| JPH0414868A (ja) * | 1990-05-09 | 1992-01-20 | Hitachi Ltd | 半導体記憶装置とその製造方法 |
| US5874341A (en) * | 1996-10-30 | 1999-02-23 | Advanced Micro Devices, Inc. | Method of forming trench transistor with source contact in trench |
| JPH05206394A (ja) * | 1992-01-24 | 1993-08-13 | Mitsubishi Electric Corp | 電界効果トランジスタおよびその製造方法 |
| JPH07130871A (ja) * | 1993-06-28 | 1995-05-19 | Toshiba Corp | 半導体記憶装置 |
| DE69511958T2 (de) * | 1994-06-29 | 2000-03-30 | Koninklijke Philips Electronics N.V., Eindhoven | Verfahren zum Herstellen einer Halbleitervorrichtung mit mindestens zwei feldeffekttransitoren verschiedener Abschnürspannung |
| US5670803A (en) * | 1995-02-08 | 1997-09-23 | International Business Machines Corporation | Three-dimensional SRAM trench structure and fabrication method therefor |
| US5525531A (en) * | 1995-06-05 | 1996-06-11 | International Business Machines Corporation | SOI DRAM with field-shield isolation |
| US5880004A (en) * | 1997-06-10 | 1999-03-09 | Winbond Electronics Corp. | Trench isolation process |
| US5831301A (en) * | 1998-01-28 | 1998-11-03 | International Business Machines Corp. | Trench storage dram cell including a step transfer device |
| US5945707A (en) * | 1998-04-07 | 1999-08-31 | International Business Machines Corporation | DRAM cell with grooved transfer device |
| US6091094A (en) * | 1998-06-11 | 2000-07-18 | Siemens Aktiengesellschaft | Vertical device formed adjacent to a wordline sidewall and method for semiconductor chips |
| US6297089B1 (en) * | 1998-11-26 | 2001-10-02 | International Business Machines Corporation | Method of forming buried straps in DRAMs |
| TW469599B (en) * | 1998-12-02 | 2001-12-21 | Infineon Technologies Ag | DRAM-cells arrangement and its production method |
| US6063657A (en) * | 1999-02-22 | 2000-05-16 | International Business Machines Corporation | Method of forming a buried strap in a DRAM |
| US6459123B1 (en) * | 1999-04-30 | 2002-10-01 | Infineon Technologies Richmond, Lp | Double gated transistor |
| US6440794B1 (en) * | 1999-05-28 | 2002-08-27 | International Business Machines Corporation | Method for forming an array of DRAM cells by employing a self-aligned adjacent node isolation technique |
| US6066527A (en) * | 1999-07-26 | 2000-05-23 | Infineon Technologies North America Corp. | Buried strap poly etch back (BSPE) process |
| US6103619A (en) * | 1999-10-08 | 2000-08-15 | United Microelectronics Corp. | Method of forming a dual damascene structure on a semiconductor wafer |
| US6426252B1 (en) * | 1999-10-25 | 2002-07-30 | International Business Machines Corporation | Silicon-on-insulator vertical array DRAM cell with self-aligned buried strap |
| US6339241B1 (en) * | 2000-06-23 | 2002-01-15 | International Business Machines Corporation | Structure and process for 6F2 trench capacitor DRAM cell with vertical MOSFET and 3F bitline pitch |
| US6573137B1 (en) * | 2000-06-23 | 2003-06-03 | International Business Machines Corporation | Single sided buried strap |
| US6399447B1 (en) * | 2000-07-19 | 2002-06-04 | International Business Machines Corporation | Method of producing dynamic random access memory (DRAM) cell with folded bitline vertical transistor |
| US6355538B1 (en) * | 2000-09-18 | 2002-03-12 | Vanguard International Semiconductor Corporation | Method of forming isolation material with edge extension structure |
| US6794242B1 (en) * | 2000-09-29 | 2004-09-21 | Infineon Technologies Ag | Extendible process for improved top oxide layer for DRAM array and the gate interconnects while providing self-aligned gate contacts |
| US6294423B1 (en) * | 2000-11-21 | 2001-09-25 | Infineon Technologies North America Corp. | Method for forming and filling isolation trenches |
| JP3808700B2 (ja) * | 2000-12-06 | 2006-08-16 | 株式会社東芝 | 半導体装置及びその製造方法 |
| US7015145B2 (en) * | 2001-01-08 | 2006-03-21 | Infineon Technologies Ag | Self-aligned collar and strap formation for semiconductor devices |
| US6916745B2 (en) * | 2003-05-20 | 2005-07-12 | Fairchild Semiconductor Corporation | Structure and method for forming a trench MOSFET having self-aligned features |
| US6576945B2 (en) * | 2001-02-05 | 2003-06-10 | International Business Machines Corporation | Structure and method for a compact trench-capacitor DRAM cell with body contact |
| US6809368B2 (en) * | 2001-04-11 | 2004-10-26 | International Business Machines Corporation | TTO nitride liner for improved collar protection and TTO reliability |
| US6437388B1 (en) * | 2001-05-25 | 2002-08-20 | Infineon Technologies Ag | Compact trench capacitor memory cell with body contact |
| US6693041B2 (en) * | 2001-06-20 | 2004-02-17 | International Business Machines Corporation | Self-aligned STI for narrow trenches |
| US6541810B2 (en) * | 2001-06-29 | 2003-04-01 | International Business Machines Corporation | Modified vertical MOSFET and methods of formation thereof |
| US6551915B2 (en) * | 2001-07-03 | 2003-04-22 | Taiwan Semiconductor Manufacturing Co., Ltd. | Thermal annealing/hydrogen containing plasma method for forming structurally stable low contact resistance damascene conductor structure |
| US6452224B1 (en) * | 2001-07-23 | 2002-09-17 | International Business Machines Corporation | Method for manufacture of improved deep trench eDRAM capacitor and structure produced thereby |
| US6828615B2 (en) * | 2001-08-30 | 2004-12-07 | Promos Technologies, Inc. | Vertical internally-connected trench cell (V-ICTC) and formation method for semiconductor memory devices |
| DE10143650A1 (de) * | 2001-09-05 | 2003-03-13 | Infineon Technologies Ag | Halbleiterspeicher mit einen vertikalen Auswahltransistor umfassenden Speicherzellen sowie Verfahren zu seiner Herstellung |
| DE10149199B4 (de) * | 2001-10-05 | 2006-05-18 | Infineon Technologies Ag | Speicherzellenfeld und Verfahren zu seiner Herstellung |
| US6777737B2 (en) * | 2001-10-30 | 2004-08-17 | International Business Machines Corporation | Vertical DRAM punchthrough stop self-aligned to storage trench |
| DE10219123B4 (de) * | 2002-04-29 | 2004-06-03 | Infineon Technologies Ag | Verfahren zur Strukturierung keramischer Schichten auf Halbleitersubstanzen mit unebener Topographie |
| TW573344B (en) * | 2002-05-24 | 2004-01-21 | Nanya Technology Corp | Separated gate flash memory and its manufacturing method |
| US6635525B1 (en) * | 2002-06-03 | 2003-10-21 | International Business Machines Corporation | Method of making backside buried strap for SOI DRAM trench capacitor |
| KR100546852B1 (ko) * | 2002-12-28 | 2006-01-25 | 동부아남반도체 주식회사 | 반도체 소자의 제조 방법 |
| US6936511B2 (en) * | 2003-01-03 | 2005-08-30 | International Business Machines Corporation | Inverted buried strap structure and method for vertical transistor DRAM |
| KR100539276B1 (ko) | 2003-04-02 | 2005-12-27 | 삼성전자주식회사 | 게이트 라인을 포함하는 반도체 장치 및 이의 제조 방법 |
| TW591756B (en) * | 2003-06-05 | 2004-06-11 | Nanya Technology Corp | Method of fabricating a memory cell with a single sided buried strap |
| US6787838B1 (en) * | 2003-06-18 | 2004-09-07 | International Business Machines Corporation | Trench capacitor DRAM cell using buried oxide as array top oxide |
| KR100511045B1 (ko) | 2003-07-14 | 2005-08-30 | 삼성전자주식회사 | 리세스된 게이트 전극을 갖는 반도체 소자의 집적방법 |
| US6844591B1 (en) | 2003-09-17 | 2005-01-18 | Micron Technology, Inc. | Method of forming DRAM access transistors |
| US7012014B2 (en) | 2003-12-04 | 2006-03-14 | Taiwan Semiconductor Manufacturing Co., Ltd | Recessed gate structure with reduced current leakage and overlap capacitance |
| DE10361695B3 (de) | 2003-12-30 | 2005-02-03 | Infineon Technologies Ag | Transistorstruktur mit gekrümmtem Kanal, Speicherzelle und Speicherzellenfeld für DRAMs sowie Verfahren zur Herstellung eines DRAMs |
| TWI235426B (en) * | 2004-01-28 | 2005-07-01 | Nanya Technology Corp | Method for manufacturing single-sided buried strap |
| US7034352B2 (en) * | 2004-02-11 | 2006-04-25 | Infineon Technologies Ag | DRAM with very shallow trench isolation |
| US20050191807A1 (en) * | 2004-02-26 | 2005-09-01 | Nanya Technology Corporation | Method for forming shallow trench in deep trench structure |
| US7247905B2 (en) * | 2004-03-30 | 2007-07-24 | International Business Machines Corporation | Offset vertical device |
| KR100530496B1 (ko) | 2004-04-20 | 2005-11-22 | 삼성전자주식회사 | 반도체 장치, 리세스 게이트 전극 형성 방법 및 반도체장치의 제조 방법 |
| US7009237B2 (en) * | 2004-05-06 | 2006-03-07 | International Business Machines Corporation | Out of the box vertical transistor for eDRAM on SOI |
| DE102004029516B3 (de) * | 2004-06-18 | 2005-12-29 | Infineon Technologies Ag | Herstellungsverfahren für eine Schattenmaske in einem Graben einer mikroelektronischen oder mikromechanischen Struktur sowie Verwendung derselben |
| DE102004031694A1 (de) * | 2004-06-30 | 2006-01-19 | Infineon Technologies Ag | Herstellungsverfahren für einen Grabenkondensator mit einem Isolationskragen, der über einen vergrabenen Kontakt einseitig mit einem Substrat elektrisch verbunden ist, insbesondere für eine Halbleiterspeicherzelle |
| US6964898B1 (en) * | 2004-10-28 | 2005-11-15 | United Microelectronics Corp. | Method for fabricating deep trench capacitor |
| US7153737B2 (en) * | 2005-01-17 | 2006-12-26 | International Business Machines Corporation | Self-aligned, silicided, trench-based, DRAM/EDRAM processes with improved retention |
| TWI269434B (en) * | 2005-02-05 | 2006-12-21 | Nanya Technology Corp | Memory device with vertical transistor and trench capacitor and fabrication method thereof |
| US7232719B2 (en) * | 2005-03-28 | 2007-06-19 | Promos Technologies Inc. | Memories having a charge storage node at least partially located in a trench in a semiconductor substrate and electrically coupled to a source/drain region formed in the substrate |
| DE102005036561B3 (de) * | 2005-08-03 | 2007-02-08 | Infineon Technologies Ag | Verfahren zur Herstellung einer Verbindungsstruktur |
| JP2007134470A (ja) * | 2005-11-10 | 2007-05-31 | Toshiba Corp | 半導体装置及びその製造方法 |
| US20070232019A1 (en) * | 2006-03-30 | 2007-10-04 | Hynix Semiconductor Inc. | Method for forming isolation structure in nonvolatile memory device |
| US7439135B2 (en) * | 2006-04-04 | 2008-10-21 | International Business Machines Corporation | Self-aligned body contact for a semiconductor-on-insulator trench device and method of fabricating same |
| KR100833437B1 (ko) * | 2006-09-06 | 2008-05-29 | 주식회사 하이닉스반도체 | 낸드 플래시 메모리 소자의 제조방법 |
-
2006
- 2006-06-08 TW TW095120372A patent/TWI300975B/zh active
-
2007
- 2007-02-12 US US11/673,597 patent/US7553737B2/en active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102314943A (zh) * | 2010-07-07 | 2012-01-11 | 旺宏电子股份有限公司 | 非挥发性记忆体及其制造方法 |
| CN102314943B (zh) * | 2010-07-07 | 2014-05-14 | 旺宏电子股份有限公司 | 非挥发性记忆体及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US7553737B2 (en) | 2009-06-30 |
| US20080032476A1 (en) | 2008-02-07 |
| TW200802725A (en) | 2008-01-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5091487B2 (ja) | 半導体装置の製造方法 | |
| TW200910419A (en) | Frequency tripling using spacer mask having interposed regions | |
| TWI305669B (en) | Method for making a raised vertical channel transistor device | |
| CN113644028A (zh) | 一种分离栅功率器件及其制造方法 | |
| KR100764360B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| TW200805564A (en) | Method for forming self-aligned contacts and local interconnects simultaneously | |
| CN100505215C (zh) | 用于制造半导体器件的方法 | |
| JP2000188345A (ja) | 浅溝絶縁による半導体不揮発性メモリ装置の製作過程 | |
| JP2001044433A (ja) | 半導体素子の製造方法 | |
| TWI300975B (en) | Method for fabricating recessed-gate mos transistor device | |
| KR101506901B1 (ko) | 반도체 소자의 제조 방법 | |
| JP3963629B2 (ja) | 半導体装置及びその製造方法 | |
| JP4122181B2 (ja) | 二重ゲート酸化膜を有する半導体素子の製造方法 | |
| JP2004039734A (ja) | 素子分離膜の形成方法 | |
| KR20010003086A (ko) | 플로팅 게이트 형성 방법 | |
| CN101350328A (zh) | 栅氧化层的制造方法 | |
| KR100780658B1 (ko) | 반도체 소자의 제조 방법 | |
| JP2009004480A (ja) | 半導体装置の製造方法 | |
| TW200903654A (en) | Method of forming a gate oxide layer | |
| JP5446068B2 (ja) | 半導体装置の製造方法 | |
| TWI294664B (en) | Method of fabricating self-aligned gate trench utilizing asymmetric poly spacer | |
| TWI336933B (en) | Methods for fabricating a semiconductor device | |
| KR100480236B1 (ko) | 반도체 소자의 제조 방법 | |
| TWI380407B (en) | Method for fabricating deep trench dram array | |
| JP3588449B2 (ja) | 半導体記憶装置およびその製造方法 |