1299908 九、發明說明： 【發明所屬之技術領域】 本發明有關於半導體製程，特別是一種低溫多晶矽薄 膜電晶體之製造方法。 【先前技術】 在平面顯示器例如液晶顯示器（LCD)、有機電致發光顯 示器或無機電致發光顯示器中，薄膜電晶體一般是用做開 關元件來控制晝素之作業，或是用做驅動元件來驅動晝 素。薄膜電晶體依其矽薄膜性質通常可分成非晶矽(a-Si)與 多晶砍(poly-Si)兩種。與非晶砍薄膜電晶體相比較’多晶 矽薄膜電晶體有更高之電子遷移率、更佳之液晶特性以及 較少之漏電流。因此，利用多晶矽薄膜電晶體製作之顯示 器會有較高之解析度以及較快之反應速度。然而，多晶矽 薄膜電晶體之製程卻也有許多缺點，例如良率較差、製程 複雜、成本較高。習知製造多晶矽薄膜之方法之一為利用 準分子雷射（excimer laser annealing)，其缺點在於雷射光之 高成本與製程不穩定。相反地，非晶矽薄膜電晶體卻能以 較低之成本與較簡單且發展已成熟之製程來備製。然而， 隨著顯示器之尺寸越來越大、對電氣及液晶特性之要求越 來越高，使得傳統非晶矽薄膜電晶體之製程已無法滿足大 尺寸顯示器之需求。低溫多晶矽薄膜電晶體及其製程乃應 運而生。 圖1A至1D所示為製造低溫多晶矽薄膜電晶體之習知 方法之一。請參閱圖1A，首先提供一個基體11。於基體 681954-0321TW 6 1299908 11上形成一個圖案化第一導體層12。接著在圖案化第一導 體層12上形成一層第一絕緣層13。於第一絕緣層13上形 __ 成一層多晶矽薄膜層14。然後於多晶矽薄膜層14上形成 I% 一層掺雜之多晶石夕薄膜層16。 請參閱圖1B，接著定義出包含一層圖案化多晶矽薄膜 層141與一層圖案化掺雜之多晶矽薄膜層161之主動區。 其後，請參閱圖1C，於主動區上形成一層圖案化第二導體 層17,經由開口 18曝露出圖案化摻雜之多晶矽薄膜層151 春 之局部。接著，請參閱圖1D，對曝露出圖案化摻雜之多晶 矽薄膜層161之局部予以蝕刻，經由該開口 18曝露出圖案 化多晶砍薄膜層141之局部。虛線所不為此低溫多晶砍薄 膜電晶體作業時之電流1〇路徑。電流1〇係由圖案化第二導 體層17、蝕刻後之圖案化掺雜之多晶矽薄膜層162之一側 流入，經由圖案化多晶矽薄膜層141，然後由圖案化第二 導體層17、蝕刻後之圖案化摻雜之多晶矽薄膜層162之另 一側流出。此習之方法之缺點在於蝕刻圖案化摻雜之多晶 • 矽薄膜層151以曝露出圖案化多晶矽薄膜層141之局部 時，請參閱圖1D，可能損及圖案化多晶矽薄膜層141之表 面140,因而增加表面140之粗糙度，從而使電流1〇減小。 另外，圖案化摻雜之多晶矽薄膜層161具有一定厚度，其 蝕刻需一段時間。因此希望能有一種製作低溫多晶矽薄膜 電晶體之方法來克服上述之缺點，也希望能減少蝕刻圖案 化摻雜之多晶矽薄膜層161所需之時間。 【發明内容】 681954-0321TW 7 Ϊ299908 根據本發明其一且縣每 多晶石夕薄膜電晶體之;Λ : ’在此提供一種製造低溫 上形成-個圖宰化第匕含提供一個基體；於基體 Q系化弟一導體層；於 成-層第-絕緣層；於第一二 ¥體層上形 層；於多晶矽薄膜層上、、％:开'成-層多晶矽薄膜 輸第二絕緣層予以==絕緣層；將多晶石夕薄 ;層與-個位於圖案化多晶㈣膜層上之 層；於圖案化第二絕緣層上形成一層換緣 :摻雜之多晶發薄膜層上形成一個圖二“導： 多晶發薄腺@ '膜層之局部’以及將曝露出的摻雜之 之局曰部:、曰之局部予以移除使曝露出圖案化第二絕緣層 法，供一種製造低溫多晶石夕薄膜電晶體之方 導辦爲個基體；於基體上形成一個圖案化第- 第-^緣2案化第一導體層上形成一層第一絕緣層；於 沉積-層層多晶石夕薄膜層，·於多晶石夕薄膜層上 圖宰化以^非等向性钱刻將第二絕緣層予以 形成一個圖案化第二絕緣層；以非等向性韻刻將 =曰曰/臈層予以圖案化以形成—個位於 缘 彻層;於圖案化第二絕緣= 圖案化第- 該圖案化第二導體層曝露出位於 ° 一絶緣層上方的摻雜之多晶矽薄膜層之局部；以
681954-0321TW 1299908 及將曝露出的摻雜之多晶矽薄膜層之局部予以移除使曝露 出圖案化第二絕緣層之局部。 進一步根據本發明，在此提供一種低溫多晶矽薄膜電 晶體結構’其包含一個基體；一個位於基體上之圖案化第 一導體層；一個位於圖案化第一導體層上之第一絕緣層； 一個位於第一絕緣層上之圖案化多晶矽薄膜層；一個於圖 案化多晶石夕薄膜層上之圖案化第二絕緣層；一個位於圖案 化第一絕緣層上的圖案化摻雜之多晶矽薄膜層，該圖案化 摻雜之多晶矽薄膜層具有一開口使曝露出圖案化第二絕緣 層之局部；以及一個位於圖案化摻雜之多晶矽薄膜層上的 圖案化第二導體層，該圖案化第二導體層經由該開口使曝 露出圖案化第二絕緣層之局部。 【實施方式】 圖2A至2F為根據本發明其一具體實施例之製造低溫 多晶石夕薄膜電晶體之方法。請參閱圖2A，首先提供一個基 體21 ’例如玻璃基板，但不限定於玻璃基板。基體21之 厚度約為0.3至07釐米（mni)，但也可稍薄或稍厚。於基體 21上形成一個圖案化第一導體層22，例如可利用習知之物 理汽相沉積(PVD)或濺鍍製程於基體21先形成一層第一導 體層，然後利用習知之圖案化製程，例如微影與蝕刻，將 此第一導體層予以圖案化。圖案化第一導體層22之厚度約 為2000至3000埃(A)，但也可稍薄或稍厚。適合做為圖案 化第一導體層22之材料包含但不限定於銅（Cu)、鉻 (Cr)、鉬（Mo)、鉬鎢（MoW)以及鈦鋁鈦（TiAlTi)、鉬鋁 681954-0321TW 9 1299908 鉬（ΜοΑΙΜο)、或鉻鋁鉻(CrA1Cr)之複層結構。圖案化第一 導體層22係做為此製造中之低溫多晶梦薄膜電晶體之閘 極0 接著在圖案化第一導體層22上形成一層第一絕緣層 23，例如可利用習知之化學汽相沉積（CVD)或電漿輔助 CVD(PECVD)製程來備製。第一絕緣層23之厚度約為3〇〇〇 至4500埃(A)，但也可稍薄或稍厚。適合做為第一絕緣層 23之材料包含但不限定於氮化石夕（siiic〇n沾^丨和）、氧化石夕 (silicon oxide)及氡氧化石夕（siHc〇n 〇Xynitride)。第一絕緣層 23係做為此製造中之低溫多晶矽薄膜電晶體之閘極氧化 物。 然後於第一絕緣層23上形成一層多晶矽薄膜層24， 例如可利用習知之化學汽相沉積（CVD)或電漿辅助 CVD(PECVD)製程來備製，尤其是高密度電漿 CVD(HDPCVD)例如是電子迴旋加速器共振(ECR)CVD或 感應耦合電漿(ICP)CVD。 接著於多晶矽薄膜層24上形成一層第二絕緣層25， 例如可利用習知之化學汽相沉積（CVD)或電漿輔助 CVD(PECVD)製程來備製。適合做為第二絕緣層25之材料 包含但不限定於氧化矽(silicon oxide)。在本發明之一實施 例中，第一絕緣層23、多晶矽薄膜層24與第二絕緣層25 係於化學汽相沉積（CVD)或電漿辅助cVD(PECVD)製程之 同一反應室（chamber)中即時(匕-也幻依序備製，亦即在無須 破真空狀況下備製。 681954-0321TW 10 1299908 請參閱圖2B，利用習知之圖案化製程，例如微影與蝕 刻，將多晶矽薄膜層24與第二絕緣層25予以圖案化以形 成圖案化多晶矽薄膜層241與圖案化第二絕緣層251。圖 案化多晶矽薄膜層241之厚度約為1〇〇〇至15〇〇埃(入），但 也可稍薄或稍厚。圖案化多晶矽薄膜層241係做為此製造 中之低溫多晶石夕薄膜電晶體之通道(channei)。圖案化第二 絶緣層251之厚度約為1〇〇〇至15〇〇埃(人），但也可稍薄或 稍厚。圖案化第二絕緣層251係做為此製造中之低溫多晶 矽薄膜電晶體之通道防護層（CHP; channd pr〇tecti〇n)。 請參閱圖2C，於圖案化第二絕緣層251上形成一層摻 雜之多晶矽薄膜層26,例如可利用習知之化學汽相沉積 (CVD)或電漿輔助CVD(PECVD)製程，尤其是高密度電聚 CVD(HDPCVD)例如是電子迴旋加速器共振(ECR)CVD或 感應耦合電漿(ICP)CVD製程，在圖案化第二絕緣層251上 形成-層多晶㈣膜層之同時’導人摻雜氣體例㈣化氮 (PH3)來備製。在沉積雜雜之多晶⑪薄膜層26時，該換 雜之多晶㈣膜層26在其與圖案化多晶㈣膜層241之介 面處的沉積速率，約為每180秒2900〜4200埃 (2_〜420_80sec)，大於該摻雜之多晶石夕薄膜層％在其 與圖案化第二絕緣層251之介面處的沉積速率，約為每18〇 秒2100埃(21G_8GSee)。亦”者之沉積速率約為後者 之沉積速率的1.4〜2倍。如此使得圖案化第二絕緣層251 之上的摻雜之多晶⑦薄膜層26厚度遠小於圖案化多晶石夕 薄膜層241之介面處的換雜之多晶矽薄膜層％厚度。摻雜
681954-0321TW 1299908 之多晶=薄膜層26的厚度約為5GG〜2GGG埃(人）。 接著’清參閱圖2D’在形成該摻雜之多晶矽薄膜層 26之後’形成多個貫穿至圖案化第一導體層22之接觸孔 ^(contact hole)。在本發明之—實施例中，則在形成圖案化 第一絕緣層251之後，即形成多個貫穿至圖案化第一導體 層22之接觸孔29。又，在本發明之另—實施例中，圖案 化多晶石夕薄膜層241之面積不大於其投影至圖案化第一導 體層22處所相對應之該段圖案化第一導體層221(如粗框 線所標）之面積。而在本發明之再一實施例中，圖案化第二 絕緣層251之面積不大於其投影至圖案化第一導體層22處 所相對應之該段圖案化第一導體層221之面積。 請參閱圖2E，於摻雜之多晶矽薄膜層26上形成一個 圖案化第二導體層27，例如可利用習知之物理汽相沉積 (PVD)或濺鍍製程於摻雜之多晶矽薄膜層26先形成一層第 二導體層，然後利用習知之圖案化製程，例如微影與蝕刻， 將此第二導體層予以圖案化。圖案化第二導體層27之厚度 約為2000〜3000埃(A)，但也可稍薄或稍厚。適合做為圖案 化第二導體層27之材料包含但不限定於銅（Cu)、鉻 (Cr)、鉬（Mo)、鉬鎢（MoW)以及鈦鋁鈦（TiAlTi)、鉬鋁 鉬(ΜοΑΙΜο)、或鉻鋁鉻(CrA1Cr)之複層結構。圖案化第二 導體層27係做為此製造中之低溫多晶矽薄膜電晶體之源 極與汲極。該圖案化第二導體層27經由開口 28曝露出位 於圖案化第二絕緣層251上方的摻雜之多晶矽薄膜層26之 局部。 681954-0321TW 12 1299908 請參閱圖2F，以圖案化第二導體層27為罩幕，利用 習知之圖案化製程，例如微影與蝕刻，將將曝露出的摻雜 之多晶矽薄膜層26之局部予以移除，使經由開口 28曝露 出圖案化第二絕緣層251之局部。虛線所示為此低溫多晶 矽薄膜電晶體作業時之電流I!路徑。電流I!係由圖案化第 二導體層27、蝕刻後之圖案化摻雜之多晶矽薄膜層261之 一侧流入，經由圖案化多晶矽薄膜層241，然後由圖案化 第二導體層27、蝕刻後之圖案化摻雜之多晶矽薄膜層261 之另一側流出。電流Ιι亦可由前述該另一側流入，然後由 前述該侧流出。 與圖1D所示之習知結構相比較，在圖2F之結構中， 圖案化多晶矽薄膜層241受到圖案化第二絕緣層251之保 護而免於受後續對圖案化摻雜之多晶矽薄膜層26之蝕刻 製程的影響。另外，圖案化第二絕緣層251上之圖案化摻 雜之多晶矽薄膜層26之厚度較薄，因此蝕刻時間便得以縮 短。又，電流I!係由圖案化多晶矽薄膜層241之一侧邊流 入，然後由另一側邊流出。而在圖1D所示之習知結構中， 電流1〇係由圖案化多晶矽薄膜層141之一侧的上方流入， 然後由另一側的上方流出。電流Ιι之路徑有利於降低總路 徑阻值，從而使開啟電流Ιι大於1〇。 圖3A至3F為根據本發明另一具體實施例之製造低溫 多晶矽薄膜電晶體之方法。請參閱圖3A，首先提供一個基 體31。於基體31上形成一個圖案化第一導體層32，做為 此製造中之低溫多晶矽薄膜電晶體之閘極。接著在圖案化 681954-0321TW 13 1299908 第一導體層32上形成一層第一絕緣層33，做為此製造中 之低溫多晶石夕薄膜電晶體之閘極氧化物。然後於第一絕緣 ， 層上形成一層多晶石夕薄膜層34，例如可利用習知之化 ， 學汽相沉積(CVD)或電漿輔助CVD(PECVD)製程來備势， 尤其是高密度電漿CVD(HDPCVD)例如是電子迴旋^速 器共振(ECR)CVD或感應孝禺合電漿(jcp)cVD。 、 接著於多晶石夕薄膜層34上形成一層第二絕緣層35， 例如可利用習知之化學汽相沉積（CVD)或電漿辅助 • cvd(pecvd)製程來備製。在本發明之一實施例中，第一 絕緣層33、多晶矽薄膜層34與第二絕緣層35係於化學汽 相沉積(CVD)或電漿辅助C VD(PECVD)製程之同一反應室 (chamber)中即時(in_situ)依序備製。 清參閱® 3B，利用習知之圖案化製程，例如微影與餘 刻，將夕a曰石夕薄膜層34與第二絕緣層35予以圖案化以形 成圖案化多晶矽薄膜層341與圖案化第二絕緣層351。圖 案化多晶石夕薄膜層241係做為此製造中之低溫多晶石夕薄膜 電晶體之通道(channel)，而圖案化第二絕緣層351係做為 此衣k中之低 多晶矽薄膜電晶體之通道防護層（CHp; ch画el protection)。在本實施例中，係以非等向性餘刻將 多晶石夕薄膜層3 4與第二絕緣層3 5予以圖案化。因此，相 對於基體而言，該圖案化多晶石夕薄㈣341之底部寬度 大於該圖案化多晶石夕薄膜層341之7貝部寬度’而該圖案化 第二絕緣層351之底部寬度大於該圖案化第二絕緣層351 之頂部寬度。如此使得後續在形成圖案化第二導體層27之 681954-0321TW 14 1299908 時能避免斷線之問題發生。 請參閱圖3C，於圖案化第二絕緣層351上形成一層摻 雜之多晶矽薄膜層36，例如可利用習知之化學汽相沉積 (CVD)或電漿輔助CVD(PECVD)製程，尤其是高密度電聚 =，CVD)例如是電子超旋加速器 感，合電漿⑽)CVD製程，在圖案化第二絕緣層351上 形成一層多晶矽薄膜層之同時， 、十導入摻雜氣體例如磷化氫 (PH3)來備製。在沉積該摻雜之客 ^ 办 夕晶矽薄膜層36時，該摻 雜= 曰曰石夕薄膜層36在其與圖案化多晶石夕薄膜層⑷ 面處的沉積速率，約為备& 母180秒2900〜4200埃 80sec) ’大於該換雜之多晶石夕薄膜其 與圖案化第二絕緣層351之介面♦a 印處的沉積速率，約為每180 秒 2100 埃(2100A/180sec)。亦 + ^ , 即則者之沉積速率約為後者 之沉積速率的1.4〜2倍。如此佶％门〜 使件圖案化第二絕緣層351 之上的摻雜之多晶矽薄膜層36 ， 尽度遠小於圖案化多晶矽 薄膜層341之介面處的摻雜之客 丄， 夕晶矽薄膜層36厚度，因而 有利於縮短蝕刻時間。摻雜之客曰 獲〜薦埃(A)。 〜夕薄，的厚度約為 接著，請參閱圖3D，在％ + # a 〜成该摻雜之多晶矽薄膜層 36之後，形成多個貫穿至圖案化 … 未化弟一導體層32之接觸孔 39(contact hole)。在本發明之〜眷μ 例中，則在形成圖案化 第二絕緣層351之後，即形成客 &夕個貫穿至圖案化第一導體 層32之接觸孔39。又，在本取 七明之另一實施例中，圖案 化多晶矽薄膜層341之面積小於 J於其投影至圖案化第一導體 681954-0321TW 15 1299908 層32處所相對應之該段圖案化第一導體層321(如粗框線 所標）之面積。而在本發明之再一實施例中，圖案化第二絕 • •緣層351之面積小於其投影至圖案化第一導體層32處所相 / 對應之該段圖案化第一導體層321之面積。 請參閱圖3E，於掺雜之多晶矽薄膜層36上形成一個 圖案化第二導體層37，做為此製造中之低溫多晶矽薄膜電 晶體之源極與汲極。該圖案化第二導體層37經由開口 38 曝露出位於圖案化第二絕緣層351上方的摻雜之多晶矽薄 _ 膜層36之局部。 請參閱圖3F，以圖案化第二導體層37為硬罩幕，利 用習知之圖案化製程，例如微影與蝕刻，將將曝露出的摻 雜之多晶矽薄膜層36之局部予以移除，使經由開口 38曝 露出圖案化第二絕緣層351之局部。虛線所示為此低溫多 晶矽薄膜電晶體作業時之電流12路徑。電流12係由圖案化 第二導體層37、蝕刻後之圖案化摻雜之多晶矽薄膜層361 之一側流入，經由圖案化多晶矽薄膜層341，然後由圖案 ❿ 化第二導體層37、蝕刻後之圖案化摻雜之多晶矽薄膜層 361之另一侧流出。電流12亦可由前述該另一侧流入，然 後由前述該侧流出。 在說明本發明之代表性具體實施例時，本說明書可將 本發明之方法及/或製程表示為一特定之步驟次序；不過， 由於該方法或製程的範圍並不繫於本文所提出之特定的步 驟次序，該方法或製程不應受限於所述之特定步驟次序。 身為熟習本技藝者當會了解其它步驟次序也是可行的。所 681954-0321TW 16 1299908 ^，不應將本朗書所提出的蚊步驟次序視為對於 =利乾圍之限制。此外，亦不應將有關本發明之方法及 I程的中請專雜圍僅限制細#面所载之步 者 靶，熟習此項技藝者易於瞭解，該等 序之风 並且仍涵蓋於本發明之精神與_之内。、°以改變， 熟習此項技藝者應即瞭解可對上述各項 行變化，而不致悖離其廣義之發明性概念。、因卜只施例進 本發明並不限於本揭之特定具體實施例，而’應瞭解 如後载各請求項所定義之本發明精神及範內二喊蓋歸屬 【圖式簡單說明】 的修飾。 當併同各隨附圖式而閱覽時，即可 較佳具體實施例之前揭摘要以及上文詳細^明^本發明各 本毛明之目的’各ffi式中裏圖繪有現屬較佳之為建說明 例。然應瞭解本發明並不限於所繪之 具體實施 裝置。在各圖式中： 排置方式及致偉 方去圖1八至1D所示為製造低溫多晶矽薄臈電晶體來 冬曰二A至2 F為根據本發明其一具體實施例之匍 夕曰曰矽薄暝電晶體之方法； 之1造低溫 少曰圖3A至3F為根據本發明另一具體實施 夕曰曰矽薄祺電晶體之方法。 之4造低溫 【主要元轉魏_】 U 基體 圖案化第一導體層
681954-0321TW 17 1299908 13 第一絕緣層 14 多晶石夕薄膜層 16 摻雜之多晶矽薄膜層 17 圖案化第二導體層 18 開口 21 基體 22 圖案化第一導體層 23 第一絕緣層 24 多晶矽薄膜層 25 第二絕緣層 26 摻雜之多晶矽薄膜層 27 圖案化第二導體層 28 開口 29 接觸孔 31 基體 32 圖案化第一導體層 33 第一絕緣層 34 多晶矽薄膜層 35 第二絕緣層 36 摻雜之多晶矽薄膜層 37 圖案化第二導體層 38 開口 39 接觸孔 140 表面 681954-0321TW 18 1299908 141 圖案化多晶矽薄膜層 161 圖案化摻雜之多晶矽薄膜層 蝕刻後之圖案化摻雜之多 162 矽薄膜層 221 圖案化第一導體層之一段 241 圖案化多晶矽薄膜層 251 圖案化第二絕緣層 261 圖案化摻雜之多晶矽薄膜層 321 圖案化第一導體層之一段 341 圖案化多晶矽薄膜層 351 圖案化第二絕緣層 361 圖案化掺雜之多晶矽薄膜層 681954-0321TW 19