[go: up one dir, main page]

TWI228026B - Multilayer printed circuit board and method of manufacturing multilayer printed circuit board - Google Patents

Multilayer printed circuit board and method of manufacturing multilayer printed circuit board Download PDF

Info

Publication number
TWI228026B
TWI228026B TW092107995A TW92107995A TWI228026B TW I228026 B TWI228026 B TW I228026B TW 092107995 A TW092107995 A TW 092107995A TW 92107995 A TW92107995 A TW 92107995A TW I228026 B TWI228026 B TW I228026B
Authority
TW
Taiwan
Prior art keywords
substrate
conductive
circuit board
printed circuit
multilayer printed
Prior art date
Application number
TW092107995A
Other languages
English (en)
Other versions
TW200306775A (en
Inventor
Kentaro Fujii
Yoshio Watanabe
Toru Takebe
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of TW200306775A publication Critical patent/TW200306775A/zh
Application granted granted Critical
Publication of TWI228026B publication Critical patent/TWI228026B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/462—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0355—Metal foils
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/13—Moulding and encapsulation; Deposition techniques; Protective layers
    • H05K2203/1333—Deposition techniques, e.g. coating
    • H05K2203/135—Electrophoretic deposition of insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061—Etching masks
    • H05K3/064—Photoresists
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/386—Improvement of the adhesion between the insulating substrate and the metal by the use of an organic polymeric bonding layer, e.g. adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4623—Manufacturing multilayer circuits by laminating two or more circuit boards the circuit boards having internal via connections between two or more circuit layers before lamination, e.g. double-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
    • H05K3/4658—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern characterized by laminating a prefabricated metal foil pattern, e.g. by transfer
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

1228026 玖、發明說明： 【相關申請案的交叉參考】 本發明係基於2002年4月22日向日本專利局申請之日本 優先發明JP2002-1 1 9657，該案之全文以引用的方式併入本 文中。 【發明所屬之技術領域】 本發明係關於一種多層印刷電路板，其中複數導電層係 經由凸塊而彼此電連接，及關於一種製造多層印刷電路板 之方法。 【先前技術】 作為一種製造多層印刷電路板之方法，所謂增層法之實 施方式現如下所述。首先，在一内層基板上形成一導電圖 木’其次在形成導電圖案的内層基板上形成一絕緣層，然 後在絕緣層上進一步形成一導電圖案。重複此方法，形成 複數導電層。但是，增層法有其缺點，若一層發生任何故 障，則所有層將出現瑕疵，從而降低其生產率。另外，在 增層法中，因為層壓基板而重複一熱壓縮從而在一絕緣層 中出現裂缝，由此產生一瑕疵。為避免此問題，現有另一 種方法，其中一多層印刷電路板係藉由集成複數基板而製 成。每一具有導電圖案的基板藉以單獨製成，且層壓具有 絕緣層的基板以便集成。在此方法中，一金屬凸塊與一導 電圖案上係經由整體形成，在該導電圖案上，與每一基板 上建互一層間連接。將_導電膏黏附於金屬凸塊的尖端以 此集成基板，同時，-層間連接係藉由導電膏衝壓焊接金 84026-930909.doc -6- 1228026 屬凸塊而建立，在此位置 【發明内容】 與另一基板上建立層間連接。 舉例而言，該邋命* /争电霄係由具有一含有一硬化劑及— 膠著劑之環氣樹付匕、力 作為 十月曰 <銅微粒（直徑為1〇微米）所製成。 的部分層間連接φ 甘山 仕運又 ’/、中凸塊經由衝壓焊接而獲得，+ 性經由將銅微麫> +、山t ^ 次鲕與凸塊及導電圖案之尖端相接觸而 ' 心'於層間連接建立部分上的電阻值係不矛* 定或上升。 ’挺 作為另種昏試層間電連接之方法，現有一種方法，其 :使用* ‘焊料黏附即將與一基板連接之位置。但是， 田基板執仃軟溶（心fl〇w)製程用以安裝電子組件時，由於 其低/谷點，锡鉛焊料再次溶化並且膨脹，因此可能發生佈 線破損。 鑒於上述傳統問題，本發明提供一確定取得一具有低阻 值t層間連接之多層印刷電路板及一製造多層印刷電路板 之方法。 詳言之，本發明提供一多層印刷電路板，其可阻止建立 層間連接處使用的一導電膠之流動以此在層結合時阻止一 金屬漂移發生，及提供一製造多層印刷電路板之方法。 根據本發明之一實施例，一多層印刷電路板包括：一第 一基板，其具有於其一表面所形成之導電圖案及在另一表 面所形成之非穿透式接線開孔，開孔用於將導電圖案曝露 在外；一第二基板，其具有在與第一基板之另一表面相對 之一表面上形成之一導電圖案及一個於導電圖案上整體形 84026-930909.doc 1228026 成之導電凸塊；刀_ ru u. ,. ^ 及形成於弟一基板及第二基板之間之絕 袭曰八中第一基板及第二基板係經由將第二基板之凸 塊與弟-基板〈接線開孔連接且於凸塊及向接線開孔之外 ⑷曝路〈導電圖案之間插入一導電膠而集成。
此外’根據本發明々一余、A 貝她例，一製造多層印刷電路板 之方法包括以下步驟’在一第一基板之一表面上及將導電 圖术曝路於其另-表面之外之非穿透式接線開孔上形成一 等私圖案’在一與第一基板之另一表面相對之第二基板之 -表面上及導電圖案之導電凸塊上整體形成—導電圖案， 將-導電膠黏附在凸塊及/或接線開孔之底部，藉由於兩者 間插入一絕緣層將第二基板之凸塊與第一基板之接線開孔 連接以此集成第一基板與第二基板。 根據本發明之多層印刷電路板，層間連接藉由將於導電 :案上整體形成之導電圖案與在基板上形成之接線開孔接 一…建上^層印刷電路板藉由在凸塊與接線開孔接合處 層壓基板及熱壓基板而集成。因此，基板不需位移即可層 I此外凸塊與干盤係經由接線開孔中的導電膠而彼此 連接，其可阻止導電膠之擴散及金屬漂移之產生，因為執 仃-早個熱恩縮足矣。此外，由於凸塊與烊盤係經由導電 膠而連接，可確保建立層間連接。 【實施方式】 參考附圖詳細說明下文中一種應用本發明之多層印刷電 路板。 如圖1所示 種應用本發明之多層印刷電路板丨具有内 84026-930909.doc 1228026 層基板2、3及外層基板4、5。基板2、3、4、5與分別位於 其間的絕緣層6、7、8共同受到層壓且集成在—起。將絕緣 層6、7、8黏附於鄰近基板2、3、4、5。於此，較佳選擇為 使用一黏附劑，該黏附劑作為絕緣層6、7、8使用且具有與 :用於内層基板2、3及外層基板4、5之樹脂相同或相似之 塑性、。舉例而言，當使用—浸有熱固性環氧樹脂之玻璃纖 ’’隹用於基板2、3、4、5，將作為-熱固性黏附劑之一環氧 樹脂黏附劑用於絕緣層6、7、8。當將_熱塑性環氧樹脂用 於基板2、3 '4、5時’將一熱塑性黏附劑用於絕緣層6、7、 8°當然’熱固性環氧樹脂或熱塑性環氧樹脂其中任一種都 可用於基板2、3、4、5且另-種環氧樹脂可用於絕緣層6、 7、8 〇 舉例而3，内層基板2、3及外層基板4、5係由一浸有環 氧树脂之玻璃纖維所製成之絕緣基板。内層基板2具有一經 由圖案化一銅箔而於其一表面上形成之一内層導電圖案 11。在導電圖案11上，整體形成複數金屬凸塊12以此與外 層基板4之一導電層建立一層間連接。在内層基板2之另一 表面上，提供一用以黏附内層基板3之絕緣層7，而非提供 導私圖案。當然，也可以在内層基板2之另一表面上提供導 %圖案。内層基板2具有與内層基板3之凸塊16相接合之接 線開孔1 3 °接線開孔1 3未經穿透，以此將位於接線開孔i 3 底4之導氣圖案11之一邵分製成曝露於外。曝露之底部變 成焊盤lla ’於該焊盤上衝壓焊接内層基板3之凸塊16。於 内層基板3上提供之凸塊16及焊盤na經由一導電膠14彼此 84026-930909.doc -9 - 1228026 連接，該項步驟將於下文予以說明。 内層基板3具有—絲由闯安几 点…… 鋼落而於其-表面上形 電圖案15。在導電圖案15上，整體形成複數 /塊16以此於内層基板2之導電圖案U建立層間連 接。Γ層基板3之另-表面上，提供—用以黏附内層基板 T緣層8 ’而非提供導電圖案。當然，也可在内層基板3 表面上提供導電圖案。内層基板3具有與内層基板5 上才疋供（凸塊25相接合之接線開孔17。接線開孔π未經穿 透’以此將位於接線開孔17底部之導電圖如之一部分製 成曝露料。曝露之底錢鱗盤…，於該焊盤上衝壓焊 接内層基板5上提供之凸塊25。於内層基板5上提供之凸塊 -5及绛盤15a經由—位於其間之導電膠μ彼此連接，該項步 驟將於下文予以說明。 外層基板4具有一由一外層構成之外層導電圖案μ，該外 層導包圖案經由圖案化其一表面之一銅羯而形成。在外層 基板4之另一表面上，提供一用以黏附於内層基板二之絕緣 層6，而非提供導電圖案。當然，可於外層基板4之另一表 面上k供導電圖案。外層基板4具有與内層基板2之凸塊12 相接合之接線開孔丨9。接線開孔丨9未經穿透，以此將位於 接線開孔19底部之導電圖案18之一部分曝露於外。曝露之 底邵變成焊盤18a，於該焊盤上衝壓焊接内層基板2之凸塊 12 °於内層基板2上提供之凸塊12及焊盤18a經由導電膠14 彼此連接，該項步驟將於下文予以說明。 外廣基板5具有一由一外層構成之外層導電圖案21，該外 84026-930909.doc -10- 1228026 層導電圖案經由圖案化其一表面上之銅箔而形成。在外層 基板5之另一表面上也形成導電圖案22。在導電圖案2丨與導 黾圖案22之間，藉由穿透孔23建立層間連接。詳言之，位 於導電圖案21與導電圖案22之間之層間連接經由將一導電 霄24填入穿透孔23而建立。層間連接可藉由將氧化亞銅或 其類似物提供給穿透孔23内之一導電層且永久地將其填入 孔中而建立，或藉由氧化亞銅或其類似物填入整個穿透孔 而建立。在導電圖案22上，複數凸塊25經由整體形成以此 與内層基板3之導電圖案15建立層間連接。内層基板3之導 電圖案15上提供之凸塊25及焊盤15a經由位於其間的導電 膠14彼此連接，該項步驟將於下文予以說明。 在如上文所述之多層印刷電路板丨中，在將於導電圖案 11、15、18、22上整體形成之凸塊12、16、25與在基板2、 3、4上形成之接線開孔13、17、19相接合之後，層間連接 經由衝壓焊接而建立。多層印刷電路板1經由層壓基板2、 3、4、5而形成，其中凸塊12、16、25與接線開孔i3、17、 19連接以此定位並且熱壓它們以此集成。因此，在多層印 刷電路板1中，基板2、3、4、5無需位移即可層壓。此外， 在夕層印刷電路板1中，凸塊12、16、25及焊盤na、i5a、 18a經由接線開孔13、I?、19中的導電膠14而彼此分別連 接。因此，其可阻止導電膠M之擴散及經由導電膠14之擴 政而引起的金屬漂移的產生’因為執行一單個熱壓縮足 矣。此外，由於凸塊12、16、25及焊盤lla、15a、18a經由 導屯膠14而連接’所以可確定建立層間連接。而且，基板2、 84026-930909.doc -11 - 1228026 3、4、5藉由一作為絕緣層6、7、8之環氧樹脂黏附劑而彼 此黏附，由此可將多層印刷電路板丨製造的較薄。 其次，參考附圖說明該多層印刷電路板1之製造方法。首 先，參考附圖說明一多層印刷電路板2製造方法，在嗦多層 印刷電路板2上形成凸塊12與接線開孔13。如圖2所示夕^ 泊於内層基板2的兩邊經由層壓以此形成導電層3丨、w。於 此，在内層基板2之一表面上的導電層31成為一導電圖案 1 1及在後續方法中移除另一表面上的導電層32。 使用如圖3所示之一雷射33形成接線開孔13，在此位置上 一層間連接於内層基板2中的一内層基板3之一導電圖案15 及導電圖案11之間建立。使用雷射33形成該等接線開孔U 以此曝路内層基板2之一表面上之導電層3丨。詳言之，接線 開孔13經由使用感光性絕緣材料曝露紫外線輻射而形成以 此符合形成之孔直徑，或使用c〇2雷射、受激準分子雷射、 Nd : YAG雷射、電漿或其類似物。此方法之後，於内層基板 2實行去污處理以此化學移除接線開孔13内之樹脂沈積:。 如圖4所示，將一感光性抗電鍍33提供於内層基板2中的 導電層3 1中以此形成凸塊12。在使用一曝光膠片進行曝光 後，沖洗感光性抗電鍍33。在感光性抗電鍍33中，藉由執 仃上逑製程來形成開口 34以此將導電層3丨曝露於外，在此 區域形成凸塊12。其次，銅經由無電鍍或經由電鍍分散於 開口 34<内部，凸塊12於導電層31上整體形成。之後，如 圖5所，從内層基板3中剥除非必要之感今性抗電鍍33。 如圖6所示，於其上形成凸塊12之導電層31上電沈積一光 84026-930909.doc ' 12- 1228026 阻35,以藉由圖案化導電層31來形成導電圖案丨丨。藉由使 用攝影膠片曝光該光阻35用以形成導電圖案n並且顯影該 光阻35。如圖7所示，這項製程移除位於未形成導電圖案" 之區域中的光阻35。如圖8所示，隨後選擇性地蝕刻導電層 31。即僅蝕刻於導電層31上移除之光阻35之區域。將剩餘 光阻35從導電層31中移除。此外，内層基板2之另一表面之 導電層32亦係經由蝕刻而移除。因此，凸塊經由形成而於 内層基板3之導電圖案11上集成。 此外，凸塊16與接線開孔17於内層基板3上形成之方式與 在内層基板2上形成之方式相同，故於此省略該方法之詳細 說明。同時，由於除不形成凸塊外，外層基板4形成之方式 與在内層基板2上形成之方式相同，方法之詳細說明亦省 略。其次，一外層基板5如下述方式形成，意即，在使用一 包銅層壓板中一鑽孔器形成穿透孔23及在穿透孔23中填入 導黾同24之後，根據圖4至圖7所示一方法在其上形成導 電圖案21，22及凸塊25。 如圖9A至圖9D所示，基板2、3、4、5之上都具有圖案化 導電層，該等基板被層壓以此集成。當層壓該等基板時， 一樹脂黏附劑（這是一種熱塑黏附劑並且還當做一絕緣層） 被黏附於内層基板2之另一表面、内層基板3之另一表面及 外層基板4之另一表面。因此，基板2、3、4、5在經由將内 層基板2之凸塊12與外層基板4之接線開孔19相接合、將内 層基板3之凸塊16與内層基板2之接線開孔13相接合及將外 層基板5之凸塊2 5與内層基板3之接線開孔丨7相接合而彼此 84026-930909.doc -13 - 1228026 相對定位之後，層壓該等基板2、3、4、5。 當層壓如圖9A至9D所示之基板2、3、4 cojl 4、5時，將_導電 膠14黏附於凸塊12、16、25之尖端上。 於此，例如，使用經由一分散劑而均勻分散導電膠粒合 做導電膠14。該等導電膠粒係直徑為約若干nm(奈米）至丨^ nm之導電微粒。舉例而言，產生導電膠粒的方式為，在一 諸如氨或氯之惰性氣體中蒸發金屬，及將碰撞之金屬原子 擊入-氣體分子中，然後迅速冷卻凝結。因為該膠粒通常 係奈微粒，所以具有高度活性且溶點低。舉例而言，銀具 有-溶點，但是’―銀膠粒結塊之溫度比其溶點低、， 具體言之係約loot。因此，使用導電膠14可降低焊接凸塊 12、16、25及焊盤 11a、15a、18a之溫度。 舉例而言，使用難於被氧化之銀作為膠粒。使用直徑為 1〇 nm至50 nmi銀膠粒以此藉由分散劑來分散微粒。這是 因為若銀膠粒直徑大於50 nm，很難藉由分散劑來分散微 粒。儘管較小微粒較佳，然而就目前製造技術而言，會使 用直徑為1 0 nm之微粒。 士在導電膠1 4中’藉由如上述之膠粒混合作為一分散劑之 树月曰舉例而。，永丙浠樹脂作為分散劑使用。用以分 政膠粒之分散劑必需數量約為膠粒重量之6%及乾燥之膠 粒重K94%。即導電膠14所含樹脂較傳統導電膏所含樹 脂少，以此降低位於凸塊12、16、25及焊盤lla、15a、l8a 之間接合處之電阻值。此外，作為分散劑使用之樹脂分子 重量係約10000。 84026-930909.doc -14- 1228026 此外僅僅使用導電膠i 4中之膠粒用以連接凸塊】2、16、 25及:tf* 盤 11a、15a、iga。 此外：在導電膠U中，混合直徑大於膠粒之微粒。微粒 係可改善凸塊12、16、25及焊盤Ua、W、心之間黏附性 之锡銀合金。在銀錫合金中銀錫組合物比例係3.5至96.5。 如上所述，將導電膠14黏附於凸塊I2、16、25之尖端，導 電膠14經由錫銀焊料及於焊盤山、15a、18a上提供之錫銀 電鍍而匹配，因此改善凸塊12、16、25及焊盤⑴、…之 間黏附性。錫銀合金之微粒大於膠粒，約為ι〇微米，以此 含有錫銀合金之導電膠14可消除凸塊12、16、以各自高度 間之差別，因此可確定地結合焊盤Ua、15a、丨心。 銀膠狀落液藉由將分散劑混合到銀膠粒中並且經由水調 節，以重里计銀膠狀溶液與鍚銀合金組合物比例係自1 : 1 至10 ·· 1。該組合物比例係經由考慮凸塊12、16、25及焊盤 11a、15a、18a之間黏附性及凸塊12、16、25各自重量差別 而予以決定。 而且，就導電膠14而言，作為改善凸塊12、16、h及焊 盤11a、15a、18a之間黏附性之微粒，鍍銀之銅微粒可與錫 銀5至或代替錫銀合金（微粒相混合。舉例而言，鍵銀微 粒具有10至100微米之直徑。使用該等微粒，導電膠14經由 錫銀焊料及於焊盤11a、15a、18a上提供之錫銀電鍍及作為 太干盤11a、15a、18a之銅羯而匹配，由此改善凸塊I]、μ 25及焊盤！la、15a之間黏附性。藉由混合錫銀合金以此# 制凸塊12、16、25之高度差別。 84026-930909.doc 15 1228026 ，此外，就導電膠14而言’當經由熱衝壓焊接集成基板2、 J、4、5時（基板之間具有絕緣層6、7、8)，具有—直徑 為10至100微米的發熱材料微粒經由混合用以確定結合2 塊12、16、25及焊盤Ua、15a、18a。作為發熱材料之微粒， 可使用石、！、鐵氧體、金剛砂、欽酸鋇、礬土。因此軎藉 由熱衝壓焊接集成基板2、3、4、5時，可確_接凸塊Z 16、25及焊盤 ua、i5a、i8a。 舉例而言，將構造如上之導電膠14藉由以重量計25%之 水調節為約10泊（poise)。藉由將凸塊12、16、乃之尖端浸 於-保留於儲槽巾之導電膠巾且將其加熱m⑻。 燥1分鐘，以將導電膠14黏附到凸塊12、16、25之尖端。現 有其它方法將導電膠14黏附於凸塊12、Μ、25之尖端，諸 如藉由喷墨式印表機及分散機或其類似物。 除銀之外，用以導電膠14之膠粒可係金、銅。同時，作 為導電膠14,除使用該膠粒外，可使用一含有諸如現存銅、 銀、碳之微粒之導電膏。此外，導電膠M可連同凸塊12、 16、25之尖端黏附於焊盤11^15^18^或如下文所述僅 黏附於焊盤11 a、1 5 a、1 8 a。 在將導電膠14黏附於凸塊12、16、25之尖端以此層壓基 板2、3、4、5又後，將層壓基板2、3、4、5置於一壓縮處 理裝置上。該壓縮處理裝置可增壓3〇 kg/cm2以上且可最大 加熱至400°C。於此，以一使用銀當做膠粒為例，說明一製 U夕層印刷私路板1之方法。當藉由3 壓力加壓於該 等層壓基板2、3、4、5時，於130°C加熱30分鐘以此軟化作 84026-930909.doc -16- 1228026 為一熱硬化性樹脂及一黏附劑之環氧樹脂絕緣層6、7、8。 隨後，當於同一條件下增壓時，於1 80°C將該等層壓基板加 熱70分鐘以此硬化作為一熱硬化性樹脂之環氧樹脂。隨 後，當於同一條件下增壓時，於260°C將該等層壓基板加熱 1〇分鐘以此熔化凸塊12、16、25與焊盤Ua、15a、i8a之結 合邵分。因此，集成基板2、3、4、5，及實行如圖1所示之 多層印刷電路板1。而且，該集成方法係藉由一方法執行， 於孩方法中，在同一增壓條件下加熱至9〇。〇後，將該等層 壓基板以2 C /min之速率從90°C加熱至1 80°C (需要時間： 45分鐘）且維持40分鐘。 當使用一南頻率時，當藉由3 0 kg/cm2壓力加壓於該等層 層壓基板時，於130°C加熱30分鐘，然後在同一條件下增壓 時，於18(TC加熱70分鐘用以硬化作為一熱硬化性樹脂之玻 璃環氧樹脂。於該方法中，頻率係2·45 GHz，一功率輸出 係500 W，且一照射時間係1至2分鐘。 在上述製造方法中，層間連接經由將整體形成於導電圖 案11、15、18、22上之凸塊12、16、25與基板2、3、4上提 供之接線開孔13、17、19連接而建立。換言之，多層印刷 電路板1經由將基板2、3、4、5定位後各自層壓且熱壓而製 成。此外，於該方法中，通過接線開孔13、17、19中之導 電膠14將凸塊12、16、25及焊盤Ua、15a、18禮此連接， 導電膠14可阻止擴散。而且，因僅可實行—次熱恩縮就足 以防止金屬漂移之產生。同# ’由於藉由導電膠執行凸塊 12、16、25及烊盤Ua、15a、18a之間連接，可確定地建立 84026-930909.doc -17- 1228026 層間連接。此外，藉由作 气m㈣ 乍為、，巴，·豕層6、7、8之環氧樹脂黏合 ^用以黏附基板2、3、4、5，可制、土私々 板。 製k較溥的多層印刷電路 當於導電膠14中使用膠粒時， $』降低熱壓縮時溫度，由 此改吾其製造效率。由於導兩 田於學兒膠14所含樹脂少於傳統導電 月所含樹脂’因此可降低位於層間連接處之電阻值。 已說明在將導電勝14黏附於凸塊ΐ2、ΐ6、25之尖端後將 土板2、3、4、5加以層壓之實例。但是，在本發明中，可 以在將導電膠14黏附於接線開孔13、17、19底部之後（即 黏附於分別如圖10Α至10D所示之焊盤Ua、i5a、i8a)將基 板2、3、4、5加以層壓。現在，於此說明—黏附夾具，其 用以將導電膠u黏附於接線開孔13、17、19底部之焊盤 la i5a、18a。如圖11A所示，一夾具41具有一黏附部分 42 ’用於將導電膠14黏附於接線開孔13、17、^底部之焊 盤1 la、15a、18a。形成之黏附部分42至少長於接線開孔13、 、19之深度且具有一可容納膏狀導電膠14之尖端。 當製造黏附部分42以此容納膏狀導電膠14時，將夾具41 移向一儲槽43之方向，其中導電膠經由一未圖標驅動機構 保田在賞狀形式中（圖丨丨A中C )。當將黏附部分42浸入儲 槽43<導電膠C中，黏附部分42之尖端容納膏狀導電膠14。 隨後’如圖1 1B所示，藉由驅動機構將黏附部分42處容納導 電膠14之夾具41移向基板2、3、4之接線開孔π、17、19處。 藉由利用驅動機構移動夾具41，使其接近基板2、3、4之接 線開孔13、1 7、19，使容納於黏附部分42之膏狀導電膠！ 4 84026-930909.doc -18- 1228026 轉移到接線開孔13、17、19底部之坪盤Ua、15a、18a處。 見有另種方法將導電膠1 4轉移到位於接線開孔1 3、 17、19底部之焊盤Ua、15a、18a。參考圖12a至nD說明下 逑方法。首先，將一光罩膜46附於如圖12A所示之基板2、3、 4〈接線開孔13、17、19之開口邊的—表面上。使用一雷射 45移除位於接線開孔13、17、19形成區域的光罩膜以此 形成開口 49。在此實例中，藉由絲網印刷技術將導電膠14 印刷於接線開孔13、17、19底部之焊盤lu、上。 如圖12B所示，首先，將一具有與接線開孔13、17、19 對應圖形的絲網47放置於基板2、3、4上。將膏狀導電膠14 k供到絲網47上，一刮板48於絲網47上移動，然後將導電 膠14印刷於如圖12C所示的基板2、3、4上的光罩膜私上。 此時，由於光罩膜46具有與接線開孔13、17、19對應之開 口 49，不僅將導電膠14印刷到光罩膜46上，且亦印刷到曝
露於開口 49外部的焊盤lla、15a、18&上。之後，如圖i2D 所示，將光罩膜46從基板2、3、4中移去。在該方法之後， 僅將導電膠14印刷於接線開孔13、17、19底部的焊盤Ha、 15a 、 18a上。 根據上述方法，其中在將導電膠14黏附於接線開孔i3、 17 19上之後，基板2、3、4、5經由層壓而集成，可阻止 導電膠14擴散到除接線開孔13、17、19以外之區域。 附帶地，一種應用本發明之多層印刷電路板之形成方式 刀別如圖13A至1 3D所示。一多層印刷電路板5丨經由一如同 上述作為一内層基板之外層基板5的在其兩表面具有導電 84026-930909.doc -19- 1228026 圖案的-絕緣層而形成。詳言之，如圖13a至i3B分別所 示，多層印刷電路板51具有内層基板52、53及外層基板54、 55 〇 如圖13B所π，内層基板52具有組成經由圖案化兩表面上 銅箔而形成之一内層的導電圖案61、62。在導電圖案。及 導電圖案62之間，藉由於内層基板52上提供之穿透孔〇建 亙一層間連接。詳言之，導電圖案61及導電圖案62之間的 層間連接係經由將一導電膏64填入穿透孔63中而建立。或 者，層間連接可經由將一導電層提供到穿透孔63之一外圍 内表面上而建立，可經由銅金屬電鍍及永久填入穿透孔63 70成此導電層之提供。此外，在導電圖案61上，複數金屬 凸塊65經由整體形成以此建立外層基板54之一導電圖案 之層間連接。在導電圖案62上，複數金屬凸塊66經由整體 形成以此建立内層基板53之一導電圖案67之層間連接。且 將導電膠14黏附於凸塊65，66之尖端上。 如圖13C所示，内層基板53在其一表面具有一用以黏附内 層基板52之絕緣層56，而不具有一導電圖案。在内層基板 53之另一表面上，一内層導電圖案67經由圖案化一銅箔而 形成。在内層基板53之一表面上，形成接線開孔68以此連 接内層基板52之凸塊66。接線開孔68係未經穿透以此將位 於底部之導電圖案67之一部分製成曝露於外。曝露之底部 即將係内層基板52之凸塊66經由衝壓坪接處之焊盤67a。焊 盤67a及内層基板52之凸塊藉由導電膠14相互連接。此外， 在導電圖案67上，複數金屬凸塊69經由整體形成以此建立 84026-930909.doc -20- 1228026 外層基板55之導電圖案73之層間連接。 浚圖Ija所示，外層基板54具有一經由圖案化銅箔於其— 表面形成之一外層導電圖案71。在外層基板54之另一表面 上提供一用以黏附内層基板52之絕緣層57，而不形成一導 電圖案。當然，亦可於外層基板54之另一表面上提供導電 圖案。外層基板54具有與内層基板52之凸塊65相接合之接 、泉開孔72。接線開孔72係未經穿透，以此將位於接線開孔 72底邵<導電圖案67之一部分製成曝露於外。曝露之底部 成為内層基板52之凸塊65經由衝壓焊接處之焊盤7U。焊盤 7 la及内層基板52之凸塊65藉由導電膠14相互連接。 如圖13D所示，外層基板55具有一經由圖案化銅箔於其一 表面形成之一外層導電圖案73之一表面。在外層基板乃之 另一表面上，提供一用以黏附内層基板53之絕緣層58，而 不提供一導電圖案。當然，亦可於外層基板55之另一表面 上提供導電圖案。外層基板55具有與内層基板53之凸塊⑼ 相接合之接線開孔74。接線開孔74係未經穿透，以此將位 於接線開孔74底部之導電圖案72之一部分製成曝露於外。 曝露之底部即將係内層基板53之凸塊69經由衝壓焊接處之 焊盤73a。焊盤73a及内層基板53之凸塊69藉由導電膠μ相 互連接。 ' 在如上文所述之多層印刷電路板51中，在將於導電圖案 61、62、67上整體形成之導電凸塊65、66、的與在基板53、 54、55上形成的接線開孔68、72、74連接之後，層間連接 經由衝壓焊接而建立。多層印刷電路板5丨經由層壓基板 84026-930909.doc -21· 1228026 52、53、54、55而集成，在基板52、53、54、55處，凸塊 65、66、69與定位之接線開孔68、72、74經由連接且_ 焊接。因此，在多層印刷電路板51中，基板52、兄、^、 Μ無需位移即可受到層壓。此外，在多層印刷電路板η中， 凸塊65、66、69與焊盤67a、71a、73a藉由接線開孔H 74中之導電膠14相互連接。因此，可阻止導電㈣擴散。 此外’可阻止金屬漂移之生成，因為執行—單個熱壓縮足 矣。此外，由於凸塊65、66、69及坪盤67&、仏、73罐由 導電膠14相互連接’可確定地建立層間連接。此外，藉由 作為絕緣層56之環氧樹脂黏附劑將基板52、5卜54、…皮 此f附，由此可將多層印刷電路板51製造的較薄。 最後，儘管業已說明該等5個導電層實例’但是導電層數 !可以變化。上述實例及實施例僅係本發明實例。請注意， 本發明不僅限於該等實施例及實例，在不脫離本發明之範 圍下，根據本發明之辞$甘决 叹冲或其頒似可進行各種修正，組合 及再組合。 【圖式簡單說明】 圖係應用本發明〈多層印刷電路板之主要部分之剖 視圖； 一圖係層基板〈王要部分之剖視圖，該内層基板具有 -由於其兩邊黏附之一電性導電層構成之銅箱； 一回系'内層基板之主要部分之剖視圖，該内層基板顯示 一在其上形成之接線開孔之位置； @係Θ層基板〈王要部分之剖視圖，該内層基板顯示 84026-930909.doc '22- 1228026 於形成足銅箔及凸塊上提供之絲網印刷技術之位置； 圖5係一顯不形成凸塊之位置之内層基板之主要部分之 剖视圖； 圖6係一内層基板之主要部分之剖視圖，該内層基板顯示 —於銅箔上形成一光阻以此在其上形成一導電圖案之位 置； 圖7係一内層基板之主要部分之剖視圖，該内層基板顯示 根據導電圖案選擇性地移除光阻之位置； 圖8係一形成導電圖案之内層基板之主要部分之剖視圖； 圖9Α至圖9D分別係一顯示一層壓基板之位置之剖視圖； 圖10Α至圖i〇D分別係一顯示一將導電膠黏附於接線開 孔内部之位置之剖視圖； .圖UA及圖11B係說明使用一黏附組件將膏狀導電膠複 製到接線開孔内部之方法之示意圖； 圖12A至圖12D係使用絲網印刷技術將膏狀導電膠複製 到接*、線開孔内部之方法之示意圖； 圖UA至圖13D係使用基板說明多層印刷電路板之主要 要部分之示意圖，該基板在其兩邊具有一電性導電層作為 内層基板。 … 【圖式代表符號說明】 1,51 多層印刷電路板 2, 3, 52, 53 内層基板 4, 5, 54, 55 外層基板 6, 7, 8, 56, 57, 58 絕緣層 84026-930909.doc -23 - 1228026 11，15, 67 内層導電圖案 1 la，15a，18a，67a，71a，73a 焊盤 12, 16, 25, 65, 66, 69 凸塊 13, 17, 19, 68, 72, 74 接線開孔 14 導電膠 23,63 穿透孔 18, 21，71，73 外層導電圖案 22, 61，62 導電圖案 24, 64 導電膏 31,32 導電層 33 感光性抗電鍍 34, 49 開口 35 光阻 41 夾具 42 黏附部分 43 儲槽 46 光罩膜 47 絲網 48 刮板 84026-930909.doc - 24 -

Claims (1)

1228026 拾、申請專利範圍： 1. 一種多層印刷電路板，包括： —第一基板’其具有於其第一表面上形成之—導電圖 案及第二表面上形成之#穿透式接線開I，用以將 遠導電圖案曝露於外； —第二基板，其具有在其第一表面上形成之一導電圖 案，及一於導電圖案上整體形成之導電凸塊，該第一基 板之第一表面與該第一基板之第二表面相對；及 —於該第一基板及該第二基板之間形成之絕緣層， /、中，忒第一基板及戎第一基板藉由將該第二基板之 該凸塊與该第一基板之該接線開孔相接合及於該凸塊及 曝露於該接線開孔外部的該導電圖案之間插入一導電膠 而集成。 2 ·如申請專利範圍第1項之多層印刷電路板，其中該導電膠 包括導電膠粒。 3 ·如申請專利範圍第1項之多層印刷電路板，其中該導電膠 包括銀膠粒。 4·如_請專利範圍第！項之多層印刷電路板，其中該導電膠 包括混合於其中之導電膠粒及用以改善該凸塊與曝露於 該接線開孔外部的該導電圖案之間黏附性之微粒。 5·如申請專利範圍第4項之多層印刷電路板，其中改善黏附 性之該等微粒具有1微米至1 〇〇微米之平均直徑。 6 ·如申請專利範圍第2項之多層印刷電路板，其中將促熱中 之該等微粒進一步混合至該導電膠中。 84026-930909.doc 1228026 7 ·如申請專利範圍第1項之多層印刷電路板，將該導電膠黏 附於該凸塊的一尖端及/或該接線開孔的一底部。 8.如申請專利範圍第1項之多層印刷電路板，其中該絕緣層 係一熱塑黏附劑。 9· 一種製造多層印刷電路板之方法，其包括以下步驟： 於第一基板之第一表面上形成一導電圖案及一將該導 電圖案曝露於其第二表面外部之非穿透式接線開孔， 在與該第一基板之第二表面相對之第二基板之第一表 面上形成一導電圖案及於該導電圖案上整體形成一導電 凸塊， 將一導電膠黏附於該凸塊及/或該非穿透式接線開孔之 底部’ 藉由兩者之間插入一絕緣層將該第二基板之該凸塊與 忒第一基板之該接線開孔連接由此集成該第一基板及該 第二基板。 10·如申請專利範圍第9項之製造多層印刷電路板之方法，其 中該接線開孔係經由一於該第一基板上之雷射處理而形 成。 11 ·如申請專利範圍第9項之製造多層印刷電路板之方法，其 中在該接線開孔經由雷射處理於該第一基板上形成之 後，沈積係經由一去污處理而移除。 1 2·如申請專利範圍第9項之製造多層印刷電路板之方法，其 中該凸塊係藉由感光性抗電鍍執行微影技術形成一開口 而形成’在此位置處於該導電圖案上建立一層間連接， 84026-930909.doc 1228026 於該開口上執行—電鍍層，然後剝除該感光性抗電鍍。 13•如申請專利範園第9項之製造多層印刷電路板之方法，其 中該導電膠包括經由一分散劑而分散之導電膠粒。’、 14•如申請專利範圍第9項之製造多層印刷電路板之方法，其 中該導電膠包括經由一分散劑而分散之銀膠粒。 15如申請專利範圍第9項之製造多層印刷電路板之方法，其 中該導電膠包括混合於其中之經由一分散劑而分散之導 電膠粒’及用於改善該凸塊及曝露於該接線開孔外部之 該導電圖案之間黏附性之微粒。 1 6.如申請專利範圍第1 5項之製造多層印刷電路板之方法， 其中用於改善黏附性之該等微粒具有1微米至1 0 0微米之 平均直徑。 1 7.如申請專利範圍第13項之製造多層印刷電路板之方法， 其中將促熱中之該等微粒進一步混合至該導電膠中。 B4026-930909.doc
TW092107995A 2002-04-22 2003-04-08 Multilayer printed circuit board and method of manufacturing multilayer printed circuit board TWI228026B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002119657A JP2003318545A (ja) 2002-04-22 2002-04-22 多層型プリント配線基板及び多層型プリント配線基板の製造方法

Publications (2)

Publication Number Publication Date
TW200306775A TW200306775A (en) 2003-11-16
TWI228026B true TWI228026B (en) 2005-02-11

Family

ID=29207957

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092107995A TWI228026B (en) 2002-04-22 2003-04-08 Multilayer printed circuit board and method of manufacturing multilayer printed circuit board

Country Status (4)

Country Link
US (1) US8217276B2 (zh)
JP (1) JP2003318545A (zh)
CN (1) CN1230054C (zh)
TW (1) TWI228026B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4123206B2 (ja) 2004-08-31 2008-07-23 ソニー株式会社 多層配線板及び多層配線板の製造方法
JP4918780B2 (ja) * 2005-12-15 2012-04-18 凸版印刷株式会社 多層配線基板の製造方法、ならびに半導体装置
KR100735825B1 (ko) * 2006-03-03 2007-07-06 한국과학기술원 다층 패키지 구조물 및 그의 제조방법
KR100746361B1 (ko) * 2006-07-11 2007-08-06 삼성전기주식회사 인쇄회로기판 제조방법
US7582403B2 (en) * 2006-07-17 2009-09-01 E. I. Du Pont De Nemours And Company Metal compositions, thermal imaging donors and patterned multilayer compositions derived therefrom
KR100761706B1 (ko) * 2006-09-06 2007-09-28 삼성전기주식회사 인쇄회로기판 제조방법
JP4842167B2 (ja) * 2007-02-07 2011-12-21 新光電気工業株式会社 多層配線基板の製造方法
CN101583236B (zh) * 2008-05-12 2011-03-16 英业达股份有限公司 电路板及应用于该电路板的插入式元件的固定方法
JP2009290124A (ja) * 2008-05-30 2009-12-10 Fujitsu Ltd プリント配線板
JP5217640B2 (ja) * 2008-05-30 2013-06-19 富士通株式会社 プリント配線板の製造方法およびプリント基板ユニットの製造方法
JP5217639B2 (ja) * 2008-05-30 2013-06-19 富士通株式会社 コア基板およびプリント配線板
JP2009290135A (ja) * 2008-05-30 2009-12-10 Fujitsu Ltd プリント配線板の製造方法および導電性接合剤
CN102595778B (zh) * 2012-03-13 2015-12-16 华为技术有限公司 一种多层印制电路板及其制造方法
JP5489305B2 (ja) * 2012-06-27 2014-05-14 石原ケミカル株式会社 回路基板及び導電膜形成方法
JP5936570B2 (ja) 2013-03-21 2016-06-22 シャープ株式会社 構造体および無線通信装置
JP6511851B2 (ja) * 2015-02-19 2019-05-15 富士通株式会社 多層回路基板、半導体装置、多層回路基板の製造方法
CN104851926B (zh) * 2015-04-02 2017-03-15 山东拜科通新材料科技有限公司 一种用于背接触太阳能组件的电路装置及其制备方法
CN105895710A (zh) * 2016-04-22 2016-08-24 山东拜科通新材料科技有限公司 一种用于铝基柔性导电背板的电流引出装置
TW202414634A (zh) 2016-10-27 2024-04-01 美商艾德亞半導體科技有限責任公司 用於低溫接合的結構和方法
WO2018216597A1 (ja) 2017-05-26 2018-11-29 株式会社村田製作所 多層配線基板、電子機器、及び、多層配線基板の製造方法
US10631405B1 (en) * 2019-09-20 2020-04-21 Raytheon Company Additive manufacturing technology (AMT) inverted pad interface
JP7223672B2 (ja) * 2019-11-08 2023-02-16 日本特殊陶業株式会社 多層配線基板
EP4272249A4 (en) 2020-12-30 2024-12-25 Adeia Semiconductor Bonding Technologies Inc. STRUCTURE WITH CONDUCTIVE CHARACTERISTIC AND ITS MANUFACTURING METHOD

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56145603A (en) * 1980-04-14 1981-11-12 Matsushita Electric Ind Co Ltd Conductive composition
JPH0784051B2 (ja) * 1987-09-25 1995-09-13 宮腰機械製作株式会社 交換胴型輪転印刷機における交換胴交換装置
US5279711A (en) * 1991-07-01 1994-01-18 International Business Machines Corporation Chip attach and sealing method
US5203075A (en) * 1991-08-12 1993-04-20 Inernational Business Machines Method of bonding flexible circuit to cicuitized substrate to provide electrical connection therebetween using different solders
JP3059568B2 (ja) * 1992-01-23 2000-07-04 古河電気工業株式会社 多層プリント回路基板の製造方法
JP3378139B2 (ja) * 1996-03-19 2003-02-17 株式会社デンソー はんだ付け用のフラックス
US6245594B1 (en) * 1997-08-05 2001-06-12 Micron Technology, Inc. Methods for forming conductive micro-bumps and recessed contacts for flip-chip technology and method of flip-chip assembly
JPH11112148A (ja) * 1997-09-30 1999-04-23 Elna Co Ltd 多層プリント配線板
US6400018B2 (en) * 1998-08-27 2002-06-04 3M Innovative Properties Company Via plug adapter
JP2000086742A (ja) * 1998-09-16 2000-03-28 Hitachi Ltd エポキシ樹脂組成物及び導電性ペースト
US6207259B1 (en) * 1998-11-02 2001-03-27 Kyocera Corporation Wiring board
JP3074649B1 (ja) * 1999-02-23 2000-08-07 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 無鉛半田粉末、無鉛半田ペースト、およびそれらの製造方法
JP3753168B2 (ja) * 1999-08-20 2006-03-08 千住金属工業株式会社 微小チップ部品接合用ソルダペースト
JP3243462B2 (ja) * 1999-09-01 2002-01-07 ソニーケミカル株式会社 多層基板の製造方法
JP2001160686A (ja) * 1999-12-02 2001-06-12 Ibiden Co Ltd 多層プリント配線板及びその製造方法
JP2001358436A (ja) * 2000-02-10 2001-12-26 Ngk Spark Plug Co Ltd プリント配線板の製造方法及びそれを用いた多層プリント配線板
JP2001325831A (ja) * 2000-05-12 2001-11-22 Bando Chem Ind Ltd 金属コロイド液、導電性インク、導電性被膜及び導電性被膜形成用基底塗膜
JP2001352171A (ja) * 2000-06-09 2001-12-21 Matsushita Electric Ind Co Ltd 接着シート、接着シートを用いた回路基板及びその製造方法
JP2001358465A (ja) * 2000-06-16 2001-12-26 Hitachi Chem Co Ltd 多層プリント配線板およびその製造方法
JP4593752B2 (ja) * 2000-09-29 2010-12-08 イビデン株式会社 多層回路基板の製造方法
US6800223B2 (en) * 2001-08-24 2004-10-05 E. I. Du Pont De Nemours And Company Thermosetting electroconductive paste for electroconductive bump use
JP4191567B2 (ja) * 2003-09-18 2008-12-03 株式会社リコー 導電性接着剤による接続構造体及びその製造方法

Also Published As

Publication number Publication date
CN1454044A (zh) 2003-11-05
TW200306775A (en) 2003-11-16
US8217276B2 (en) 2012-07-10
JP2003318545A (ja) 2003-11-07
US20030196833A1 (en) 2003-10-23
CN1230054C (zh) 2005-11-30

Similar Documents

Publication Publication Date Title
TWI228026B (en) Multilayer printed circuit board and method of manufacturing multilayer printed circuit board
KR100466680B1 (ko) 덴드라이트 상호접속을 이용하여 박판에 대한 박막의 부착
TW200806137A (en) Printed wiring board and method for manufacturing printed wiring board
TW200826772A (en) Method of making circuitized substrate with solder paste connections
CN101331605A (zh) 电子部件内置模块和其制造方法
JP5007164B2 (ja) 多層配線板及び多層配線板製造方法
JP2008263188A (ja) 回路基板の製造方法
KR20070068268A (ko) 배선 기판의 제조 방법
JP2009016377A (ja) 多層配線板及び多層配線板製造方法
JP2003007768A (ja) 層間接続材、その製造方法及び使用方法
JP2010109180A (ja) 半導体装置内蔵基板の製造方法
JP5095952B2 (ja) 多層配線基板及びその製造方法
JPH11204943A (ja) 電子回路基板およびその製造方法
JP2008192878A (ja) 多層配線基板及びその製造方法
JP2010153438A (ja) 部品内蔵基板の製造方法
JP2005317943A (ja) プリント回路基板およびその製造方法
TWI454201B (zh) 用於製造印刷線路板之方法、印刷線路板及電子裝置
JP2002009440A (ja) 複合配線基板
JPH08274466A (ja) 多層印刷配線板の製造方法
JP2005039136A (ja) 回路基板および回路基板の接続方法
JP4292905B2 (ja) 回路基板、多層基板、回路基板の製造方法および多層基板の製造方法
JP2014130919A (ja) 多層プリント配線基板及びその製造方法
JP2004214227A (ja) 層間接続部及び多層配線板
JP2011018728A (ja) 積層配線基板及びその製造方法
JP4277723B2 (ja) 多層回路基板及び多層回路基板の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees