TWI220537B - Method for forming high voltage CMOS by retrograde ion implantation - Google Patents

Description

1220537 五、發明說明（l) 【發明所屬之技術領域】 本發明係有關一種咼墨元件（High Voltage Device )之製造方法’特別疋關於—種利用逆向（r e t r 〇 g r a d e ) 離子植入方式形成高壓互補式金氧半導體（CM0S )之方法 【先前技術】

按，高壓元件係應用於電子產品中需要以高電壓進行 細作的部份，通常在積體電路的架構中，有些產品在其輸 入/輸出（I /0 )區域中之控制元件會比在核心元件區域中 ^控制元件所需電壓更大，此輸入/輸出區域必須具有較 月匕耐更南電壓之兀件’以避免在高壓之正常操作下，發生 電流崩潰（breakdown)的現象，所以其結構與一般元件 並不相同。 —1知之南壓互補式金氧半導體元件（CM〇s)之構造 如第-圖所示，在一p型半導體基底1〇中先形成一N型井 ΝΜοΓγ·1 I12，然後再形成N型漂移（N_drift )區域14於 接==P型漂移（P_drift)區域16於咖區域 接、，於该基底10上形成場氧化層18、

oxide ) 20及多晶矽閘極2?，畀尨$τ虱化層〔gate 植入法在NM0S區域中形成N+型離於5亥基底10内以離3 區域一型離 source )及汲極（drain )。 乍為源極（ 上述習知的製程方式，其所 通道表面處靠近圖中城^之^型漂移區域14¾ A點的£域，其電力線分佈（

第5頁 1220537 五、發明說明（2)

Electric Field)密度較高’電位較為擁掩（p〇tentia Crowding )，使得N型漂移區域14所形成之空乏區（ Depletion Region )不足以抵抗高電壓的電力線分佈，進 而容易產生提前崩潰（Breakdown )。而為了提高崩潰電 壓，傳統的方法是降低N型漂移區域1 4的摻雜濃度，$而 增加空乏區的寬度，以達到提高崩潰電壓之目的。但是， N型^票移區域14的濃度降低，將提高通道（Channei )—於 J 阻，其導通電阻（0n-resistance)將提高，使 對$ 兀件之電流驅動（ϋϋΓΓ6ηΐ DriVlng)能力亦相 _ 用逆：：子i發明ί在針對前面所述之困擾，提出-種利 以式形成高壓互補式金氧半導體之方法， 放解決習知之該等缺失。 【發明内容】 方式日! 5主要目的，係在提供-種利用逆向離子植入 互補丄合互補式金氧半導體之方法，其所形成之高壓 壓更1半導體係具有更好的電性特性，且其耐崩潰電 尺问’電流驅動能力亦更大。 方式二=2 5另=目的，係在提供一種利用逆向離子植入 互補卞八=壓互補式金氧半導體之方法，其製作出的高壓 小，^ =二半導體之設計規格（design rule)可大大縮 1體兀件面積可有效縮小許多。 1 at月之再一目的，係在提供一種可改善閉鎖效應（ P effect)產生之高壓互補式金氧半導體的製造

五、發明說明（3) 方法。 導體基底上形成 離子植入方式， 摻雜之N型漂移 使摻雜離子驅 著在半導體基底 並於多晶矽閘極 驟，以分別在N 雜區域及重P型 洋加說明，當更 及其所達成之功 為達到上述之目的’本發明係在 有隔離結構及一犧牲氧化層；並利用逆 =高電壓離子植入形&重換雜彳區以 -域與P型漂移區i或；再經過熱製程處理， 入至基底中，而後移除該犧牲氧化層； 上形成一閘極氧化層與多晶矽閘極結構； 〜構二側之半導體基底中進行離子植入+ 里如移區域與P型漂移區域内形成重N型摻 換雜區域，其係作為源/汲極之用。 々 ^ 底下藉由具體實施例配合所附的圖式 容易瞭解本發明之目的、技術内容、特^ 效。 "、、 【實施方式】 本發明係以逆向（Retr〇grade )離子植入方式，於形 族有隔離結構之半導體基底内利用高電壓離子植入形成重 :，井區以及淡摻雜之N型漂移區域（N-dr i f t )與P型漂 移區域（P-drift)，其係可分別作為高壓互補式金氧^ 導體（CMOS)之NMOS區域及PMOS區域，且所形成之高壓互 補式金氧半導體係具有更好的電性特性，故可有效解決存 在於習知技術中之該等缺失。 ^胃第一（a)圖至第二（d)圖為本發明之較佳實施例於製作 向壓互補式金氧半導體之各步驟構造剖視圖，如圖所示， 本發明所揭露之方法係包括有下列步驟··首先，如第二（a

第7頁 1220537 五、發明說明（4) )圖所，提供一 P型半導體基底3 〇，利用化學氣相沈積技術 在半導體基底30表面依序形成一薄氧化層（Thin oxide) 、一氧化層及一圖案化氮化矽層（圖中未示），並以此圖 案化氮化矽層為罩幕，蝕刻該氧化層而形成如第二（a)圖 所示之場氧化（F i e 1 d 0 X i d e )隔離結構3 2 ;隨後钱刻去 除该氮化石夕層及該薄氧化層，然後再重新成長一層如圖所 示之犧牲氧化層（Sacrificial Oxide) 34。 接著，請參閱第二（b)圖所示，利用逆向離子植入（ retrograde ion implantation)方式，以400 〜800 千電 子伏特（KeV )左右之能量的高壓電，將磷等n型摻雜離子 以5*1 〇12〜1*1 〇丨4/平方公分（cm2)之濃度植入該半導體基 底30中而形成重掺雜之n型摻雜井區％ ;並以2〇〇〜6〇〇 KeV左右之能量’將填或砷等之n型摻雜離子以5*丨〇12〜i木 lj /cm2之濃度植入半導體基底3〇中而形成一淡摻雜之n型 你移區域38 ;再以1〇〇〜3〇〇 KeV左右之能量，將硼等1)型 摻雜離子以丨*1013〜丨*1〇14/⑶2之濃度植入該半導體基底30 之N型^參雜井區36中而形成淡摻雜之p型漂移區域4〇。 ，後:再經過熱製程處理，使摻雜離子驅入（心丨^一 ΊΪί導體基底3G中，以藉此驅人步㈣調整濃度分佈 子揎擊過的區域進行晶格結構之修補。而後並钱 刻去除該犧牲氧化層34。 ^ 閘極圖所示’在該半導體基底3G表面先成長一 n 巍^，於其上沈積形成一多晶矽層，並利用光阻 微…刻製程而分別於N型漂移區域38與該p型漂移區域

1220537 五、發明說明（5) 40上方形成多晶矽閘極結構44 於該多晶石夕閘極結構44二側之半導體基底3 〇中進行離 子植入步驟，而分別在半導體基底30及該N型漂移區域38 與P型漂移區域40内形成如第二（d)圖所示之重N型摻雜區 域46及重P型摻雜區域48，其中，該重N型摻雜區域κ係作 為N型漂移區域38之源/汲極，以形成關〇s結構，·而該重p 型摻雜區域48係作為P型漂移區域40之源/汲極，以形成 P Μ 0 S結構。 斤本發明所形成之高壓互補式金氧半導體（CM〇s )結構 如第二（d)圖所示，其位於場氧化隔離結構32下方之通道 (Channel )為N型漂移區域38或P型漂移區域之高濃产 點，而接近圖中A點之位置為濃度最低。由於場氧化隔$ 結構32下方通道之濃度遠大於一般習知的方法，且位於a 點位置的濃度反而可比習知技術的方法為更低。因此，依 本發明所形成的高壓CMOS的崩潰（breakdown)電壓可為 較高’且電流驅動（current driving)能力也大為改善 此外’利用本發明所製作出的高壓互補式金氧半導體 之設計規格（design rule )可大大縮小；例如，用以隔 絕NM0S與PM0S之場氧化隔離結構，如第二（d)圖中之χ2大 約為5 // m，其係遠小於習知技術於第一圖中之χι需約i 5 #爪 ’因此’本發明可有效使整體元件面積縮小許多。再者， 利用本發明之方法亦可改善閉鎖效應（latch —up effect )產生之問題者。

1220537 五、發明說明（6) 以上所述之實施例僅係為說明本發明之技術思想及特 點，其目的在使熟習此項技藝之人士能夠瞭解本發明之内 容並據以實施，當不能以之限定本發明之專利範圍，即大 凡依本發明所揭示之精神所作之均等變化或修飾，仍應涵 蓋在本發明之專利範圍内。 【圖 號簡單說明】 10 P型半導體基底 12 N型井 14 N型漂移區域 16 P型漂移區域 18 場氧化層 20 閘極氧化層 22 多晶石夕閘極 24 N+型離子摻雜區域 26 P+型離子摻雜區域 30 P型半導體基底 32 場氧化隔離結構 34 犧牲氧化層 36 N型摻雜井區 38 N型漂移區域 40 P型漂移區域 42 閘極氧化層 44 多晶矽閘極結構 46 重N型摻雜區域 48 重P型摻雜區域

1220537

第11頁

Claims (1)

1220537 六、申請專利範圍 1·一種利用逆向離子植入方式形成高壓互補式金氧半導 體之方法，其係包括下列步驟·· 提供一半導體基底，其上係形成有隔離結構及一犧牲 氧化層； 利用逆向離子植入方式’以高電壓離子植入形成重換 雜井區，以及淡摻雜之N型漂移區域與p型漂移區域 經 2 34 後移除該犧牲氧化層； 在該半導體基底上形成一閘極氧化層，並利用 刻製程形成多晶矽閘極結構；及 該多晶矽閘極結構二侧之半導體基底中進行 入步驟，而分別在該N型漂移區域與該p型潭 内形成重N型摻雜區域及重p型摻雜區 2 /汲極。 申請專利範圍第1項所述之方法，其令談 係為p型半導體基底，該重摻雜井區則為:型 申請專利範圍第1項所述之方法，复 為場氧化隔離結構。 、隔 申請專利範圍第3項所述之方法，盆 結構係利用一圖案化氮化矽層 ς τ該場 所形成者。 旱幕，蝕刻 申請專利範圍第1項所述之方法 古，其中該重 於 如 底 如 係 如 離 層 如 中，而 微影飿 離子植 移區域 作為源 導體基 摻雜井 離結 構 氧化隔 一氣化 摻雜 井

5 1220537

7 8 9 10 區係以40 0〜80 0千電子伏特（KeV)左右之能旦 摻雜離子以5*1012〜PiOH/平方公分（cm2 )之里/將 入該半導體基底中。 ，辰度植 如申請專利範圍第5項所述之方法，其中該摻 係為N型摻雜離子，較佳者為磷離子。 -千 如申請專利範圍第1項所述之方法，其中型严浐 區域係以2〇〇〜6〇〇千電子伏特（KeV )左右之能=广 將N型摻雜離子以5*1(F 平方公分里二、、曲 度植入該半導體基底中。 虎' ^申請專利範圍第7項所述之方法，其中該N型摻雜 離子係為磷離子或砷離子。 …、 f申睛專利範圍第1項所述之方法，其中該p型漂移 區域係以1〇〇〜3 00千電子伏特（KeV )左右之能量， 將P型摻雜離子以〜1*1〇14/平方公分（cm2)之濃 度植入該半導體基底中。 “ 申請專利範圍第9項所述之方法，其中該p型摻雜離 子係為硼離子。

第13頁