TW571112B - Semiconductor test system supporting multiple virtual logic testers - Google Patents

Description

571112 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 A7 B7 五、發明說明（1 ) 發明部份 本發明係有關半導體測試系 ^ ’諸如用以測試半導體 I置，諸如1C及以丨之自動河” ％ eU δ式裝備（ATE)，且更明確 曰β ’係有關一單個ATE军祐 η ππ ¥統’此行爲如多個邏輯測試 益，各與其他，以及一普涌窜如 4 ίθ _ _測試器分開及異步操 作。 發明背景 、在由半導體麵系統，難自義試裝備（ΑΤΕ)或 ic測試器測試半導體裝置，諸如IC及lsi中，提供具 有預定麵關之測試㈣（圖^ )於欲觀之半導體裝 tu之具遍s銷上。小導體測試系統接收來自測試下之裝置 反應測試信號所產生之輸出信號。輸出信號由具有特定時 問之脈閃信號抽樣，與預期値信號比較，以決定測試下之 半導體裝置是否正確執行預定之功能。 丨麵1 Μ概要方塊Ιϋ，顯示普通半導體測試系統之一例 。在tel 1之半導體測試系統中，一圖型產生器12接收 來自測試處理器11之測試資料。圖型產生器1 2產生欲 &供給波形製作器14之一測試圖型資料，及欲提供給圖 型比蛟益1 7 Z —預期値[Mi型。一時間産生器1 3產生時r f ili號’以同步整個測試系統Z操作。ί ί :圖1中，時間{曹 號提供給例如圖型產生器1 2，圖型比較器1 7，波形^ # 器1 4，及一類比比較器16。 時間産生器1 3並提供一测g式週期（測試比率）丨派^皮 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------訂---------^^1 - (請先閱讀背面之注意事項再填寫本頁) 571112 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（） 及時間資料至波形製作器1 4 。圖型（測試向量）資料訂 定”0"及"1 即測試信號波形之上升及下降邊緣。時間 資料（時間設定資料）訂定與測試週期脈波相對之波形之 上升及下降邊緣之時間（延遲時間）。時間資料一般亦包 含波形資訊，諸如一RZ(回至零），NRZ(不回至零）， 或EOR(排他或）波形。 根據來自圖型產生器1 2之圖型資料及來自時間產生 器1 3之測試週期脈波及時間資料，波形製作器1 4製作 具有特定波形及時間之測試信號。波形製作器1 4發送測 試信號經一驅動器15至DUT 19。波形製作器4包含定 置/復置正反器（未顯示），以製作欲提供給驅動器15 之测試信號。驅動器15調節測試信號之幅度，阻抗，及 /或轉換率，並施加該測試信號於DUT 19。 D U T 1 9出來之應信號由類比比較器 1 6與在預定 脈閃時間上之基準電壓比較。結果之邏衝信號提供至圖型 比較器1 7，在此’執行來自類比比較器1 6之結果邏辑圖 型及來自圖型產生器 12之預期値圖型間之邏輯比較。 圓型比較器1 7檢查二圖型是否相互符合，從而決定〇υΤ 1 9之通過或失敗。Μ偵得一失敗時，此失敗資訊提供給 失敗記憶器18，並與來自圖型產生器12之DUT 19之失 敗位址之資訊一起儲存，以執行失敗分析。 在普通技術中’此一半導體測試系統由一每銷構造（ 每銷測試器）或一共用資源構造（銷簇測試器）配置。在 此’每銷測試器指一半導體測試系統，其中，用以產生測 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) -^-- (請先閱讀背面之注意事 項再填 裝----.-- 寫本頁) 訂---------^91. 571112 A7 B7 五、發明說明（3 ) (請先閱讀背面之注意事項再填寫本頁) 試參數，諸如信號之所有硬體資源獨立提供給測試系統之 每一測試波道（測試銷）。結果，在一每銷測試器，測試 下之半導體裝置（DUT)之各種測試參數在DUT之每一銷 上可獨立設定。 一銷簇測試器指一半導體測試系統，其中，測試資源 ’諸如時間產生器及基準電壓通用於所有或預定數之測試 波道（測試銷）。具有共用資源之一 IC測試器（簇銷）結 構（如顯示於圖1)認爲經濟，但在測試高度複雜及高速 之近代1C裝置上彈性不足。與DUT之每一端銷共用測試 參數之共用資源測試器相較，每銷測試器較適用於測試高 速LSI，因爲可更自由產生複雜之測試圖型及時間，因其 可對DUT之每一端銷與其他銷獨立產生測試參數。在普 通每銷1C測試器，圖1中之時間產生器13及波形製作 器1 4分別提供給每一測試銷，即DUT之每一端銷。 在半導體測試工業中，需要平行測試多個裝置，以提 高測試效率。有可平行測試多個裝置之半導體測試系統。 經濟部智慧財產局員工消費合作社印製 圖2A及2B顯示用以同時測試多個半道體裝置之基本組 態之例。在圖2A中，二測試頭 TH1 及TH2連接至 自動測試裝備（ΑΤΕ)1〇，以平徑測試二裝置DUT1及DUT2 。在圖2B，二裝置DUT1及DUT2在連接至ATE 1〇 之單個測試頭TH上測試。 然而，在普通測試系統，在每銷或銷簇構造，測試銷 如一單群之銷處理，此等一起開始及運轉，直至測試程式 完畢爲止。換言之，此等普通測試系統執行平行測試，重 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 571112

經濟部智慧財產局員工消費合作社印製 複相同之測試圖型於一單個圖型記憶器上。故此，上述操 作具有限制，即每一裝置執行相同之測試圖型，及每一裝 置上之圖型需執行至完畢，即使在DUT之一上偵得一誤 差時亦然。 發明槪要 故此，本發明之一目的在提供一種半導體測試系統， 此作用如多個邏輯測試器，在此，每一邏輯測試器與其他 獨立且異步操作。 本發明之一另目的在提供一種半導體測試系統，此行 如多個邏輯測試器，在此，每一邏輯測試器在測試銷上 向由配置，反應欲測試之半導體裝置之需求。 本發明之一另目的在提供一種半導體測試系統，此能 在多個裝置上執行同步或異步平行測試。 本發明之一另目的在提供一種半導體測試系統，此能 平行執行多個測試程式，並簡化多個裝置平行測試之軟體 程式設計。 本發明之一另目的在提供一種半導體測試系統，此支 持虛擬多個邏輯測試器，具低成本及高測試彈性及測試效 率。 依據本發明’該半導體測試系統包含一主電腦，由執 行一测試程式而控制一半導體測試系統之整個操作；多個 銷單位’各具有裝置用以產生一測試圖型給測試下之半導 體裝S (DUT)之一指定之銷，並鑑定DUT之結果反應； 本紙張尺度翻中國國家標準（CNS)A4規格（210 X 297公爱） --------訂--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 571112 A7 B7 五、發明說明（） 一銷單位匯流排，設置於主電腦及多個銷單位之間，用以 發送資料，位址，控制信號，及時脈；及配置裝置，用以 當一單或群選擇位址由主電腦置於銷單位匯流排上時，配 置與測試下之裝置之輸入/輸出銷相對應之銷單位。 在支持多個虛擬測試器之本發明之測試系統中，群測 試銷機動分配給分開之測試下之裝置（DUT)或晶片上系統 (SoC).之分開之副系統。此等群由測試硬體分開定址，並 作爲分立之個別測試系統處理。群分配及選擇由一硬體機 構完成，此使主電腦可寫入群選擇位址（GSA)於銷單位匯 流排上。在虛擬測試器上所執行之測試可一起或分開開始 ，及獨立終止。如此，本發明可在單個測試系統上同時測 試多個不同之1C裝置。本發明之構想可應用於測試器每 銷構造或銷簇構造上。 附圖簡述 圖1爲槪要方塊圖，顯示普通半導體测試系統之結構 之一例’此根據週期蕋礎中所述之測試資料產生測試信號 及測試脈閃。 圖2A及2B爲槪要圖，顯示由半導體測試系統平行 測試多個測試下之1C裝置（DUT)之基本組態。 圖3爲槪要圖，顯示本發明之半導體測試系統之基本 結構’此支持用以平行测試多個不同裝置之多個虛擬邏輯 測試器。 圖4爲電路圖，顯示設置於圖3之半導體測試系統 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 X 297公釐） § --- -------------------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 571112 經濟部智慧財產局員工消費合作社印製 A7 ______ B7 _ 五、發明說明（6 ) 之每一銷單位中之一銷單位寫入解碼器之結構之例。 圖5 A-5I爲時間圖，顯示用以選擇銷單位並產生一測 試開始信號之圖4之銷單位群解碼器中所涉及之操作。 圖6爲電路圖，顯示用以提供有關本發明之多個虛 擬測試器中之每一銷之一測試終止信號之實施之例。 圖7A及7B爲槪要圖，顯示普通半導體測試系統及 本發明之多個虛擬測試器之圖型檔佈置及圖型載入流程。 圖8爲流程圖，顯示使用單個測試頭之本發明之半 導體測試系統中之平行測試之操作。 圖9爲流程圖，顯示使用二或更多測試頭之本發明 之半導體測試系統中之平行測試之操作。 圖1 〇爲流程圖，顯示用以測試一晶片上系統（SoC) 1C中之功能核心之本發明之半導體測試系統中之平行測試 之操作。 圖Π爲方塊圖，顯示用以平行測試三DUT之本發 明之半導體測試系統中之多個虛擬邏輯測試器之軟體/硬 體結構之例。 圖12爲流程圖，顯示在本發明之半導體測試系統之 圖10之平行測試前，用以指定一群虛擬邏輯測試器之程 序。 圖1 3爲流程圖，顯示由本發明之半導體測試系統中 之虛擬邏輯測試器執行圖1 0之平行測試之程序。 主要元件對照表 本紙張尺度適用中國國家標準（CNS)A4規格⑵Q χ 297公爱） --------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 571112 A7 B7 五、發明說明（） 經濟部智慧財產局員工消費合作社印則長 11 測試處理器 12 圖型產生器 13 時間產生器 14 波形製作器 16 類比比較器 17 圖型比較器 19 _測試下之裝置 31 主控制系統 32 銷單位/主控制介面 33 銷單位匯流排 35 銷單位 37 DOT裝載板 41 群選擇位址暫存器 4 2 單位卡位址組 43 比較器 45 及閘 47 或閘 48 解碼器 4 9 正反器 8 1 主測試程式 82 軟體程式工作 較佳實施例之詳細說明 本發明之半導體測試系統之基本組態顯示於圖3 此 --------------------訂--------- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 112 112 7 經濟部智慧財產局員工消費合作社印製 5 35ι-35, 及 A7 B7 五、發明說明（8 ) 支ί寸#個虛擬邏輯測g式器。本發明之多個虛擬邏輯測試器 可定義爲單個ATS(自動測試裝備）系統經由使用特定之 測ϋ式群控制硬體同時執行若干測試程式。圖3之例包含 一主控制系統（系統主電腦或主電腦）3丨，一銷單位主控制 器介面3 2，一銷單位匯流排3 3 ,多個銷單位 一 DUT裝載板37。 主控制系統31之主要工作在執行使用者測試程式， 及轉譯測試程式爲測試匯流排資料，此配置及執行銷單位 ’並取山測3結果。主控制系統可爲一單個電腦或電腦之 互接網路’各支持控制測試系統之軟體。例如一電腦，一 1作站’或個人電腦可控制使用者介面，且可連接至另一 電腦’控制操作該測試系統硬體所需之即時功能。 銷單位/系統控制器介面32配接主控制系統31至 銷單位匯流排33。銷單位/系統控制器介面32採取二形 態之一 ：（1)此可爲一主卡及一目標匯流排卡，由支持串列 或並列通訊議定之可撓性電纜連接，（2)此可爲一介面卡， 連接一單個系統背平面上之二分開之匯流排。 銷單位/系統控制器介面 32使主控制系統31可個 別或以可程式群寫入組態及控制資料至銷單位35,-35Ν。一 可程式群定義爲硬體機構，此使主控制系統31可寫入一 資料群選擇位址 （GSA)至一目標銷單位35上之一程式 群選擇位址暫存器中。當一特定群選擇位址聯同適當之群 資格碼及一目的地暫存器位址置於位址匯流排上時，匯流 排資料寫入於匹配該GSA群資料之所有銷單位35ι-35ν之 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） JLL. I, ------------訂---------^^^1 (請先閱讀背面之注意事項再填寫本頁) 571112 A7 _ B7 五、發明說明（9 ) 目標暫存器中。此一功能由圖4所示之每一銷單位35中 之一銷單位資料寫入解碼器5 3執行，如以後更詳細說明 〇 (請先閱讀背面之注咅W事項再填寫本頁) 銷單位35在產生一測試圖型給所分配之測試銷，並 鑑定DUT(測試下之裝置）銷之結果反應。銷單位35映 射於由一群之測試銷單位板（諸如64-256)所分配之一虛 擬測試單位，各可產生一測試圖型給一對應之DUT銷， 並鑑定其來自之結果反應。在本發明中，此銷單位分配在 主控制系統31之控制下自由且機動再配置。 通常在一銷單位 35上所執行之高階功能爲諸如：（1) 讀出測試終止之狀態，（2)載入測試圖型，（3)開始測試圖 型，（4)讀出圖型失敗位址，及（5)配置銷單位。在原 則上，此等爲與目前ATE系統所用相同之功能。此等功能 可施加於銷副組或群，此等代表一虛擬測試器。銷單位35 可具有微控制器，此局部處理此等功能之一些或一部份， 以簡化及加速處理。 經濟部智慧財產局員工消費合作社印製 虛擬測試技術可應用於一週期基礎之測試器或一事件 基礎之測試器二者。在傳統之週期基礎之測試器，根據包 括測試率，延遲時間，波形，及向量說明等測試資料產生 一測試圖型。在事件基礎之測試器，此爲測試器結構之新 構想，根據數値變化及時間資訊產生測試圖型。有關事件 基礎之測試系統之詳細說明提供於由本發明之同一受讓人 所擁有之美專利申請書09/406,300號。 如上述，主控制系統3 1作用如使用者與銷單位35ι- $紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 571112 A7 五、發明說明（ 3 5N之介面。主控制系統3丨使使用者能指令測試之開始 及停止操作’載入測試程式及其他測試條件，或執行測試 結果分析。主測試系統3 1經由銷單位匯流排33配接銷 單位3 5 ! - 3 5 N。如以上所簡述，主控制系統31由發送群選 擇位址至每一銷單位35中之銷單位寫入解碼器53，配置 ’及分配銷單位35。 圖.4顯示銷單位寫入解碼器53之一電路之例。銷 單位寫入解碼器設計在使主控制系統31可暫在寫入於單 個銷單位或同時多個銷單位成一群。在本發明中，使用群 暫存寫入功能，有效執行虛擬測試器控制操作。銷單位寫 入解碼器53宜設置於每一銷單位35中。銷單位寫入解碼 器53之用途在偵測來自主控制系統31之群選擇資料及 ®存器位址資料，並使指令及資料可到達所指定之銷單位 35之內部暫存器中。圖4亦顯示用以發送控制信號，位 址資料，時脈等之銷單位匯流排33之信號線。 在圖4之例中，銷單位寫入解碼器53包含一群選擇 位址暫存器41，一單位卡位址組42，比較器43及44， 及_ 45及46，或閘47， 解碼器48，及一正反器49。 _壤位匯流排33上之信號及資料之例包含一主（系統） 時脈，資料，暫存器位址，卡/群位址，一位址激發信號 ’〜卡/群選擇信號，一寫入/讀出選擇信號’及一銷匯 流排時脈。應汪意有許多方法實施本發明，且圖6之組 態爲〜例，僅供圖解之用。 在達成直接銷單位選擇（群寫入操作）中’位址線包 私紙張尺;艾適用中國國家標準（CNS)A4規格（210 X 297公釐 ------------ (請先閱讀背面之注意事項再填寫本頁) 訂--- 經濟部智慧財產局員工消費合作社印製 571112 A7 B7 五、發明說明（11) (請先閱讀背面之注意事項再填寫本頁) 含來自主控制系統 3 1之銷單位位址（卡/群位址）及銷 單位目標內部暫存器位址。資料線包含欲寫入於目標暫存 器中或自其中讀出之資料。在此，目標暫存器爲一暫存器 (未顯示），設置於每一銷單位內部，用於資料轉移。讀出 /寫入信號，卡/群選擇信號，及位址激發信號由主系統 控制器31驅動，以告訴銷單位35執行所命令之處理。 更明確言之，在圖4之方塊圖及圖5之時間圖中， 主控制系統31置資料DU圖5E)於資料線上，及卡/ 群位置G A i (圖5 G)及銷單位目標內部暫存器位址R A i ( 圖5F)於位址線上。資料Di欲轉送至所選之銷單位35 之目標暫存器中。卡/群位址GAi指示目標群識別號碼 c 經濟部智慧財產局員工消費合作社印製 當暫存器41中之群識別碼41符合卡/群位址時， 比較器43發出一符合信號。或且，當單位卡位址組42 中之位址符合卡/群位址時，比較器44發出一符合信號 。單位卡位址42中之位址由開關或特殊自動組態法設定 ，以獨有識別該銷單位。來自比較器42及44之符合信 號由及閘45及46排他。或閘47提供一激發信號解碼器 48，從而發送解碼之暫存器位址至目標暫存器。 及閘45及46二者亦供以控制信號，即位址激發信 號（園5C)，卡/群選擇信號（圖5H)，及寫入/讀出 選擇信號。在群寫入操作中，寫入/讀出選擇信號設定於 高位準（圖5D)，以指示一寫入操作，及卡/群選擇信號 設定於低位準，以指示群寫入操作。主控制系統31由銷 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） +4 571112 經濟部智慧財產局員工消費合作社印製 A7 B7 _ 五、發明說明（12) 匯k排時脈（圖5 B)之時間，編排位址激發信號自低至高 及自高至低位準（圖5C)之順序。如此，在完成該順序 時’如銷單位具有一暫存器符合卡/群位址CAi中所指 示之値，則資料Di儲存於由暫存器位址RAl定址之每一 銷單位內部暫存器。 群資料寫入之一主要功能爲能發送一同步之”開始測 s式"號至一虛擬測試群。在虛擬測試群中之銷單位3 5 均在同一系統主時脈邊緣上開始測試。ATE系統之一普通 層面爲有一主系統時脈，所有系統時間自此獲得。當目標 暫存器由解碼器4 8指定時，一激發信號提供至正反器4 9 ，由此’在次一銷匯流排時脈之時間，產生一開始測試信 號’如顯示於圖51之時間圖及圖4之電路圖。 本發明之特色之一爲能由一銷單位3 5獨立產生一測 試終止信號，此傳播至銷匯流排，以終止指定給銷單位3 5 之測試，同時指定給其他銷單位之測試不受影響。主控 制系統3 1偵測測試終止信號，並可對與測試終止信號關 聯之銷單位3 5進行一新測試。圓6顯示用以執行偵測測 試終止信號之此一能力之電路圖之一例。 最少，測試終止發生於測試圖型之應到終點，或由 偵得測試下之裝置之非預期輸出。由控制主電腦監視測試 終止信號。於偵得有效之测試終止信號時，主電腦取出並 處理來自測試硬體之測試結果。 在多個虛擬測試器平行操作之本發明中，需要偵測多 個"测試終止"信號，此可由主控制系統31監視。在 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） +& I, --------訂--------- (請先閱讀背面之注意事項再填寫本頁) 571112 A7 B7_____ 五、發明說明（13) (請先閱讀背面之注意事項再填寫本頁) 圖6之例中，銷單位匯流排3 3包含多個”測試終止" 信號，此等可機動分配給一虛擬測試群。在一虛擬測試群 內，每一銷單位需能確認銷單位匯流排3 3之指定線上之 一 π測試終止"信號。 此可由使用銷單位35之一標準接線"或"安排於 測試終止"信號來達成。故此，在圖6之例中，銷單 位35i-35ν各包含一多工器52，一選擇暫存器54，及開 放集器驅動器Di·。由於偵得一誤差，例如，提供一測試終 止信號至多工器52 ，此由來自選擇暫存器54之資料選 擇。如此，測試終止信號轉移至銷單位匯流排，並因而經 山所選擇之開放集器驅動器Dr而至主控制系統3 1。 多個DUT 邏輯測試之虛擬測試技術使每一虛擬測試 器可與每一其他虛擬測試器同步或異步運轉。每一虛擬測 試器具有其自已版本之測試圖型，與所有其他分開執行。 有一優點，即多個裝置之虛擬測試圖型之碟儲存器約小於 其標準ATE圖型對乎N倍。此記憶器減小之理由以下參 考圖7A及7B作簡要說明。 經濟部智慧財產局員工消費合作社印製 碟儲存器之減小來自一事實，即在用以平行測試多個 裝置之標準ATE系統中，諸如顯示於圖7A，一副圖型 63A在一單個圖型檔61 A中重複倍乘。副圖型63A 爲測 試一單個裝置所需之測試圖型。 如此，該檔之整個大小 可由副圖型（SP)之大小乘該圖型之重複（PR)次數計算， 此等於SPxPR。 然而，在圖7B所示之虛擬測試器中， 副圖型檔63B或測試一單個裝置之圖型再使用並載入於每 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 4^ 571112 A7 B7 _ _ 五、發明說明（M) 一虛擬測試器中。如此，總圖型檔6 1 B之大小爲副圖型檔 6 3 B之大小。 (請先閱讀背面之注意事項再填寫本頁) 多個（平行）DUT邏輯測試用之普通 ATE系統中之 測說圖型由目標裝置之一水平重複之測試圖型構成。此具 有限制，即測試圖型需在所有裝置上立刻平行同步執行。 僅同步操作之限制爲在任一其他DUT仍在測試之期間中 ’不容許已發現偏差之裝置移動測試圖型之其他部份。然 而，在本發明中，由偵得構成虛擬測試器之對應銷單位之 測試終止信號，發起DUT換新及新測試，與其他虛擬測 試器分開。 異步平行測試主要減少整個測試時間。在異步測試中 ’每一 D U T測試工作可以最大速度進行，且無需等待執 行與測試中之其他裝置同步之測試函型（如在同步測試中） ◦同步測試需要再同步之排程，此導致加長整個測試時間 〇 _ 8及9顯示本發明之多個虛擬邏輯測試器中多個 經濟部智慧財產局員工消費合作社印製 DUT測試之流程圖。在普通ATE邏輯測試系統中，無簡 單之排程演算法來實施平行測試，每一測試程式依欲測試 之裝麗及所屬之測試圖型定製。在支持多個測試之本發明 之半導體測試系統中，可使用簡單之演算法，容易達成平 行測試在成批裝載之處理器上之裝置，諸如顯示於圖2B。 此演算法之一例顯示於圖8之流程圖。 在第一步驟S11，載入-一測試計劃於測試系統中。 测試計劃指示欲平行測試"N D U T"。在步驟s 1 2，系統配置 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） «__________________ 571112 經 濟 部 智 '慧 財 產 局 員 工 消 費 合 作 社 印 製 A7 B7 五、發明說明（15) 銷分配組，並例示銷分配爲"N "虛擬測試器於硬體中。 然後，程序進行至步驟s丨2，以例示"N"測試程式，並映 射每一個至每一虛擬測試器。在步驟S14，該程序命令一 測試處理器裝載N DUT。在步驟S 1 5，所有測試程式工作 同#或異少開始。在此步驟，所選之銷單位平行供應測試 圖型至DUT，並鑑定來自DUT之反應輸出。 在歩驟S 1 6 ’該程序等待所有測試程式工作停止。當 測"式Μ廷益上之d u T之所有測試程式工作停止時，系統 輸出所有測試結果至測試處理器，俾在步驟S丨7中存庫。 如此，測試之DUT依據測試結果分類。在步驟s丨8，程序 命令測試處理器退出測試頭上之DUT。在步驟s 1 9，決 定測p式之4·導體裝置是否爲最後之dut。如測試裝置爲最 後之DUT，則程序在步驟S2〇終止，如並非最後DUT， 則程序進行回至步驟S14 ，以重覆步驟S14-S19之步驟中 之程序’直至所有半導體裝置均經測試爲止。 在支持多個測試之本發明之半導體測試系統中，可使 用單個演算法，容易達成在多個單一 DUT處理器上平行 測試各裝置’如圖2A所示。此演算法之例顯示於圖9 之流程圖。 在第一步驟S21，載入測試計劃於測試系統中。測試 計劃指示欲平行測試"NDUT"。測試計劃並指示测試處理器 映射DUT。在步驟S22，程序配置銷分配組，並具例示銷 分配爲"N "虛擬測試於硬體中。然後，該程序進行至步 驟S23’以例示"N"测試程式，並映射每一個至每一虛 I. I、--------訂—------ (請先閱讀背面之注意事項再填寫本頁) 571112 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明（16：； 擬測試器及測試處理器。在步驟s 24，該程序命令測試處 理器裝載N DUT。在步驟S25，所有測試程式工作同步 或異步開始。在此步驟，所選之銷單位平行供應測試圖 型至DUT，並鑑定來自DUT之反應輸出。 在步驟S26 ’程序等待所有測試程式工作停止。當測 試處理器上之DUT之所有測試程式工作停止時，程序進 行至步驟S27，在此’系統輸出所有測試結果至測試處理 器’由此，D U T依據測試結果分類。在步驟S 2 8，程序 命令測試處理器退出測試頭上之DUT。在步驟29，決定 測試之半導體裝置是否爲最後之DUT。如測試之裝置爲 最後之DUT，則程序在步驟S20終止，如並非最後DUT ’則程序進行回至步驟S24 ，以重覆步驟S14-S19之步驟 中之程序，直至所有半導體裝置均經測試爲止。 平行測試S〇C(晶片上之系統）副系統之方法與平 行測試分_分立之邏輯裝置相似，此爲平行施加測試信號 組於SoC裝置之核心。使用同步或異步平行之虛擬測試 能力，可容易處理SoC裝置之測試。普通測試系統可平 行施加同步測試信號，但此等不能異步平行施加測試信號 組。異步測試之二主要優點爲：（1)一些副系統間之操作問 題僅在異步測試中披露，及（2)裝置之整個測試時間可減 少，因爲每一測試工作可以其最大速度進行，且通常無需 與測試中之其他副系統再行同步。 當在本發明之虛擬測試器上平行異步測試 SoC爵j系 統時，可使用諸如圖10所示之一簡單之演算法。在_ 10 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 49- 經濟部智慧財產局員工消費合作社印製 571112 A7 ----------Β7____ 五、發明說明（17) 程序之開始，在步驟S3 1，載入一測試計劃於測試系統中 °測試計劃指示欲由Ν測試程式平行測試N SoC副系 統。在步驟S32，程序配置銷分配組，並例示銷分配爲" N"虛擬測試器，並映射每一 SqC副系統之每一虛擬測試 器測試埠銷。然後，該程序進行至步驟S 3 3，以例示"N" 測試程式，並映射每一個至每一虛擬測試器。在步驟S34 ’程序命令測試處理器裝載S〇C裝置。在步驟S35，所有 '測試程式工作開始。在此步驟，分配之虛擬測試器平行供 應測試圖型至SoC裝置，並鑑定其輸出之反應。 在步驟S36，程序等待所有測試程式工作停止。當測 試處理器上之SoC副系統之所有測試程式工作停止時，程 序進行至步驟S37，在此，測試系統輸出所有測試結果至 測試處理器，由此，依據測試結果分類SoC。在步驟S38 ’程序命令測試處理器退出測試頭上之SoC。 在步驟39 ’決定測試之SoC是否爲最後之DUT。 如測試之SoC 爲最後之DUT，則程序在步驟S40終止，如並非最後 DUT’則程序進行回至步驟S34 ，以重覆步驟S34-S39中 之程序’直至所有半導體裝置均經測試爲止。 使用虛擬測試之此 S 〇 C方法之優點爲測試中之每一 副系統之測試程式及圖型容易識別及隔離，而非埋入於連 結之圖型及測試建立中。此使測試工程師可容易發展S〇C 之副系統測試程式及測試圖型，並去錯。而且，此隔離之 说力κΓ谷易副系統特性化。 圖11顯示配置用以平行測試三 DUT之虛擬測試系 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） --------訂--------- (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印制π 571112 A7 B7 五、發明說明（） 統之軟體及硬體方塊圖之一例。在本例中，軟體程式工 作82(虛擬測試工作VT1) ’ 83(虛擬測試工作VT2)，及 84(虛擬測試工作VT3)爲由"測試計劃"所例示之相同 測試程式之例，此爲一主測試程式81。在本例中，假 設在測試程式中僅有一測試圖型DTP由測試服務核心86 發送。且假設務DUT1-3僅具有二銷稱爲DPI及DP〇。 測試圖型DTP包含各個別測試銷DPI及DPO之測試副 圖型，此經由測試單位匯流排驅動器8 7及測試單位匯流 排硬體介面8 8提供至銷單位3 5 ! - 3 5 6 (或圖1 1中之銷單位 1 _6) 〇 而且，參考圖1 2，圖1 1之安排中之測試計劃程序之 例如下。在步驟S51，測議計劃載入於測試系統中。然後 ，程序進行至步驟S52，以配置工作VT1，由測試服務核 心86使銷單位處理RPDI及RPDO用於銷單位1及2 。此等處理RPDI及RPDO由虛擬測試工作VT1使用， 作爲其對DUT1之銷DPI及DPO之參考。在步驟S53 ，測試副圖型DTP載入於DUT1之銷DPI之銷單位 RPDI(銷單位1)中。 然後，該程序進行至步驟S54，在此，銷單位RPDI( 銷單位1)及RPDO(銷單位2)成群映射至虛擬測試群基 準RVTDROUP。 爲製造一虛擬群，該系統可用以控制銷單 位群，此製造每一群之獨有群選擇位址。在最簡單之情形 ，此等爲開始於” 1"之所分配之整數，及每一新群增1。 此獨有之群號數寫入於需要對該群反應之單位之GSA(群 ____QA-- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) --------訂·--------線在 571112 經濟部智慧財產局員工消費合作社印製 A7 B7__ 19 五、發明說明（） 選擇位址）暫存器中。 在步驟S56，系統移送虛擬測試工作VT1以及其測試 銷之基準RPDI及RPD◦及RVTGROUP，作爲其虛擬測試 群。然後，在步驟S57，決定是否所有虛擬測試工作均分 配。如爲是，則程序在步驟S59終止，如爲否，則程 序進行至步驟S58， 以對工作VT@-VT3重覆步驟S52-S57 ，使用.DUT2-DUT3及有關之銷單位3-5。 在設定圖1 2之程序中之測試計劃後，依圖1 3之流 程圖所示之方式執行平行測試程序。在圖1 3之例中，程 序開始於步驟S61，俾在步驟S 62中，設定包含測試位準 ，銷RPDI及RPD〇之載入及驅動臨限。在步驟S63， 開始虛擬測試群 RVTGROUP 之測試。爲開始虛擬測試 群之所有銷單位一起，分配獨有之GSA(群選擇位址）給 該群。此可由硬體執行，使用正確之開始控制字資料，使 用--群選擇信號，寫入選擇信號，RVTGROUP GSA位址 ，及正確之單位控制暫存器位址。 在步驟S64，程序等待虛擬測試群RVTGROUP工作停 止。當DUT1-DUT3之_擬測試群工作停止時，在步驟 S65，系統接收該虛擬測試群之通過/失敗資訊。然後， 程序進行至步驟S65，在此’測試系統輸出該虛擬測試群 RVTGROUP之所有測試結果。在步驟S66，程序命令測試 處理器退出測試頭上之DUT卜DUT3。在步驟S67，決定該 測試之DUT是否爲最後DUT。如爲是，則程序在步驟 S70終止，如爲否，則裝載新DUT，且程序進行回至步驟 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 〇〇 --------訂--------- (請先閱讀背面之注意事項再填寫本頁) 571112 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（2Q) S62，以重覆步驟S62_68之程序，直至所有DUT經測試爲 止。 如以上所述，在支持多個虛擬測試器之本發明之測試 系統中，機動分配群測試銷給SoC之分開之DUY或分開 之副系統。此等群由測試硬體分開定址及處理，作爲分離 之個別測試系統。群分配及選擇經由硬體機構達成，此使 主電腦可寫入群選擇位址（GSA)於銷單位匯流排上。在 此等虛擬測試器上所進行之測試可一起或分開開始，及獨 立終止。如此，本發明可在單個測試系統上同時測試多個 不同之1C裝置。本發明之構想可應用於測試器每銷構造 或銷簇構造上。 本發明之半導體測試系統可達成以下效果： (1) 可異步及同步平行測試一 SOC中之副系統。 (2) 可平行規劃多個銷單位，加速測試器組態。 (3) 組態中之彈性。 (4) 簡化多個DUT測試之硬體控制。 (5) 簡化多個DUT系統之軟體程式設計。 雖此處僅特別顯示及說明較佳之實施例，但應明瞭鑑 於以上述說及在後附申請專利之範圍內，本發明可作許多 修改及改變，而不脫離本發明之精神及預定範圍。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ^ 裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁)

Claims (1)

1. 571112 g8S 六、申請專利範圍 1. 一種支持用以平行測試多個裝置之多個虛擬測試器 之半導體測試系統，包含： (請先閱讀背面之注意事項再填寫本頁) 一主電腦，由執行一測試程式，控制半導體測試系統 之整個操作； 多個銷單位，各具有裝置用以產生一測試圖型給一測 試F之半導體裝置之一指定之銷，並鑑定測試下之裝置之 結果反應； 一銷單位匯流排，設置於主電腦及該多個銷單位之間 ，用以發送資料，位址’控制信號，及時脈；及 配置裝置，用以當一群選擇位址由主電腦置於銷單位 匯流排上時，配置與測試下之裝置之輸入或輸出銷相對應 之銷單位。 2. 如申諝專利範圍第丨項所述之支持多個虛擬測試器 之半導體測I!式系統’其中，用以配置銷單位之裝置包含一 銷單位寫入解碼器設置於每一銷單位中，俾可寫入群選擇 位址於一對應之銷單位之一程式群選擇位址暫存器中，當 該暫存器由主電腦辨認時。 經濟部智慧財產局員工消費合作社印製 3 ·如申請專利範圓第1項所述之支持多個虛擬測試器 之半導體測試系統，其中，測試在多個虛擬測試器上一起 或分開開始及獨立終止。 4.如申請專利範圍第1項所述之支持多個虛擬測試器 之半導體測試系統，其中’每一銷單位指定給半導體測試 系統之一或更多銷，其中，測試下之裝置之輸入或輸出銷 連接至一對應之測試銷。 -24- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） 571112 A8 B8 C8 D8 六、申請專利範圍 (請先閱讀背面之注意事項再填寫本頁) 5·如申請專利範圍第1項所述之支持多個虛擬測試器 之半導體測試系統，其中，每一銷單位指定給半導體測試 系統之一群測試銷，其中，該群中之測試銷之數可在主電 腦之控制下機動變化。 6.如申請專利範圍第1項所述之支持多個虛擬測試器 之半導體測試系統，其中，每一銷單位指定給半導體測試 系統之一群測試銷，俾每一銷單位獨立測試多個測試下之 裝置之一。 7·如申請專利範圍第1項所述之支持多個虛擬測試器 之半導體測試系統，其中，每一銷單位機動指定給半導體 測試系統之一群測試銷，俾每一銷單位工作如一獨立測試 器’以測試多個試下之裝置之一，其方式爲一銷單位之一 測试操作與其他銷單位同步或異步執行。 經濟部智慧財產局員工消費合作社印剔农 8·如申請專利範圍第1項所述之支持多個虛擬測試器 之半導體測試系統，其中，每一銷單位機動指定給半導體 測試系統之一群測試銷，俾每一銷單位工作如一獨立測試 器’以測試多個試下之裝置之一，其方式爲一銷單位之一 测試操作與其他銷單位一起或分開開始，及與其他銷單位 分開終止。 9.如申請專利範圍第2項所述之支持多個虛擬測試器 之半導體测試系統，其中，該銷單位寫入解碼器包含： 辨認裝置，用以辨認程式群選擇位址暫存器中之一銷 單位之一群選擇位址； 接收裝置，用以自銷單位匯流排接收群位址資料，此 -25 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 571112

   指不銷單位中之一目標暫存器所屬之群，測試資料寫入於 其中； 經濟部智慧財產局員工消費合作社印制农 六、申請專利範圍 比較裝置’用以比較銷單位之群選擇位址及來自銷單 心匯流排之群位址資料’並當其間相符合時，產生一激發 信號；及 一解碼器’用以當接收激發信號時，對群位址資料解 碼’以_入測試資料於銷單位之目標暫存器中。 10·如申請專利範圍第9項所述之支持多個虛擬測試 器之半導體測試系統’另含有裝置，用以在銷單位組成群 後’在主時脈之時刻產生一測試開始信號。 1 1 ·如申請專利範圍第1項所述之支持多個虛擬測試 器之半導體測試系統，另包含裝置，用以由每一銷單位產 生一測試終止信號，在此，每一銷單位分配有半導體測試 系統之一群測試銷，用作一獨立之測試器。 1 2.如申請專利範圍第1 1項所述之支持多個虛擬测試 器之半導體測試系統，其中，主電腦監視測試終止信號， 並停止產生測試終止信號之銷單位之測試程序，同時繼續 其他銷單位之測試程序。 1 3.如申請專利範圍第11項所述之支持多個虛擬測試 從之半導體測β式系統’其中，主電腦監視測試終止信號， 並改變產生測試終止信號之銷單位之測試下之裝置，以開 始其一新測試，同時繼續其他銷單位之測試程序。 1 4 ·如申請專利範圍第1 1項所述之支持多個虛擬測試 器之半導體測試系統，其中，主電腦監視測試終止信號， „·-------訂---------線"^· (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -26^ 經濟部智慧財產局員工消費合作社印製 571112 §8S _ 六、申請專利範圍 並配置已產生測試終止信號之銷單位之測試銷之組群，變 換該銷單位之測試下之裝置，以開始一新測試，同時繼續 其他銷單位之測試程序。 15 ·如申請專利範圍第11項所述之支持多個虛擬測試 器之半導體測試系統，其中，用以產生測試終止信號之裝 置包含一開放集器驅動器，設置於每一銷單位，以發送測 試終止fH號至銷單位匯流排。 1 6. —種支持用以平行測試多個裝置之多個虛擬測試器 之半導體測試系統，包含： 一主電腦’由執行一測試程式而控制一半導體測試系 統之整個操作； 多個銷單位’各具有裝置用以產生一測試圖型給測試 下之半導體裝置之一指定之銷，並鑑定測試下之裝置之結 果反應； 一銷單位匯流排，設置於主電腦及多個銷單位之間， 用以發送資料，位址，控制信號，及時脈； 配置裝置，當一群選擇位址由主電腦置於銷單位匯流 排上時’用以配置與測試下之裝置之輸入或輸出銷相對應 之銷單位；及 開始裝置’用以開始及終止每一銷單位之一測試程序 ，與其他銷單位不相關聯； 其中’每一銷單位與其他銷單位同步或異步測試該等 测試下之裝置之一。 ;-------訂---------線 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ^ΤΓ-