TW557500B - Method for producing semiconductor component - Google Patents
Method for producing semiconductor component Download PDFInfo
- Publication number
- TW557500B TW557500B TW091101099A TW91101099A TW557500B TW 557500 B TW557500 B TW 557500B TW 091101099 A TW091101099 A TW 091101099A TW 91101099 A TW91101099 A TW 91101099A TW 557500 B TW557500 B TW 557500B
- Authority
- TW
- Taiwan
- Prior art keywords
- silicon
- layer
- manufacturing
- semiconductor device
- dopant
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 57
- 239000004065 semiconductor Substances 0.000 title claims abstract description 57
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 105
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 102
- 239000010703 silicon Substances 0.000 claims abstract description 98
- 239000002019 doping agent Substances 0.000 claims abstract description 79
- 238000000034 method Methods 0.000 claims abstract description 71
- 238000009792 diffusion process Methods 0.000 claims abstract description 24
- 230000004888 barrier function Effects 0.000 claims abstract description 23
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 13
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 13
- 239000007943 implant Substances 0.000 claims abstract description 8
- 229910052751 metal Inorganic materials 0.000 claims description 45
- 239000002184 metal Substances 0.000 claims description 45
- 238000002513 implantation Methods 0.000 claims description 27
- 230000000295 complement effect Effects 0.000 claims description 24
- 239000012535 impurity Substances 0.000 claims description 24
- 239000004575 stone Substances 0.000 claims description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical group [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 12
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 12
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 11
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 10
- 229910052796 boron Inorganic materials 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 10
- 239000013078 crystal Substances 0.000 claims description 9
- 238000000206 photolithography Methods 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 8
- 229910052698 phosphorus Inorganic materials 0.000 claims description 7
- 239000011574 phosphorus Substances 0.000 claims description 7
- 229910044991 metal oxide Inorganic materials 0.000 claims description 6
- 150000004706 metal oxides Chemical class 0.000 claims description 6
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 6
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 239000010937 tungsten Substances 0.000 claims description 6
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical group N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 4
- 239000010931 gold Substances 0.000 claims description 4
- 229910052737 gold Inorganic materials 0.000 claims description 4
- 229910052760 oxygen Inorganic materials 0.000 claims description 4
- 239000001301 oxygen Substances 0.000 claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims description 4
- 241001674048 Phthiraptera Species 0.000 claims description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 239000004020 conductor Substances 0.000 claims description 2
- 239000000126 substance Substances 0.000 claims description 2
- 101000663403 Hordeum vulgare Serpin-ZX Proteins 0.000 claims 1
- 150000001875 compounds Chemical class 0.000 claims 1
- -1 nitride nitride Chemical class 0.000 claims 1
- 238000005121 nitriding Methods 0.000 claims 1
- 230000003647 oxidation Effects 0.000 claims 1
- 238000007254 oxidation reaction Methods 0.000 claims 1
- 238000001459 lithography Methods 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 241000287828 Gallus gallus Species 0.000 description 1
- FFBHFFJDDLITSX-UHFFFAOYSA-N benzyl N-[2-hydroxy-4-(3-oxomorpholin-4-yl)phenyl]carbamate Chemical compound OC1=C(NC(=O)OCC2=CC=CC=C2)C=CC(=C1)N1CCOCC1=O FFBHFFJDDLITSX-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052702 rhenium Inorganic materials 0.000 description 1
- WUAPFZMCVAUBPE-UHFFFAOYSA-N rhenium atom Chemical compound [Re] WUAPFZMCVAUBPE-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
- H10D84/0172—Manufacturing their gate conductors
- H10D84/0174—Manufacturing their gate conductors the gate conductors being silicided
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
- H10D84/0172—Manufacturing their gate conductors
- H10D84/0177—Manufacturing their gate conductors the gate conductors having different materials or different implants
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/02—Manufacture or treatment characterised by using material-based technologies
- H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
- H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Electrodes Of Semiconductors (AREA)
Description
5575ΌΌ
本案係為一種半導體 金氧半電晶體元件製造方 元件製造方法，尤指 法〇 一種互補式 發明背景 一 氣半電日日體是現今半導製 兀，而隨著載子種類之不 之基本單 與N通道金氧半電晶體 ，主要有氣半電晶體 一般最常被使用的而在疋件速度之考量下， 晶體，但為作為载子之N通道金氧半電 有P通道金氧半電日巧"盥里，同時於一晶片上同時完成 半電晶體製程ΛΒΘΛ ϊί金氧半電晶體之互補式金氧 互補式金氧半電 ？參見第-® ’其係目前常用之 石々萁杧1Π 電日曰體製绝過程中之一構造示意圖，其中於 μ" ^上形成一氧化矽絕緣層11後再依序形成一多晶石夕 圖Γ金屬層13(通常為石夕化鷄，來構成尚 中夕曰，、之閘極構造層，而在N通道金氧半電晶體區域 θθ矽層12必須摻雜有如磷之五價元素，而於P通道 價元素電晶體區域中之多晶石夕層12則必須掺雜有如爛之三 而上述製程中具有一種重大缺失，即兩種摻質 dopant )將由多晶矽層丨2向外擴散至該矽化金屬層丄3 中並’口著石夕化金屬層13之晶粒邊界（Grain Boundary)
557500 五、發明說明（2) 交互擴散至另一區域中之多晶矽層12中（如圖中之箭號所 示），如此將造成預定之摻雜濃度產生變化，進而使得元 件預定之啟始電壓（Threshold Voltage，VT)產生漂 移，嚴重影響到產品品質之穩定性，而為能改善此一缺 失，於美國5632 1 83號專利案中係提出一解決手段，即直 接沉積一富含石夕之石夕化金屬層（可為富含石夕之石夕化鶴，S i rich WSix，2· 36 <χ <4 )來取代上述之矽化金屬層13， 藉由額外多餘之矽原子陷入矽化金屬層中晶粒邊界之現 象’進而阻斷摻質（dopant )可能沿晶粒邊界交互擴散之 路徑’達到改善啟始電壓（Thresh〇ld Voltage，VT)產 生漂移之缺失。但富含矽之矽化鎢之高電阻將造成後續完 成之閘極内連接導線之電性不佳，反而影響元件之特性， 而如何改善上述習用手段之缺失，係為發展本案之主要目 的0 發明概述 係為一種半導體元件製造方法，該半導體元科 t A人Μ 一矽區域、一第二矽區域以及一矽化金屬層，
、本勺人層分別接觸至該第一矽區域與該第二矽區域， 一矽驟/政進行-第-摻質植入製程，藉此於 化型摻質以及於與該第一石夕區域接觸之 二人製程，i T植人擴散阻隔雜f ·’以及進行-第二# 曰此於第二矽區域中植入p型摻質以及於與
557500
第二石夕區域接觸之部份矽化金屬層中植入擴散阻隔雜質。 根據上述構想，本案之半導體元件製造方法 體元件係為一互補式金氧半電晶體元件^ 根據上述構想，本案之半導體元件製造方法中該第一 矽區域與第二矽區域之原始材質為一未經摻雜之多^矽y 根據上述構想，本案之半導體元件製造方法中該矽 金屬層係為一矽化鎢層。 匕 根據上述構想， 金屬層分別覆蓋於該 本案之半導體元件製造方法中該矽化 第一矽區域與該第二矽區域之表面 根據 摻質植入 用以於該 一罩幕所 別植入包 除該第一 根據 摻質植入 進行 定義出一 金屬層與 及擴散阻 根據 罩幕、第 ，本案之半導體元件製造方法中該第_ 列步驟：進行"'第一光罩微影製程， ίϊίί:上方定義出一第一罩幕；，未被該第 $盘之。卩伤矽化金屬層與其下之該第一矽區 =型摻質以及擴散阻隔雜質之㈣；以及刀 卓幂。 a ^述構想，本案之半導體元件製 製程包含下列步驟： 梃万凌中該第二 罩程1以於該石夕化金屬層上方 第 第二罩幕所覆蓋之部份石夕化 其下之δ亥第一矽區域分別植入包 隔雜質之摻質；以及去除該第二罩幕。y m 亡之半導體元件製造方法中該第--罩幕與該矽化金屬層間更包含有一氮化矽所*
第6頁 557500 五、發明說明（4) 成之覆蓋層，而該第一矽區域、第二矽區域下方更包含有 一氧化矽層以及一矽基板。 根據上述構想，本案之半導體元件製造方法中該等罩 幕、η型摻質、p型摻質以及擴散阻隔雜質係分別為光阻、 磷、硼以及矽，至於該第一矽區域、第二矽區域之原始材 質為未經摻雜之多晶矽，該矽化金屬層則為一矽化鎢層。 根據上述構想，本案之半導體元件製造方法中該氧化 石夕層、未經摻雜之多晶矽層、矽化鎢層以及氮化矽層之厚 度範圍分別為20至60埃、1 500至20 00埃、500至650埃以及 11 00 至 1 300 埃。 根據上述構想，本案之半導體元件製造方法中磷之植 入摻質含量為4x 10exp.l5至6x 10exp.l5個原子/每平方 公分，而施加能量之範圍則為180至23〇仟電子伏特，硼之 植入摻負含量為lx l〇eXpl5至2x l〇expe15個原子/每平 方公分，而施加能量之範圍則為7〇至90仟電子伏特，植入 石夕之摻質含量為lx l〇exp· 14至1 X 10exp· 15個原子/每平 方公分，而施加能量之範圍則為丨4 〇至丨6 〇仟電子伏特。 根據上述構想，本案之半導體元件製造方法中矽化鶴 層之部份區域經植入矽原子摻質後，矽與鎢之原子數比範 圍將由為1· 9至2· 1間變化為2· 6至3. 0間。 根據上述構想，本案之半導體元件製造方法中更包含 下=步驟：於該第二掺質植入製程後進行一第三光罩微影 製程，用以對該第一矽區域與第二矽區域以及矽化 定義出複數個閘極結構。 層
557500 ^--- 彡、發明說明（5) 第-3想，本案之半導體元件製造方法中可於該 抱祕植1程完成後再進行該第二摻質植入製程。 镇二换ii述構想，纟案之帛導體元件製造方法中可於該 第一摻質植入製程完成後再進行該第一摻質植入製程。 本古i案f另一方面係為一種互補式金氧半電晶體元件製 =，包含下列步驟：提供一石夕基板；於該石夕基板表面 ίϋ一氧化石夕層；於該氧化石夕層表面上形成-第-石夕區 二：=一矽區域；於該第一矽區域、第二矽區域之表面上 ，成一矽化金屬層；於該矽化金屬層上形成一覆蓋層； 行一第一摻質植入製程，藉此於第 ^ ^ ^ 矽區域中植入η型摻 質以及於與該第一矽區域接觸之部份矽 f質；進行一第二捧質植入製程，藉= 植入p型摻質以及於與該第二石夕區域接觸之部份石夕化 ^層中植人擴散阻隔雜質；以及進行1三光罩微影製 t显用以對該氧化矽層、第一矽區域與第二矽區域、矽化 屬層以及该覆蓋層定義出複數個閘極結構。 根據上述構想，本案之互補式金氧半電晶體元件製造 方法中該第一矽區域與第二矽區域之原始材質為一未經 雜之多晶矽，該矽化金屬層係為一石夕化雜M ^ " 係為-氮化石夕層。 π鎢層’而該覆蓋層 根據上述構想，本案之互補式金氧半電晶體元件製造 方法中該第一掺質植入製程包含下列步驟：進 罩微影製程，用以於該覆蓋層上定義出一第一 破該第一罩幕所覆蓋之部份矽化金屬層與其下之該第一矽 557500 五、發明說明（6)
區域分別 以及去除 根據 方法中該 罩微影製 未被該第 碎區域分 質；以及 根據 方法中該 分別為光 區域之原 一矽化鎢 植入包 該第一 上述構 第二摻 程，用 二罩幕 別植入 去除該 上述構 等罩幕 阻、磷 始材質 層，而 含有η型摻暂w π ^ 及擴散阻隔雜質之摻質； 罩桊。 、 3植ίΐϊ互補式金氧半電晶體元件製造 以於該覆蓋層上方定義出一第二罩 所；蓋之部份石夕化金屬層與其下：；第f 包3有P型摻質以及擴散阻隔雜質之摻 第二罩幕。 想，本案之互補式金氧半電晶體元件製造 、η型摻質、p型摻質以及擴散阻隔雜質係 、硼以及矽，至於該第一矽區域、第二矽 為未f摻雜之多晶矽，該矽化金屬層則為 該覆盍層係為一氮化碎層。 根據上述構想，本案之互補式金氧半電晶體元件製造 ^法中該氧化矽層、未經掺雜之多晶矽層、矽化鎢層以及 氣化石夕層之厚度範圍分別為2〇至60埃、15〇〇至2〇〇〇埃、 500至650埃以及11〇〇至1300埃。 、 根據上述構想，本案之互補式金氧半電晶體元件製造 方法中磷之植入摻質含量為4x ^以^^個 原子/每平方公分，而施加能量之範圍則為18〇至23〇仟電 子伏特，硼之植入摻質含量為1X 1〇6}^15至2>< 1〇expl5 個原子/每平方公分，而施加能量之範圍則為7〇至9〇仟電 子伏特，植入矽之摻質含量為lx l〇exp· 14至！ χ 10exp. 15 個原子/每平方公分，而施加能量之範圍則為丨4 〇至丨6 〇仟
9
557500 五、發明說明（7) 電子伏特。 :據上述構想’本案之互補式金氧半電晶體元件製造 之ί::化鎢層之部份區域經植入矽原子摻質冑，矽與鎢 之原子數比範圍將由匐.9至間變化為26至3〇間。 根據上述構想’本案之；^ $志斗' 人丨> ^ ^系乏互補式金虱半電晶體元件製造 植入製程。 徂八I ^凡成後再進行該第二摻質 根據上述構想，本案之万姑、—人片、丨， 方法中可於該第二摻質植入製程：成：異：晶體^件製造 植入製程。 八表％疋成後再進行該第一摻質 簡單圖式說明 解： 本案得藉由下列圖式及詳細說明，俾得一更深入 之 晶體製造過程中 造；：：前常用之互補式金氧半電 Π晶體元件製造方法所提出之二較佳實 第二圖（a ) (b ) (c ) (d 晶體元件製造方法所 意圖 •其係本案對於互補式金氧 施例製程步驟示 件列示如下： 氧化矽絕緣層1 1 本案圖式中所包含之各元 石夕基板1 〇 557500 五、發明說明（8) 多晶矽層1 2 P 井201 隔離構造203 氧化矽層21 第二石夕區域222 覆蓋層24 第二罩幕26 矽化金屬層1 3 N 井202 矽基板20 第一矽區域221 矽化金屬層2 3 第一罩幕25 閘極結構2 7 較佳實施例說明 請參見第二圖（a) ( b ) ( c ) ( d )，其係本案對於 互補式金氧半電晶體元件製造方法所提出之一較佳實施例 製程步驟示意圖，其中第二圖（a)係表示於具有p井 201、N井202與隔離構造203之矽基板20上形成氧化石夕層 21、第一石夕區域221與第二石夕區域222、石夕化金屬層23及覆 蓋層（cap layer )24。隨後進行如第二圖（b)所示之第 一光罩微影製程與摻質植入製程，用以於該覆蓋層24上方 定義出一第一罩幕25，然後對未被該第一罩幕25所覆蓋之 部份石夕化金屬層23與其下之該第一矽區域221分別植入包 含有η型摻質以及擴散阻隔雜質之摻質，接著去除該第一 罩幕25 °至於第二圖（c)所示之第二光罩微影製程與摻 負植入製程，其係用以於該覆蓋層24上方定義出一第二罩 幕26 ’然後對未被該第二罩幕26所覆蓋之部份矽化金屬層 23與其下之該第二矽區域222分別植入包含有ρ型摻質以及 麵
第11頁 557500
五、發明說明（9) 擴散阻隔雜質之摻質，接著去除該第二罩幕26。最後進行 如第二圖（d)所示之第三光罩微影製程，用以對該氧化 矽層21、第一矽區域2 21與第二矽區域222、矽化金屬層u 以及該覆蓋層24定義出複數個閘極結構27。 曰 關於其中該等罩幕25、26、n型摻質、p型摻質以及擴 散阻隔雜質係分別為光阻（phot〇resist )、磷、硼以及、 ’，於該第一矽區域、第二矽區域之原始材質為未經摻 二之夕晶矽，該矽化金屬層則為一矽化鶴層， 係為-氮化石夕層。而該氧化石夕層、未經摻雜之多晶層 矽化鎢層以及氮化矽層之厚度範圍分別為2〇至6〇埃、丨5〇〇 至2000埃、500至65〇埃以及11〇〇至13〇〇埃。 另外，於摻質植入製程中，磷之植入摻質含量為4>< 1〇=^.15至6\10以1).15個原子/每平方公分，而施加能量 之範圍則為180至230仟電子伏特，硼之植入摻質含量為1 1 1 〇exp· 1 5至2 X 1 Oexp· 1 5個原子/每平方公分，而施加能 量之範圍則為70至90仟電子伏特，植入矽之摻質含量為1 X l〇eXp.14至lx l〇exp.15個原子/每平方公分，而施加能 量之範圍則為140至160仟電子伏特。至於矽化鎢層之部份 區域經植入矽原子摻質後，矽與鎢之原子數比範圍將由為 1· 9至2· 1間變化為2· 6至3· 0間。 綜上所述，本案手段係選擇性地於矽化金屬層23之元 件區域上，入多餘之矽原子來阻斷摻質（d〇pant)可能沿 晶粒邊界交互擴散之路徑，不但可達到改善啟始電壓 (Threshold Voltage，Vt)產生漂移之缺失，且因其它 557500 五、發明說明（ίο) 做為閘極内連接導線用之矽化金屬層23未被植入多餘之矽 2因ίί電阻值仍可維持相當低之水準，有效改善習 由孰習轮姑蓺* 展本案 要目的。然本案發明得 田熟I此技藝之人士任施匠思而 ^ 附申請專利範圍所欲保護者。〜啫般修飾，然皆不脫如 557500 圖式簡單說明 第一圖：其係目前常用之互補式金氧半電晶體製造過程中 之一構造示意圖。 第二圖（a) (b ) (c ) (d ):其係本案對於互補式金氧 半電晶體元件製造方法所提出之一較佳實施例製程步驟示 意圖。 1·^
Claims (1)
- 557500 六、申請專利範圍 l一種半導體元件製造方法， ^ 矽區域、一第二矽區域以一= -兀件包含有一第一 分別接觸至該第一矽區埤化金屬層，該矽化金屬層 列步驟·· 战與該第二石夕區域，其方法包含下 進行一第一摻質植入_。 ^ n型摻質以及於與該第一程，藉此於第—矽區域中植入 植入擴散阻隔雜質；以及品，接觸之部份矽化金屬層中 進行一第二摻質植入 # Ρ型摻質以及於與該第二各、，精此於第二矽區域中植入 植入擴散阻隔雜質。 品域接觸之部份矽化金屬層中 2·如申請專利範圍第1 中該半導體元件係為一互所=之半導體元件製造方法，其 3.如申請專利範圍第！項式金^虱半電晶體元件。 中該第-矽區域與第-矽「迷之半導體元件製造方法，其 多晶石夕。 夕區域之原始材質為-未經摻雜之 4·如申請專利範圍第1 中該石夕化金屬層係為一:二之層半。導體元件製造方法，其 5中圍第1項所述之曰半導體元件製造方法，其 覆蓋於該第1區域與該第二妙區域 6·如申請專利範圍第丨項所述之半導體元件製造方法，其 中該第一摻質植入製程包含下列步驟： /、 進行一第一光罩微影製程，用以於該矽化金屬 定義出一第一罩幕； 第15頁 六 、申請專利範圍 對未被該第一罩 — 該第一矽區域分別植所覆蓋之部份矽化金屬層與其下之 之摻質；以及 A包含有n型摻質以及擴散阻隔雜質 去除該第一罩幕。 由如申睛專利範圍第 中該第二摻質植、所述之半導體元件製造方法，其 進行-第！2包含下列步驟·· 定義出一第二罩幕.微影製程，用以於該矽化金屬層上方 璧子未被該第二罩i 該第二矽區域分別始幕所覆盍之邛份矽化金屬層與其下之 之摻質；以及 入包含有1)型掺質以及擴散阻隔雜質 去除該第二罩幕。 8中ί 範圍第7項所述之半導艘元件製造方法，其 化石夕；， 、第二罩幕與該矽化金屬層間更包含有一氮 化功I而該第一矽區域、第二矽區域下方更包含有一氧 化矽層以及一矽基板。 中如f请專利範圍第8項所述之半導體元件製造方法，其 該等罩幕、η型摻質、p蜇摻質以及擴散阻隔雜質係分別 …、光阻、磷、硼以及矽，至於該第一矽區域、第二矽區域 之原始材質為未經摻雜之多晶矽，該矽化金屬層則為一矽 化鎢層。 1 0 ·如申請專利範圍第9項所述之半導體元件製造方法，其 中該氧化矽層、未經摻雜之多晶矽層、矽化鎢層以及氮化 石夕層之厚度範圍分別為2〇炱6〇埃、1 500至2000埃、500至第16頁 mm 557500 六、申請專利範圍 650埃以及1100至13〇〇埃。 11 ·如申請專利範圍第9項所述之半導體元件製造方法，其 中填之植入摻質含量為4x 10exp· 15至6x 10exp· 15個原子 /每平方公分，而施加能量之範圍則為18〇至23〇仟電子伏 特’硼之植入摻質含量為lOexp.BSZx 1〇expl5個原 子/每平方公分，而施加能量之範圍則為7〇至9〇仟電子伏 特植入石夕之摻質含量為1 X l〇exp· 14至1 X l〇exp· 15個原 子/每平方公分，而施加能量之範圍則為14〇至16〇仟電 伏特。 1 2 ·如申請專利範圍第9項所述之半導體元件製造方法，其 中石夕化鶴層之部份區域經植入矽原子摻質後，矽與鎢之^ 子數比範圍為2· 6至3· 0間。 “ 1 3·如申請專利範圍第1項所述之半導體元件製造方法，其 中更包含下列步驟：於該第二摻質植入製程後進行_第三 光罩微影製程，用以對該第一矽區域與第二矽區域以及石夕 化金屬層定義出複數個閘極結構。 1 4 '如申請專利範圍第1項所述之半導體元件製造方法，其 中係於該第一摻質植入製程完成後再進行該第二摻質楣入 製程。 M植入 1 5.如申請專利範圍第1項所述之半導體元件製造方法，其 中係於該第二摻質植入製程完成後再進行該第一摻二 製程。 只很八 1 6 · 一種互補式金氧半電晶體元件製造方法，包含下列步一氧化>5夕層； 提供一矽基板； 於該矽基板表面上形成一氧一石夕區域與第二矽區 屬層；面上形成一矽化金 藉此於第一矽區域中植 於該矽化金屬層上形成一覆蓋層； 進行一第一摻質植入製程，藉此於 η型摻質以及於與該第一矽區域接觸之部份矽化金屬層中 植入擴散阻隔雜質； 進行一第二摻質植入製程，藉此於第二矽區域中植入 Ρ型掺質以及於與該第二石夕區域接觸之部份石夕化金屬層中 植入擴散阻隔雜質；以及 進行一第三光罩微影製程，用以對該氧化矽層、第一 石夕區域與第二矽區域、矽化金屬層以及該覆蓋層定義出複 數個問極結構。 1 7 ·如申請專利範圍第丨6項所述之互補式金氧半電晶體元 件製造方法，其中該第一石夕區成與第一石夕區域之原始材質 為一未經摻雜之多晶石夕，該碎化金屬層係為一石夕化鶴層， 而該覆蓋層係為一氮化梦唐。 1 8·如申請專利範圍第丨6項所述之互補式金氧半電晶體元 件製造方法，其中該第一摻質植入製程包含下列步驟： 進行一第一光罩微影製镡’用以於該覆蓋層上定義出557500一第—罩幕； 對未被該第一罩幕所覆蓋之部份矽化金屬層與复 石夕區域分別植入包含有n型摻質以及擴散阻隔雜質 <摻質；以及 貝 去除該第一罩幕。 1 9·如申請專利範圍第1 8項所述之互補式金氧半電晶體元 件製造方法，其中該第二摻質植入製程包含下列步驟：70 進行一第二光罩微影製程，用以於該覆蓋層上 出一第二罩幕； 乃疋義 河禾被該第 該第二石夕區 之摻質；以及 口么木一早祭尸吓很爲—丨丨刀吵1匕贫屬層|域分別植入包含有P型摻質以及擴散阻 及 隔雜質去除該第二罩幕。2 0.如申請專利範圍第19項所述之互補式金氧半電晶體元 件製造方法，其中該等罩幕、η型掺質、p型摻質以及擴散 阻隔雜質係分別為光阻、磷、硼以及矽，至於該第一♦區 域、第二石夕區域之原始材質為未經摻雜之多晶矽，該矽化 金屬層則為一矽化鎢層，而該覆蓋層係為一氮化矽層。。 21·如申請專利範圍第2〇項所述之互補式金氧半電晶體元 件製造方法，其中該氧化矽層、未經摻雜之多晶矽層、矽 化鎢層以及氮化矽層之厚度範圍分別為2〇至6〇埃、15〇〇至 200 0埃、500至650埃以及11〇〇至1 3 00埃。 22·如申請專利範圍第20項所述之半導體元件製造方法， 其中填之植入摻質含量為4x 1〇exp. 15個原第19頁
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW091101099A TW557500B (en) | 2002-01-23 | 2002-01-23 | Method for producing semiconductor component |
| US10/138,104 US6770551B2 (en) | 2002-01-23 | 2002-05-03 | Methods for manufacturing semiconductor and CMOS transistors |
| DE10220921A DE10220921B4 (de) | 2002-01-23 | 2002-05-10 | Verfahren zur Herstellung eines Halbleiterelements |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW091101099A TW557500B (en) | 2002-01-23 | 2002-01-23 | Method for producing semiconductor component |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW557500B true TW557500B (en) | 2003-10-11 |
Family
ID=21688256
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW091101099A TW557500B (en) | 2002-01-23 | 2002-01-23 | Method for producing semiconductor component |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6770551B2 (zh) |
| DE (1) | DE10220921B4 (zh) |
| TW (1) | TW557500B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7138307B2 (en) * | 2004-08-04 | 2006-11-21 | Intel Corporation | Method to produce highly doped polysilicon thin films |
| KR102015866B1 (ko) * | 2012-06-29 | 2019-08-30 | 에스케이하이닉스 주식회사 | 리세스게이트를 구비한 트랜지스터 및 그 제조 방법 |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4782033A (en) * | 1985-11-27 | 1988-11-01 | Siemens Aktiengesellschaft | Process for producing CMOS having doped polysilicon gate by outdiffusion of boron from implanted silicide gate |
| US5234850A (en) * | 1990-09-04 | 1993-08-10 | Industrial Technology Research Institute | Method of fabricating a nitride capped MOSFET for integrated circuits |
| US5134085A (en) * | 1991-11-21 | 1992-07-28 | Micron Technology, Inc. | Reduced-mask, split-polysilicon CMOS process, incorporating stacked-capacitor cells, for fabricating multi-megabit dynamic random access memories |
| US5350698A (en) * | 1993-05-03 | 1994-09-27 | United Microelectronics Corporation | Multilayer polysilicon gate self-align process for VLSI CMOS device |
| US5652183A (en) * | 1994-01-18 | 1997-07-29 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating semiconductor device containing excessive silicon in metal silicide film |
| JP3045946B2 (ja) * | 1994-05-09 | 2000-05-29 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 半導体デバイスの製造方法 |
| US5576579A (en) * | 1995-01-12 | 1996-11-19 | International Business Machines Corporation | Tasin oxygen diffusion barrier in multilayer structures |
| US5654570A (en) * | 1995-04-19 | 1997-08-05 | International Business Machines Corporation | CMOS gate stack |
| JP3770954B2 (ja) * | 1995-11-13 | 2006-04-26 | エイ・ティ・アンド・ティ・コーポレーション | 装置の製造方法 |
| US6204171B1 (en) * | 1996-05-24 | 2001-03-20 | Micron Technology, Inc. | Process for forming a film composed of a nitride of a diffusion barrier material |
| JP3440698B2 (ja) * | 1996-06-24 | 2003-08-25 | ソニー株式会社 | 半導体装置の製造方法 |
| US6500740B1 (en) * | 1997-07-14 | 2002-12-31 | Agere Systems Inc. | Process for fabricating semiconductor devices in which the distribution of dopants is controlled |
| US6406952B2 (en) * | 1997-07-14 | 2002-06-18 | Agere Systems Guardian Corp. | Process for device fabrication |
| KR100425147B1 (ko) * | 1997-09-29 | 2004-05-17 | 주식회사 하이닉스반도체 | 반도체소자의제조방법 |
| US6528847B2 (en) * | 1998-06-29 | 2003-03-04 | Advanced Micro Devices, Inc. | Metal oxide semiconductor device having contoured channel region and elevated source and drain regions |
| US6797601B2 (en) * | 1999-06-11 | 2004-09-28 | Micron Technology, Inc. | Methods for forming wordlines, transistor gates, and conductive interconnects |
| US6174775B1 (en) * | 1999-06-25 | 2001-01-16 | Taiwan Semiconductor Manufacturing Company | Method for making a dual gate structure for CMOS device |
| US6605843B1 (en) * | 2000-08-11 | 2003-08-12 | Advanced Micro Devices, Inc. | Fully depleted SOI device with tungsten damascene contacts and method of forming same |
-
2002
- 2002-01-23 TW TW091101099A patent/TW557500B/zh not_active IP Right Cessation
- 2002-05-03 US US10/138,104 patent/US6770551B2/en not_active Expired - Lifetime
- 2002-05-10 DE DE10220921A patent/DE10220921B4/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6770551B2 (en) | 2004-08-03 |
| DE10220921B4 (de) | 2006-06-14 |
| DE10220921A1 (de) | 2003-08-07 |
| US20030139038A1 (en) | 2003-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7993995B2 (en) | Metal-gated MOSFET devices having scaled gate stack thickness including gettering species in a buried oxide | |
| JP4524995B2 (ja) | 半導体装置 | |
| TWI302729B (en) | Semionductor device having cell transistor with recess channel structure and method of manufacturing the same | |
| JP5427148B2 (ja) | 半導体装置 | |
| US12154987B2 (en) | Damage implantation of cap layer | |
| US20110248361A1 (en) | Semiconductor device with extension structure and method for fabricating the same | |
| US8853042B2 (en) | Carbon and nitrogen doping for selected PMOS transistors on an integrated circuit | |
| CN1377067A (zh) | 半导体装置的制造方法和半导体装置 | |
| US7338865B2 (en) | Method for manufacturing dual work function gate electrodes through local thickness-limited silicidation | |
| JP2004031691A (ja) | 半導体装置及びその製造方法 | |
| JPH10189475A (ja) | 低エネルギ注入を用いた逆行ウェル構造及びパンチスルー・バリアの形成方法 | |
| US6479339B2 (en) | Use of a thin nitride spacer in a split gate embedded analog process | |
| TW533482B (en) | Method of manufacturing a semiconductor device | |
| TW557500B (en) | Method for producing semiconductor component | |
| US7790535B2 (en) | Depletion-free MOS using atomic-layer doping | |
| CN101288159A (zh) | 具有多晶硅电极的半导体器件 | |
| US6110788A (en) | Surface channel MOS transistors, methods for making the same, and semiconductor devices containing the same | |
| US7015088B2 (en) | High-K gate dielectric defect gettering using dopants | |
| TWI248675B (en) | Source side boron implant and drain side MDD implant for deep sub 0.18 micron flash memory | |
| JPH0318064A (ja) | アルミニウム／ボロン ｐウェル | |
| TWI377627B (en) | Method of manufacturing a semiconductor device and semiconductor device | |
| JPS59224141A (ja) | 半導体装置の製造方法 | |
| TW488031B (en) | A tunable sidewall spacer process for cmos integrated circuits | |
| JP2004534401A (ja) | 異なる厚みのゲート酸化物を有する複数のｍｏｓトランンジスタを備えた半導体装置の製造方法 | |
| JPH11204783A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |