[go: up one dir, main page]

TW523988B - Load capacitance compensated buffer, apparatus and method thereof - Google Patents

Load capacitance compensated buffer, apparatus and method thereof Download PDF

Info

Publication number
TW523988B
TW523988B TW090105797A TW90105797A TW523988B TW 523988 B TW523988 B TW 523988B TW 090105797 A TW090105797 A TW 090105797A TW 90105797 A TW90105797 A TW 90105797A TW 523988 B TW523988 B TW 523988B
Authority
TW
Taiwan
Prior art keywords
driver
signal
circuit
auxiliary
output
Prior art date
Application number
TW090105797A
Other languages
English (en)
Inventor
Geoffrey B Hall
Pedro Ovalle
Dzung T Tran
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Application granted granted Critical
Publication of TW523988B publication Critical patent/TW523988B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • H03K19/00346Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16Modifications for eliminating interference voltages or currents
    • H03K17/161Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H03K17/165Modifications for eliminating interference voltages or currents in field-effect transistor switches by feedback from the output circuit to the control circuit
    • H03K17/166Soft switching
    • H03K17/167Soft switching using parallel switching arrangements
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003Modifications for increasing the reliability for protection
    • H03K19/00369Modifications for compensating variations of temperature, supply voltage or other physical parameters
    • H03K19/00384Modifications for compensating variations of temperature, supply voltage or other physical parameters in field effect transistor circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electronic Switches (AREA)
  • Logic Circuits (AREA)
  • Amplifiers (AREA)
  • Tests Of Electronic Circuits (AREA)

Description

經濟部智慧財產局員工消費合作社印制衣 523988 A7 ^—--------- 五、發明說明(1) 背景 iiA應申請書 本案已於2000年3月2〇日於美國申請,其美國專利申請 號碼爲 09/528,857。 曼j月領域 本發明通常與輸出缓衝器有關,且特定針對負載電容補 償輸出緩衝器方面。 相關先前技藝描述 眾所白知,半導體工業藉由控制信號的迴轉率(skw nk) 以限制信號之暫態效應。用於未穩壓之緩衝器的迴轉率將 隨著負載電容而改變。迴轉率之負載相依性可利用一條由 驅動器輸出端至驅動器輸入端之回授路徑,以及使用如蛇 型閘(snaked gates)等佈線(lay0ut)技術來加以控制。使用回 授來控制個別輸出節點的迴轉率可減低如傳輸線反射效 應、節點間串音,以及過沖(〇versh〇〇t)或振盪⑺叩丨叫)等 暫態效應。 譬如,可在一控制電壓與輸出級之輸出信號間連接一電 容以控制迴轉率。電容的使用可提供緩和輸出暫態所須之 回授。這種電路型式之輸出級有一個缺點,亦即需要大電 容以驅動輸出拉上(pUSh-卯)以及拉下(push-d〇wn)閘,同時 得克服前置驅動器之驅動電流。爲求確保前置驅動器 driver)之驅動電流能均衡而不因方法改變受影響,可使用 通常需求經特殊處理之串聯精密電阻。 另一種控制迴轉率之實施方式爲使用開關式差動放大器 -4- 本紙張尺度適用中關家標準(CNS)A4規格(210 X 297公爱)' '------- ϋ ϋ ϋ ϋ H I ϋ ϋ n I ϋ ϋ I n I H ϋ 一:。ν I H ϋ ϋ 1 n ι I (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 523988 五、發明說明(2 生的Ϊ:幻:3 —拉動參考電容之-終端的電晶體所產 驅動器之輸施法利用第一驅動器,其輸出係依據此 定。 /唬以及與參考電容有關的信號間之關係而 、馬各差動對之放大器的一個腳位係將直接驅動拉上 tri驅動器的尾端輸出電晶體,於是常常需要大的切換 万备。此等切換放大器有低速之缺點。 傳統的迴轉率控制器響應於一具有預定之電壓對時間導 數値(dv/dt)的信號暫態,此後限制該電壓對時間導數値。 然而,雖然該等迴轉率控制器通常能利用對電壓對時間導 數値的控制以影響迴轉率,但該等迴轉率控制器很少能直 接””間導數(dI/dt)。通f不同負載之_ ^彡 之初飴分!實質上是相同的,且其脈衝波形在傳統迴轉率 控制器響應於電壓對時間導數値時就已產生。因此,縱然 傳統方式可控制電壓對時間導數値,但是由於電流對時間 導數之增加大於電壓對時間導數値之增加,所以,^/以之 初始脈波事實上是不受影響的。 電流對時間導數値分量之相似性顯示出其與負載相依的 電壓對時間導數不同,dI/dt分量實質上是與負載無關的。 缓衝器之信號暫態期間,相當大的負載的電壓對時間導數 的波形(如一具體實例爲30微微米法拉)通常由〇電壓/秒平 緩改變至最大値再回到〇,而相當小之負載的電壓對時間 導數的波形(如一具體實例爲5微微米法拉),通常由於較 小電容値而快速增加其電壓對時間導數。相互比較下,此 初始電流對時間之導數,主要是輸出電晶體之驅動電流以 -5 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) n n ϋ .ϋ ·ϋ ϋ i^i I ϋ ϋ I · ϋ ϋ I n ι ϋ I 一一。, · mmmt ^^1 n a 1^^^^ (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 523988 五、發明說明(3 ) 及輸出電晶體之控制電壓超越開啓 的速率夕 $ 4 ^(turn-on threshold) ]忠早<函式。於積體電路之各組傳 期,兩爷斟陡,日 1寻、,无驅動益的信號暫態 ,、私泥對時間之導數通常在同時間點抵達峰値,且並士 小=載無關。因此,當許多驅動器被同時切換時,產^ 始電流對時間導數是各驅動器之初始電流對時間導 和。總電泥對時間之導數通常是造成電磁波干擾以及 其他不想要的暫態效應的關鍵因素。 二知技藝的其他缺點包括建構半導體之驅動器需求特殊 的處理。例如視所需之電晶體 (Ar^ U1 〜以雙室多處理 P〇 y processes)或最好能提供精密電阻的方法 施。 +見 因此’提供能控制生產方法中之dv/dt與心蚊貞載電 輸出缓衝器將是大有好處的。 、 圖示簡诫 例如下參考附圖可更加了解欲討論的本發明之具體實施 圖1中以線路圖與方塊圖方式闡明本發明之驅動器的一 部分之具體實施例; " 圖2中以方塊圖方式闡明本發明之驅動器; 圖3中以万塊圖方式更詳細地闡明圖2之驅動器的一 分; " 圖4中以線路圖與方塊圖方式更詳細地闡明圖2與 某些部分; 圖5,圖6,與圖8中以圖形方式闡明,本發明之具體實 -6 - ‘紙張尺度適用中國國家標準(CNS)A4規格(21〇 X 297公釐) (請先閱讀背面之注意事項再填寫本頁〕 裝 .-¾. 523988
施例中與電壓相關之曲線,與電流相關 對時間的導數; 、’果’以及電消 圖7中以流程圖方式闡明如本發明之方法 圖9中以方塊圖方式闡明如本發明之 具體實施例。 勒。。的可替換的 以下將至少提供本發明之一實例作詳細 視其爲本發明之限制。相反地,㈣A = ’且不應 於經適#地定義於本説明後”請專利_内Γ皆被規範 王要驅動器反應於一輸入信號 反應於此輸入信號則產生參考,號。:二:動輸出信號。 號相比較;當輸出信號落後參考信號某預定量丨、= 輔助驅動器。 !争’則啓動 在。:個具體實施例中,如積體電路,微處理器 =驅等裝置包括用來驅動輸出终端上= =收到的輸入信號。此驅動電路包括主驅心路 轉率控制電路。主驅動器與驅動電路之輸出 ::=合。迴轉率控制是搞合於驅動電路之輸入端之 助驅動器輕合,轉率控制電路以及輸出終端。迴 轉羊控制電路控制輔助驅動器之啓動。舉 控制電路可能包括在啓動主驅動器後啓動輔助電路3 路(例如,根據參考信號與輸出信號的比較;更進一步 舉例來况’其中參考信號與輸出信號至少在信號之大小與 I. Φ!裝 (請先閱讀背面之注意事項再填寫本頁) • ϋ I n ----^----- -I ϋ n n I n . 氏張尺度適用(CNS)A4規格⑽χ撕公 ^>^988 、發明說明(5 ) (或)時間落後臨限方面是不同的) 包括依據輸*信號*來*㈣二轉^制電路可再 輸出信號之暫能至某r产二^ 〈大小^差異’放大 括判定(㈣ 電路。迴轉率控制電路可再包 在另-且L?w進或延遲)輔助驅動器之去致能時間。 ^8豆貫施例中之裝置包括主驅動器,二次 =r:rs)與電壓改變測試電路。依據主驅動= 俨號。二:對時間的改變,電壓改變測試電路提供測試 據㈣;:=動器镇合電壓改變測試電路與主驅動器;依 二制L喊驅動二次驅動器。 器在二Γ出=中’,供-種於必要時使用輔 二”仏唬的万法。此方法包括下列之操作:因應 鹿、'、二‘旒’致動王驅動器以驅動-輸出信號;產生回 :万、尸要收輸人信號之參考信號;比較輸出信號與參考信 唬;以及若輸出信號落後參考信號一個落後臨限時,則致 動輔助驅動器。 在另一具體實施例中,提供一種使用調整的輔助驅動器 來驅:輸出信號的方法。該方法包括下列操作:因應於一 輸^仏號,由主驅動器驅動一輸出信號之暫態;以及因應 於該輸出信號,由輔助驅動器驅動放大輸出信號之暫態。 圖2犮月本發明之系統·2 〇丨,其包括負載電容補償緩衝 器2 0 5系統2 〇 1可能是一個分立的緩衝器元件,微處理 器的邵分,或含有該緩衝器之電腦系統的一部分。所示 、·是衝器2 0 5的具體貫施例包括前、置驅動器2丨〇與2 3 〇,拉 上驅動器220 ’拉下驅動器240,與終端250。 -8 - 泰紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱 (請先閱讀背面之注意事項再填寫本頁) 裝 訂·. 經濟部智慧財產局員工消費合作社印製 523988 經濟部智慧財產局員工消費合作社印製 A7 ------—B7_____ 五、發明說明(6 ) 致能緩衝器2 0 5以輸出至終端2 5 〇時,將配置前置驅動 為2 1 〇與2 3 0以接收一個共同信號或類似信號(圖未示), 並分別提供節點211與231上之信號以1與^2。拉上驅 動器2 2 0接收信號IN 1,接著驅動終端2 5 〇。拉丁驅動器 2 4 0接收仏號IN 2 ’接著驅動終端2 5 〇。 驅動器2 2 0與2 4 0係分別用以調整由前置驅動器2丨〇與 2 3 0所使用之共同信號。時脈控制包含在前置驅動器之調 整中,以確保不會同時致能拉上驅動器22 〇與拉下驅動器 240 ;另,前置驅動器之調整亦包括調整信號1]^1與11^2 之電壓與電流準位,以確保與驅動器22〇以及24〇内部之 元件能有適當之介面。 拉上驅動器2 2 0於拉上之暫態期間控制終端2 5 〇處之信 號的dl/dt與迴轉率(dV/dt)。拉上驅動器220包括一主驅動 器與一輔助驅動器。主驅動器提供初始dI/dt,相對於終端 250之負載而言,該dl/dt有相當穩定的峰値大小。輔助驅 動器提供初始dl/dt,該dl/dt有落後主驅動器之dI/dt的峰値 大小(例如,查看圖6波型的正極性部分),然而輔助驅動 器之初始dl/dt峰値可能依據終端250處之負載電容而改 變。拉下驅動器2 4 0以類似方式提供一主驅動器與一輔助 驅動器。 _ 例如藉由提供多驅動器作爲各拉上驅動器2 2 〇與拉下驅 動器2 4 0的一部分,初始之dl/dt便依據電容負載作時間分 割,且dl/dt之大小依據負載而改變。因此,各緩衝器之初 始d I / d t之峰値得以減少。又’當許多輸出入驅動器同時 -9- 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 x 297公釐) (請先閱讀背面之注意事項再填寫本頁) 裝 · 523988 A7 B7 經濟部智慧財產局員工消費合作社印制衣 五、發明說明(7 ) 作切換開關動作時,與傳統電路之1C的總初始di/dt之大小 相比,此I C之總初始dl/dt之大小已減小。 圖3更詳細説明圖2之拉下驅動器240。拉下驅動器24〇 包括迴轉率控制3 2 0,選用的濾波器3 5 0,輔助驅動器 3 4 0,以及主驅動器3 6 〇。此外,圖3説明拉下驅動器2 4 〇 驅動的終端2 5 0。熟悉此技藝之人士將認知到會有相對應 之拉上驅動器220,其具有與圖3所示之電路相類似及(或) 互補之元件以及功能。 主要驅動器3 6 0以及輔助驅動器3. 4 0驅動終端2 5 0。主 要驅動器3 6 0接收削置驅動器的I n 2信號。因鹿於該作 號’主驅動器360驅動終端250。迴轉率控制320接收作 號IN 2 ’以及輸出終端2 5 0之代表信號。依據兩信號,迴 轉率控制3 2 0提供控制信號給輔助驅動器3 4 〇 ;輔助驅動 器3 4 0接著也驅動終端2 5 0。選用的濾波器35〇接收終端 2 5 0處之信號,並調整此輸出信號以供迴轉率控制$ 2 〇之 使用。 除了控制主驅動器360,由於主驅動器36〇信號IN2也 用以產生一迴轉參考仏號,其任何對由主驅動器36〇所生 之輸出信號而產生之理想化代表信號。因主驅動器36〇所 生之輸出信號的理想化咚表信號係指由迴轉參考產生器 322根據信號IN2而產生之時變參考信號,而信號IN2也 控制主驅動器3 6 0。此外,此代表信號之所以稱爲理想化 信號是因其不受負載之變化之影響,根據迴轉參考信號與 終端2 5 0之輸出信號,迴轉率控制3 2 〇掌控是否要致能輔 -10· 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱"7 (請先閱讀背面之注意事項再填寫本頁) r ϋ 1 裝 523988 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明(8 ) 助驅動器。 一般而言,若輸出信號之電壓落後某預定差量或某固定 之delta値時,則致動輔助驅動器。若爲如此,意即額外的 驅動器將有助於改善終端25〇處之輸出信號的迴轉率。因 此’迴轉率控制3 2 0產生一控制信號以驅動輔助驅動器之 閘,藉以增強主動驅動器3 6 〇。 除了迴轉參考產生器3 2 2之外,迴轉率控制3 2 〇包括關 閉延遲(off delay)部分3 26,以及比較器3 24。比較器324 接收可被選用的濾波器3 5〇濾波、來自終端25〇處之代表 性輸出信號,以及接收來自迴轉夸考產生器322之迴轉參 考仏唬。當終端2 5 0處接收的信號爲一臨限電壓或大於迴 轉參考信號之電壓時,則由一控制信號經由關閉延遲部分 3 2 6驅動輔助驅動器。該關閉延遲3 2 6拉長或保留在比較 器停止驅動關閉延遲器3 2 6之後仍存在之輔助驅動器的控 制信號。 迴轉參考產生态3 2 2與比較器3 2 4之組合延遲了控制信 號的產生,與迴轉參考信號之產生相比。於一實施例中, 此延遲因與比較器3 2 6有關之臨限電壓所產生。在另一實 施例中,此延遲可產生於比較器3 24之前,例如由迴轉參 考產生器造成的延遲。產·生之延遲量界定出於主驅動器與 輔助輸出驅動器之初始dUdt的波尖(spikes)間有多少時間間 隔[此點有助於透過主輸出電晶體與輔助輸出電晶體的混 合主動源,來減少總dl/dt之大小。 圖5説明代表終端2 5 0之電壓與輔助驅動器3 4 〇處之控制 -11 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 裝 _ |鲁· 523988 A7 ' ----—--—___ 五、發明說明(9 ) (請先閱讀背面之注意事項再填寫本頁) 信號電壓於不同電容値下之曲線。詳言之,曲線52〇代表 終端2 5 0處在負載爲5微微法拉(pF),2 〇微微法拉,3 5微 微法拉,5 0微微法拉時之電壓。曲線5丨〇代表在不同負載 電容下,驅動輔助驅動器3 4 〇之閘極的信號電壓。曲線 5 1 〇説明在較低電容負載時,輔助驅動器3 4 〇之閘無法如 在較高之電容負載時般完全確定。一旦輔助驅動器的閘成 爲暫態,則輔助驅動器將修改曲線5 2 〇的代表之終端電 壓。如圖5之所示各群曲線5 2 〇之斜率實質上是類似的, 意即有相似之迴轉率。 圖6説明終端2 5 0處表示信號之dI/dt之曲線。此等01/以曲 線與圖5之曲線5 2 0有關。(注意,圖8中由圖6取得之電流 曲線於此不另詳述)曲線6 1 〇於位置6 1 5處(主驅動器3 6 〇 之初始dl/dt)有實質類似之dl/dt大小。主驅動器360之初始 dl/dt曲線並不隨著容性負載而有重大變化。然而,與主驅 動器3 6 0相關之初始dl/dt分量則隨著電容性負載而改變。 經濟部智慧財產局員工消費合作社印制农 輔助驅動器之初始dl/dt與主驅動器的dl/dt分量相比有偏 量(例如,大約是Ins)。此偏量係迴轉參考產生器3 2 2與比 較器3 2 4所造成之延遲。輔助驅動器之初始耵他也隨著終 端2 5 0處之負載電容而改變。舉例來説,就5 〇微微法拉之 負載而T ’可觀察到由輔·助驅動器3 4 0所引起之初始dl/dt 分量大約爲28百萬安培/秒(MA/s);就35微微法拉負載可 觀察到由輔助驅動器3 4 0所引起之初始dl/dt分量大約爲2 0 百萬安培/秒;就2 0微微法拉負載可觀察到由輔助驅動器 3 4 0所生之初始dl/dt大約爲18百萬安培/秒;而就5微微法 -12- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) " 523988 五、發明說明(1〇 ) 經濟部智慧財產局員工消費合作社印制衣 拉負載而言’所觀測到的續分量與主驅動器360 <分量相比爲可忽略。 " 輔助驅動器電流之延遲產生是有利的,因爲其允許斑驅 動為240有關之總耵他能分布於較長之時間週期内,藉以 降低di/dt之大小。此外,允許輔助驅動器之初始di他 電容値而改變來避免過驅動。此方式優於—些驅動所 2終端之傳統設計,在此等傳統設計巾,用以驅動輸出終 端(dl/dt特徵量乃依據最大期望之負載與最大允許之傳輸 延遲。此等設計因此無法調整與dI/dt有關的電磁輻射;擾0 圖4更爲詳盡地討論圖3之方塊的一個具體實施例。圖* 詳言之包括電路以及方塊圖元件以説明圖3之特定具體實 施例。圖7與此電路功能有關之方法的流程圖。圖論 將參考圖7中的步驟。 ' 當電路動作時,反向位準移位器41〇與前置驅動器4〇5 接收信號IN(也請查看圖7之步驟71〇)。圖2之前置驅動 230類似於圖4之前置驅動器4〇5。位準移位器4ι〇爲隨 兀件,且一般用做一主要正供應電壓以及一相異,通常較 高,而與驅動器240(IO-VDD)有關之正供應電壓兩者之乂 的介面。於本例中使用位準移位器以確保能完全關閉p _ 金氧半場效電晶體424。前置驅動器40 5之輸出驅動n型 晶體4 6 0 (主驅動器)之控制電極,以及驅動迴轉參考產 器422之η-型電晶體420之制控電極(查看圖7之步 720)。電晶體420因此充當電晶體46〇之電流鏡。 -13 - 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱) (請先閱讀背面之注意事項再填寫本頁) 裝 器 選 間 型 生 ;鲁. 523988 A7 五、發明說明(11 (請先閱讀背面之注意事項再填寫本頁) 、於圖4説明之具體實施例中,迴轉參考產生器422類似 於圖3之迴轉參考產生器322。迴轉參考產生器422包括一 鏡射主驅動器電晶體4 6 0之η型電晶體4 2 〇,一 p _型電晶 體424,與一電容43 0。鏡射電晶體42〇有一個與前置驅 動器4 0 5耦合的控制電極,一第一電流電極,以及一與電 壓參考V s s耦合的第二電流電極。p _型電晶體4 2 4有一個 耦合於拉下驅動器240(IO-VDD)的固定參考電壓之第一電 流電極;一耦合於電晶體420之第一電流電極之第二電流 電極·’以及一耦合於反向位準移位器41〇之控制電極。電 容4 3 0包括一耦合於I0_VDD之第一電極,以及一耦合於電 晶體4 2 0之第一電極的第二電極。 、電路動作時,迴轉參考產生器422之電晶體42〇提供一 鏡射主電晶體4 6 0之電流(也查看圖7之步驟7 3 〇 )。在一個 具體實施例中,電晶體420大約爲主驅動器46〇之閘寬的 十分之一。此經鏡射之電流造成一產生於電極4 2 5之時變 信號。 來自電極4 2 5之信號送至電晶體4 2 9之控制電極,電晶 體429做爲由迴轉參考產生器422所輸出、來自電極425 之信號與終端2 5 0之信號之比較器。電晶體429具有一搞 經濟部智慧財產局員工消費合作社印製 合於終^250之第一電流電極’以及一轉合以提供控制信 號之弟二電流電極。 此關閉延遲部分4 2 6類似於圖3之關閉延遲3 2 6,且包括 電容427以及電阻性元件428。電容427具有一輕合於電 晶體429之第二電流電極之第一電極,以及一搞合¥55之 -14- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐〉 523988
五、發明說明(12 ) 經濟部智慧財產局員工消費合作社印制农 第二電極。阻性元件428具有一耦合於電容427之第一電 極的第一電極,以及一耦合於Vss的第二電極。電路動作 時,當比較器電晶體4 2 9開啓時充電關閉延遲4 2 6之電容 4 2 7。結果,電晶體4 2 9關閉後,輔助驅動器4 4 〇之控制 電極會受驅動達一預定時間之久。 電晶體4 4 0類似於圖3之輔助驅動器3 4 0。電晶體4 4 〇具 有 I禺合於終‘250之弟一電流電極;一轉合於vss之第 二電流電極;以及一耦合於電容4 2 7第一節點之控制電 極。於電路動作時,電晶體42 9之操作同於電壓差異測量 電路(voltage difference measurement circuit),用以判定何 時終端2 5 0之電壓與節點42 5處迴轉參考信號的電壓之電 壓差(㈠會大於一預定DELTA(A)値。就此特定之具體實 施例而言,DELTA等於電晶體429之臨限電壓(也查看圖7 之步驟74 0 )。因此,當電壓差(d)大於臨限電壓delta(a) 時,電晶體429開啓,使得輔助電晶體44〇主動地驅動終 端2 5 0(查看圖7之步驟7 5 0 )。電晶體429之輸出信號落後 於其閘極處依據電晶體429之臨限電壓來接收 信號。-旦致能後,電晶體429能増加輸出信號 動(也查看圖7之步驟760)。 注意電阻性元件42 8通,選用爲主動性元件。藉由使用 -主動元件,可減少製程、溫度以及電壓之變異,因爲通 常可選擇主動元件以追蹤與輔助驅動器44〇有關之變異。 結果,於各種處理與操作情況間可維持相當均勻的電流效 能。此外,元件428選用主動元件則不需求用以製造^精 -15 - 本紙張尺度適用中國國家標準(CNS)A4規格(21〇 X 297公爱了 (請先閱讀背面之注意事項再填寫本頁) « 裝 . 523988 A7 經濟部智慧財產局員工消費合作社印制π 五、發明說明(13 ) 密度之電阻的特殊處理方式。 圖9説明本發明之另一具體眘 ._ 貫她例,此處使用多輔助驅 動备9 4 0與9 4 1 〇該配置得以承六 于乂更加控制與減少電磁波干样 以及dl/dt之其他效應。舉例來巧 ^ 木况猎由更加延遲迴轉驅動 %流足生成以使與驅動器有關之 剛 < 總dl/dt分布於較長之時間 週期,可減少dl/dt之大小。 圖1爲説明本發明之另一且靜备、 甘a门— 一 八也貝、施例,其中因應於一輸 入信號而啓動主驅動器以驅動一輸出信號,且因應於輔助 驅動器以驅動一相似但有相移(例如,經延遲的)之代表性 輸入信號而啓動-輸出信號。縱然在此具體實施例中此輔 助驅動器接收經延遲信號,然於另一具體實施例中,主 動器可接收此經延遲之信號。當此輸出信號接升至一預 之臨限電壓時,輔助驅動器將被去致能(deactivated)。 圖1之具體實施例中,此I〇-VDD與中心VDD實質上是 同的正供應電壓。 電路動作時,前置驅動器1〇1〇接收信號IN。前置驅動 1010之輸出驅動主拉下驅動器1〇3〇之控制電極。延遲電 1050生成IN2D,其爲落後in信號達一預定時間週期之 的代表性的IN信號。輔助前置驅動器1 〇2〇接著接收信 IN2D °輔助前置驅動器丨〇2〇之輸出驅動輔助拉下驅動 1040之控制電極。圖4之前置驅動器4 〇 5類似於圖1之前 驅動器1010。圖4之主拉下驅動器4 6 0類似於圖1之主拉 驅動器1030。於此具體實施例中_,以延遲部分ioso與p 之前置驅動器1020的p-型電晶體取代圖4之迴轉參考產 -16- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 裝 驅 定 於 相 器 路 久 號 器 置 下 圖 生 · 峰 523988 A7 --------- B7 _ 五、發明說明(14 ) 斋422與比較器429。於此具體實施例中,圖i之前置驅動 器1020之反向器1〇7〇與11型電晶體取代了圖4之關閉延遲部 分 42 6 ° (請先閱讀背面之注意事項再填寫本頁) 於此具體實施例中,反向器1〇7〇之輸入接收終端1〇9〇處 t代表性輸出信號,選用的濾波器1〇6〇濾波終端1〇9〇處之 代表性輸出信號。於此實例中,此反向器之n型與p型電晶 體經估算以使得反向器1〇7〇之逃脱點p〇int)大約爲低 於VDD之p型金氧半場效電晶體臨限電壓。因此,當輸出 終端1090拉升至低於VDD之臨限電壓或稍大的電壓値 時’反向器1070之輸出將去致能輔助驅動器1〇2〇,反向器 1070之輸出接著去致能輔助拉下驅動器1〇4〇。 經濟部智慧財產局員工消費合作社印制农 靣主要拉下驅動器1030開始下拉(pulling)輸出終端1090 後’輔助拉下驅動器1 〇4〇的關閉將產生某總回授延遲。爲 求簡便’此總回授延遲將以第一延遲與第二延遲説明之。 第一延遲係因輸出終端1〇9〇拉至一低於Vdd之臨限電壓 而引起之輸出迴轉延遲(outpUt slew delay)。第二延遲爲通 過反向器1070與輔助前置驅動器1〇2〇所生之信號傳輸延 遲。於一具體實施例中,此輸出迴轉延遲實質上與通過反 向器1070與輔助前置驅動器1〇2〇之傳輸延遲相比。因此, 輔助拉下驅動器1040之任務時間(duty time)實質上會根據 輸出迴轉延遲而改變,而輸出迴轉延遲又根據終端1〇9〇之 負載而變化。 本技藝之一般人士會認知到很容易對本發明做一些修 改。舉例來説,精於此技藝之人士很容易便可知道在修改 -17- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 523988 A7 B7__ 五、發明說明(15 ) 圖3之電路後,可提供類似於拉下驅動器之拉上驅動器。 (請先閱讀背面之注意事項再填寫本頁) 此外,電阻性與電容性元件可爲主動性元件。更有進 者,可使用與本文中所述不同型式的電晶體(不管是二極 體、場效等)來實施本發明之其他具體實施例。此外,雖 然如前文所述本發明係使用其有控制電極與電流電極之電 晶體,但其它之方式如控制與電流終端、電流處理終端、 電流節點等也可使用。此外,雖然前文中述及本發明使用 場效電晶體,但應該注意縱然該閘之材質可爲多晶矽或非 金屬之材質,且介電質可爲一氧化氮,氮化物,或其他非 氧化物之材質,但絕緣閘場效電晶體(IGFET)通常係指金 屬氧化物半導體場效電晶體元件(MOSFET)。除非行文中 有預作限定,否則MOSFET等傳統術語不應按文字上定義 而特定解讀含有氧化物介電質之金屬閘場效電晶體。 因爲以上的詳細説明是範例性質,當説明“一個具體實 施例”時,其爲一範例性具體實施例。據此,於此行文中 提到“一個”並非限定成一個或只有一個具體實施例。相反 地,常常一些其他的具體實施例也有例示性實施例之特 徵。當以一個具體實施例的來説明本發明時,事實上會有 許許多多可實施本發明之可能具體實施例。 經濟部智慧財產局員工消費合作社印制衣 雖然以上詳述中只有關厂些字語“一個具體實施例,,之使 用,但是若欲有特定數目之請求要件時,則於此領域内之 人士能暸解到,該特定數目會清楚地界定於申請專利範圍 中,而若無數目之界定則表該數目不限定。例如,於下列 的申請專利範圍中,當某請求要件具有“ 一個”特性時,其 -18- 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) 523988 A7 B7 經濟部智慧財產局員工消費合作社印制衣 五、發明說明(16) 意即爲該要件限定爲一個且只有一個所述之特性。更有進 者,當以下申請專利範圍中的申請專利範圍要件被説明爲 包括(including)或包含(comprising)“ 一”特性時,其音並非 限定該要件於一個且只有一個特性。相反地,例如申請專 利範圍包括‘‘ 一 ’,特性,則其意在於可包括一個或一個以上 特性之裝置或方法。意即,因爲該裝置或方法包括一種申 請專利範圍所界定之特性,不管該裝置或方法是否還包括 其它之特性。申請人於此使用字眼“一個,,(&)是對請求 特徵作非限定、引導性之冠詞用法,此點與過去被一些 庭所採用4見解相同,雖然在某些不尋常或無先例之法 判例中會有相反之解釋。同理,當某請求要件在如下之申 请專利I巳圍中係界定爲包括(including)或包含(_prising) 前述之特性時,其意並非在於限定於要件爲一個上述特 性。此外,在申請專利範圍使用之引導片語譬如“至少一 個”與“一個或以上,,不應該被解釋爲以不定冠詞或^浐 來引導其它請求要件時是在將含有該請求要件之任何特別 權項予以限定爲只包含此一要件,即使相同之權項包 語“一或多個,,或‘‘至少一個,,以及不定冠詞如、,,或 亦然。同理適用於定冠詞之使用。 、 以上之説明即欲至少説.明本發明之一個具體實施例, 並非在於界定本發明之範蜂。相反地,本發明之範轉乃定 義於下列的申請專利範圍。因此,雖然已對本發明之: 具體實施例予以圖示並説明,顯然地嫻熟於本技藝之人 可根據此處之敎示、在不致背離本巾請專利範^之下, -19- 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公爱 之 法 案 中 但 定 (請先閱讀背面之注意事項再填寫本頁) 裝 鐮· 523988 A7 B7 五、發明說明(17 ) 對本發明做種種修改、變化其結構。因此,如下之申請專 利範圍涵蓋在本發明精神及範疇内之所有該類改變、修 改。更有進者,可了解如下之申請專利範圍係唯一界定本 發明者。以上之説明並不欲呈現本發明之具體實施例之完 全的表列。除非另有明確之説明,否則呈現於此之各實例 爲一無限制或非排外性之實例,不管該等名詞是非限定、 非排他性或類似名詞,冑同時用以表達各實例。縱然已企 圖概述某些範例性的具體實施例以及其 施例以及(或)改變都如同界定在以下的J專利二;貫 (請先閱讀背面之注意事項再填寫本頁) 裝 訂 轤 經濟部智慧財產局員工消費合作社印制π -20- 本纸張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐)

Claims (1)

  1. 補充 A8 B8 C8 D8 523988 第〇9〇ι〇5797號專利申請案 j7文申凊專利範圍修正本(9i年9月) 7、申請專利範圍 種包含-驅動器電路之裝置,該驅動器電路用來驅動 :輸出終端(250)上之—輸出信號,該輸出終端對應於在 —驅動器輸入端所接收到的一輸入信號,該驅動器電路 包括: 王驅動器(360),耦合於驅動電路輸入與輸出終端,· 一迴轉率控制電路(32〇),耦合來接收該輸入與輸出信 號;以及 " 輔助驅動器(340),耦合於迴轉率控制電路與輸出終 端,其中迴轉率控制電路掌控輔助驅動器之啟動。、 2·如申請專利範圍第丨項之裝置’其中迴轉率控制電路更 包括: 一比較器(324),耦合於驅動電路輸入與輸出終端,以 提供一開啟延遲,用以將辅助驅動器之啟動延遲至主驅 動器(360)啟動後才開始。 3·如申請專利範圍第丨項之裝置,其中迴轉率控制電路包 括: 一知射驅動器(420),耦合於驅動器電路輸入以至少部 分提供一參考信號;以及 一比較器(429),摘合於鏡射驅動器電路以接收參考信 號與輸出信號,且依據參考信號與輸出信號之比較結 果,提供一控制信號以啟動輔助驅動器。 4·如申印專利範圍第3項之裝置,其中比較器因應於與輸 出信號相差至少一臨限值之參考信號,提供該控制信號 以啟動輔助驅動器(340)。
    裝 訂
    523988
    5·如申請專利範圍第3項之裝置,其中迴轉率控制電路 (32〇)控制輔助驅動器(34〇),以依據輸出信號與參考信號 間之大小差異,增大輸出信號之暫態至某程度。 6.如申凊專利範圍第丨項之裝置,驅動器電路更包括: 拉下驅動器電路(240),該拉下驅動器電路包括該主 驅動器,迴轉率控制電路與輔助驅動器,其中迴轉率控 制電路在該輸入信號從高準位至低準位之暫態發生時, 控制輔助驅動器的啟動;以及 一拉上驅動器電路(220),包括: 一拉上王驅動電路,耦合於驅動器電路之輸入與輸 出終端; 一拉上迴轉率控制電路,耦合於驅動器電路之輸 入;以及 拉上輔助驅動器,轉合於拉上迴轉率控制電路與輸 出終端,其中該拉上迴轉率控制電路在該輸入信號從低 準位至高準位的暫態發生時,控制拉上輔助驅動器之啟 動。 如申請專利範圍第丨項之裝置,其中: 主驅動器與輔助驅動器之一,係耦合以接收輸入信 號’而另一則耦合以接收一延遲之輸入信號;以及 迴轉率控制電路包括一回授延遲電路,回授延遲電路 因應於薇輸出信號,經耦合以提供一回授信號以去致能 (deactivate)輔助驅動器。 8· —種包括許多驅動電路之積體電路,各驅動電路包括: -2 - 本紙張尺度適用中國國尽標準(CNS) A4規格(210X297公董) 523988
    一主驅動器(360),以及 一電壓&變測量電路(32()),經鶴合以依據主驅動器輸 出的,壓對時間之改變來提供一控制信號;以及 第一驅動器(340),耦合於電壓改變測量 動器,視控制信號而啟動第二驅動器。%各”王驅 9. 一種於必要時使用輔助驅動能力來驅動一輸出信號之方 法,該方法包括: 因應於所接收<一輸入信號,啟動一主驅動器(则)以 驅動一輸出信號; 因應於所接收之輸入信號,產生一參考信號; 比較輸出信號與參考信號;以及 若輸出信號落後參考信號達一落後臨限,則啟動一輔 助驅動器(340)。 1〇·-種使用調整的辅助驅動能力來驅動一輸出信號之方 法,該方法包括: 因應於一主驅動器(360)之接收一冑入信&,驅動一輸 出信號之暫態;以及 因應於該輸出信號,由一輔助驅動器(340)增強對該輸 出信號的暫態之驅動。 -3
TW090105797A 2000-03-20 2001-03-13 Load capacitance compensated buffer, apparatus and method thereof TW523988B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/528,857 US6313664B1 (en) 2000-03-20 2000-03-20 Load capacitance compensated buffer, apparatus and method thereof

Publications (1)

Publication Number Publication Date
TW523988B true TW523988B (en) 2003-03-11

Family

ID=24107476

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090105797A TW523988B (en) 2000-03-20 2001-03-13 Load capacitance compensated buffer, apparatus and method thereof

Country Status (7)

Country Link
US (1) US6313664B1 (zh)
JP (1) JP4903340B2 (zh)
KR (1) KR100714668B1 (zh)
CN (1) CN1223089C (zh)
AU (1) AU2001247259A1 (zh)
TW (1) TW523988B (zh)
WO (1) WO2001071915A2 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003337640A (ja) * 2002-05-21 2003-11-28 Mitsubishi Electric Corp バス制御装置
US6842058B2 (en) * 2002-11-12 2005-01-11 Lsi Logic Corporation Method and apparatus for slew control of an output signal
KR100510515B1 (ko) 2003-01-17 2005-08-26 삼성전자주식회사 공정의 변화에 따라서 클럭신호의 듀티 사이클을 보정하는듀티 사이클 보정회로를 구비하는 반도체 장치
DE10355509A1 (de) * 2003-11-27 2005-07-07 Infineon Technologies Ag Schaltung und Verfahren zum verzögerten Einschalten einer elektrischen Last
JP5239976B2 (ja) * 2009-03-19 2013-07-17 富士通セミコンダクター株式会社 入力回路および半導体集積回路
WO2013017913A1 (en) * 2011-08-01 2013-02-07 Freescale Semiconductor, Inc. Signalling circuit, processing device and safety critical system
TW201535975A (zh) 2014-03-10 2015-09-16 Chunghwa Picture Tubes Ltd 閘極驅動電路
US9584104B2 (en) 2014-03-15 2017-02-28 Nxp Usa, Inc. Semiconductor device and method of operating a semiconductor device
US9202584B1 (en) 2014-05-08 2015-12-01 Freescale Semiconductor, Inc. Power supply slew rate detector
JP6195393B1 (ja) * 2016-03-23 2017-09-13 ウィンボンド エレクトロニクス コーポレーション 出力回路
KR102598741B1 (ko) * 2018-07-17 2023-11-07 에스케이하이닉스 주식회사 데이터 출력 버퍼

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58121610A (ja) * 1982-10-05 1983-07-20 Taamo:Kk 係合具
US4567378A (en) * 1984-06-13 1986-01-28 International Business Machines Corporation Driver circuit for controlling signal rise and fall in field effect transistor processors
JPH04154314A (ja) * 1990-10-18 1992-05-27 Nec Ic Microcomput Syst Ltd 出力回路
JPH04274615A (ja) * 1991-02-28 1992-09-30 Nec Corp 出力バッファ回路
JP3251661B2 (ja) 1991-10-15 2002-01-28 テキサス インスツルメンツ インコーポレイテツド 制御されたスルー・レートを有するcmosバッファ回路
JPH05327443A (ja) * 1992-05-15 1993-12-10 Nec Corp バッファ回路
US5619247A (en) * 1995-02-24 1997-04-08 Smart Vcr Limited Partnership Stored program pay-per-play
US5598119A (en) * 1995-04-05 1997-01-28 Hewlett-Packard Company Method and apparatus for a load adaptive pad driver
US5739715A (en) * 1995-10-31 1998-04-14 Hewlett-Packard Co. Digital signal driver circuit having a high slew rate
US5986489A (en) * 1996-04-03 1999-11-16 Cypress Semiconductor Corp. Slew rate control circuit for an integrated circuit
JP3339311B2 (ja) * 1996-07-16 2002-10-28 富士電機株式会社 自己消弧形半導体素子の駆動回路
KR100226491B1 (ko) * 1996-12-28 1999-10-15 김영환 반도체 메모리에서 비트라인 감지 증폭기의 풀업/풀다운 전압제 공을 위한 디바이스 및 그 구성 방법
US6184703B1 (en) * 1997-06-06 2001-02-06 Altera Corporation Method and circuit for reducing output ground and power bounce noise
US6118324A (en) * 1997-06-30 2000-09-12 Xilinx, Inc. Output driver with reduced ground bounce
US5949259A (en) * 1997-11-19 1999-09-07 Atmel Corporation Zero-delay slew-rate controlled output buffer
US6181156B1 (en) * 1999-03-31 2001-01-30 International Business Machines Corporation Noise suppression circuits for suppressing noises above and below reference voltages
FR2945413B1 (fr) * 2009-05-15 2011-05-06 Aplix Sa Element d'accrochage pour former la partie male d'un auto-agrippant
JP5949259B2 (ja) * 2012-05-25 2016-07-06 三菱電機株式会社 液晶表示装置
JP5986489B2 (ja) * 2012-11-21 2016-09-06 株式会社ハーマン グリル

Also Published As

Publication number Publication date
WO2001071915A2 (en) 2001-09-27
CN1223089C (zh) 2005-10-12
KR20030014370A (ko) 2003-02-17
US6313664B1 (en) 2001-11-06
KR100714668B1 (ko) 2007-05-07
WO2001071915A3 (en) 2002-02-14
JP2003528525A (ja) 2003-09-24
CN1425220A (zh) 2003-06-18
AU2001247259A1 (en) 2001-10-03
JP4903340B2 (ja) 2012-03-28

Similar Documents

Publication Publication Date Title
TW523988B (en) Load capacitance compensated buffer, apparatus and method thereof
JP3709006B2 (ja) 駆動装置及び出力パッド駆動装置
TW521177B (en) Apparatus and system for providing transient suppression power regulation
TW448620B (en) Level adjusting circuit and the data output circuit thereof
US5291071A (en) High speed, low power output circuit with temperature compensated noise control
TW415145B (en) Dynamic output control circuit
US20030155954A1 (en) Delay circuit with delay relatively independent of process, voltage, and temperature variations
KR100631941B1 (ko) 반도체 장치용 출력 드라이버
JP3879892B2 (ja) 半導体メモリ装置
TW548899B (en) Variable voltage data buffers
US10333408B1 (en) Compensation of level-shift capacitance
TW453031B (en) Active undershoot hardened fet switch
CN105474118A (zh) 通过电容性稳压的活动稳压器唤醒时间改进
TW202141457A (zh) 高面積效率的迴轉率受控驅動器
CN108574445B (zh) 马达驱动电路
US7190208B2 (en) Self-oscillating full bridge driver IC
TW521497B (en) Improved power device driver circuit
JP2000134075A (ja) スイッチ装置
TW381218B (en) I/O buffer for improving ring back effect
EP1451932B1 (en) Output driver comprising an improved control circuit
TWI249288B (en) Speed-matching control method and circuit
CN112640282A (zh) 促进开关电源转换器的高侧控制
JP2002204154A (ja) 終端回路およびその方法
TWI297241B (en) Noise canceling circuit
JP3504016B2 (ja) スイッチング電源回路

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees