[go: up one dir, main page]

TW517392B - Manufacturing method of thin film transistor flat panel display - Google Patents

Manufacturing method of thin film transistor flat panel display Download PDF

Info

Publication number
TW517392B
TW517392B TW090117932A TW90117932A TW517392B TW 517392 B TW517392 B TW 517392B TW 090117932 A TW090117932 A TW 090117932A TW 90117932 A TW90117932 A TW 90117932A TW 517392 B TW517392 B TW 517392B
Authority
TW
Taiwan
Prior art keywords
layer
gate
electrode
pattern
conductive layer
Prior art date
Application number
TW090117932A
Other languages
English (en)
Inventor
Chung Wen Lay
Meng Yueh Wu
Original Assignee
Au Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Au Optronics Corp filed Critical Au Optronics Corp
Priority to TW090117932A priority Critical patent/TW517392B/zh
Priority to US10/200,831 priority patent/US6531330B2/en
Application granted granted Critical
Publication of TW517392B publication Critical patent/TW517392B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
    • H10D30/0316—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral bottom-gate TFTs comprising only a single gate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136231—Active matrix addressed cells for reducing the number of lithographic steps

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Description

517392
本發明係有關於一種平面顯示器之製作方法，特別曰 有關於一種薄膜電晶體液晶顯示器的製造方法。 疋 第1 A圖至第1 d圖顯示習知用於液晶顯示器之薄膜曰 體的製造方法。參照第1 A圖，首先，定義形成一閘極電^ 2於一透明基板1之上，再形成一絕緣層3覆蓋閘極電極2 °。 接著’依序形成非晶矽（amorph〇us silicon)層40和氮化 矽層5 0於絕緣層3之上。參照第1 B圖，定義蝕刻氮化石夕層 5 0 ’以形成一 |虫刻終止層（e t c h i n g s t 〇 p p e r ) 5。參照第 1 C圖’再形成一摻雜矽層6 (例如摻入n型雜質的非晶石夕層） 於餘刻終止層5和非晶矽層4 〇之上。參照第1 D圖，接著幵^ 成一導電層，再定義蝕刻導電層而形成源/汲極電極7、8 ，最後形成一保護層9。在蝕刻過程中，部分導電層與摻 雜矽層6會被蝕刻移除，而蝕刻終止層5係用以保護非晶石夕 層4 0免於遭受蝕刻破壞。 儘管有上述之傳統方法用以製作薄膜電晶體，但是薄 膜電晶體的製程方法仍然有改進之空間。 本發明之目的為提出一種薄膜電晶體之製造方法，僅 僅需要四道光罩的製程，藉以簡化薄膜電晶體的製作方法 為達成上述目的，本發明提出之一種薄膜電晶體平面 顯示器之製造方法，其主要之特徵為：利用第1道光罩定 義非晶石夕層/閘極絕緣層/第一導電層之圖案；利用第2道 光罩形成保護層（passivation layer)與島狀餘刻終止層 (etching stopper );利用第3道光罩定義源極/汲極 (Source/Drain);再利用最後一道光罩定義形成晝素電極
0632-5850TWF2;D89055;Chen.p t c 第4頁 517392 ----^ 案號 mm 7932 ^ η 五、發明說明（2) 曰 修正 例 。各種較佳之製造流程將於下列第一實施例至第五實施 予以詳細說明。 實施例一： 第2 Α〜2D圖係顯示本·發明第一實施例之製造流程上視 圖。第3 A〜3 D圖係顯示本發明第一實施例之製造流程剖面 圖。第3A〜3D圖中，第I區係為薄膜電晶體所在之區域， 對應於第2A〜2D圖中沿A-A，方向之剖面；第π區係閘極墊 (gate pad)結構所在之區域，對應於第2a〜2d圖中沿B-B， 方向之剖面。以下將參照第2A〜2D圖及第3A〜31)圖說明本發 明之製造方法。 參照第2A圖及第3A圖，首先，依序形成一第一導電層 、一絕緣層102、及一半導體層1〇3於一透明基板1〇〇上 。再定義半導體層103、第一絕緣層1〇2、及第一導電層 1〇1之圖案，以形成一掃描線DL、一閘極,DLp、以及一閘 ，DLg。閘極墊DLp形成於掃描線儿之一端，且閘極DLg自 知描線DL之一側延伸而出，且閘極DLg之半導體層1〇3係作 為薄膜電晶體之通道層。一般而言，基板1〇〇可為玻璃基 板或是石英基板，半導體層1〇3可為非晶矽層，第一絕緣 層102可為氧化矽層，且第一導電層1〇1為導電層，形成一 閉極電極。 參妝第2 B圖及第3 B圖’接著，形成一保護層j 〇 4，覆 蓋於上述掃描線DL、閘極DLg、閘極墊DLp及基板1〇〇上。 再定義保護層104的圖案’於閘極❿上形成第一開口〇pl 和第二開口〇P2，於閘極墊DLp第三開口〇p3，使半導體層 517392 修正 _ 案號 90117932 五、發明說明（3) 保護層104係由氮化石夕(他)或是有機 N分子物質所構成。 =2C圖及第3C圖’依序形成—推雜石夕層1〇5及一 石t:二 6於基板1〇0上。定義第二導電層106及摻雜 石夕層1 0 5的圖案，以形成一作垆綠ς τ 从 口未 y風1口唬綠、並於閘極DLg上形成 一源極S和一汲極D，源極S與汲極D之間定羞一 (channel)110，並於其中露出半導體層1〇3我马一 n 源/汲極（S、D)之摻雜矽層i 05分別透過第一和第二開 。口（opl iP2)與閘極DLg之半導體層1〇3構成電性接觸。信 號線S L係垂直於掃描線D L。 介於第一開口〇Ρ1和第二開口op2間之保護層1〇4，係 作為一蝕刻終止層（etching stop ;或稱為島狀蝕刻終止 層is)，在定義蝕刻第二導電層106及摻雜層1〇5時，係用 以保護閘極DLg中之半導體層1〇3 (即通道層）免於遭到蝕 刻破壞。在此實施例中，上述摻雜矽層丨〇5係為n型摻雜矽 層，且第二導電層係為導電層。 / 參照第2D圖及第3D圖，蝕刻閘極墊DLp中之半導體層 103及第一絕緣層1〇2，使閘極墊j)Lp之第一導電層暴露 在第三開口 0P3中。接著，一透明電極1〇7形成在基板丨⑽ 上，且覆蓋源極S、汲極D與閘極墊DLp。最後，定義透明 電極107的圖形，以分別形成一耦接汲極D之晝素電極層pL ’與一覆蓋源極S與信號線SL之虛擬信號線層^，且透明 電極107與閘極墊DLp中之第一導電層ι〇1構成電性接觸。 在此實施例中，透明電極1 〇 7係為I το層。值得注意的 是：源/汲極（S、D)之第二導電層ι〇6在通道11〇中各具"有
0632-5850TW2;D89055;Chen.ptc 第6頁 517392 --------案號 9011793?二__年月日_修正 ___ 五、發明說明（4) 一側壁’而透明電極丨〇 7係覆蓋第二導電層丨〇 6在通道1 1 〇 中的側壁。 實施例二： 本發明第二實施例之製程上視圖與第2A〜2D圖示者相 同。第4A〜4D圖係顯示本發明第二實施例之製造流程剖面 圖。第一實施例與第二實施例最大的不同在於在半導體層 1 0 3上更形成一絕緣層2 〇 2，用以保護半導體層1 0 3。在第 二實施例中，與第一實施例相同之名詞使用相同的標號。
參照第2A圖及第4A圖，於基板1 〇〇上依序形成一第一 導電層101、一第一絕緣層102、一半導體層103、及一第 二絕緣層2 0 2，並定義其圖案，以形成一掃描線DL、一閘 極塾D L ρ、以及一閘極D L g。在此實施例中，第二絕緣層 2 0 2可為氮化矽層。 蒼照第2 B圖及第4 B圖，形成一保護層1 〇 4覆蓋掃描線 DL、閘極DLg、閘極墊DLp及基板1〇〇上。再定義保護層1〇4 及第二絕緣層2 0 2的圖案，於閘極D L g上形成第一開口 〇 ρ 1 和第一開口 op2 ’於閘極墊DLp第三開口〇p3，使半導體芦 103由第一開口opl、第二開口0P2以及第三開口 〇p3中露曰出 參照第2C圖及第4C圖’依序形成一摻雜石夕声ι〇5及一 第二導電層106於基板100上。定義第二導電層及摻雜 矽層1 0 5的圖案，以形成一信號線SL，並於閘極DLg上^成 一源極S和一汲極D，源極S與沒極d之間定義為一通道 (channel)llO，並於其中露出第二絕緣層2〇2。
517392
口 op 1和第二開口 〇 P2間的保護層丨〇 4和第二絕緣層2 〇 2，係 作為一蝕刻終止層（etch st〇p ;或稱為島狀蝕刻終止層IS )，用以保護閘極DLg之半導體層1〇3 (即通道層）免於遭到 餘刻破壞。
參照第2D圖及第4D圖，先定義閘極墊DLp之半導體層 103及第一絕緣層1 〇2的圖案，移除第三開口〇p3中的半導 體層103與第一絕緣層1〇2，以露出閘極墊DLp中之第一導 電層101。接著，於基板1〇〇上形成透明電極1〇7，且覆蓋 源極S、汲極D與閘極墊DLp。最後，定義透明電極1 07的圖 形’形成一耗接汲極D之晝素電極層pl，以及一覆蓋源極s 與倍號線S L之虛擬信號線層f S，且透明電極1 〇 7並與閘極 塾DLp之第一導電層1 〇 1構成電性接觸。 在此實施例中，在半導體層丨〇 3上更形成一層薄氮化 石夕（即第二絕緣層2 〇 2 )，藉以避免半導體層丨〇 3長期曝露於 空氣中而氧化。 實施例三： 第5A〜5D圖係顯示本發明第三實施例之製程上視圖。 第6 A〜6 D圖係顯示本發明第三實施例之製造流程剖面圖。 第6A〜6D圖中，第I區係為薄膜電晶體所在之區域5對應 於第5A〜51)圖中沿A-A，方向之剖面；第π區係閘極墊（gate pad)結構所在之區域，對應於第5A〜5D圖中沿B-B，方向 之剖面。以下將參照第5A〜5D圖及第6A〜6D圖說明本發明應 用於平面顯示器之薄膜電晶體的製造方法。 參照第5A圖及第6A圖，與第5B圖及第6B圖，於基板 100上以第一導電層101、第一絕緣層1〇2、半導體層1〇3、
0632-5850TWF2;D89055;Chen.p t c 第8頁 /外2
再於ώ疋義#描線DL、閉極墊DLp以及間極DLg。 ;3極DLg與閘極墊DLp上分別形成第一、第二、第三 - T於：丄;、？3，使半導體層103露出。其製造流程與第 只匕例所述相同，故在此不予以贅述。 ^ ^ ^ ^ ^ ^ 4A ^ ^ . π _ ^電“06。接者，疋義第二導電層106及 之圖案’於閘極上方形成一島狀結構，並另 Μ 1 ης 破線SL。彳§號線SL係垂直於掃描線儿，且摻雜石夕 層105係透過第一、笛一 p曰”,. 。、 y
體層m構成ί性接口（°ρ1、Όρ2)與閘祕g之半導
參照第5D圖及第6D圖，先定義閘極墊DLp中之半導體 曰103及第絕緣層1〇2之圖案，使第一導電層1〇1暴露於 甲1極墊DLp之第三開口op3中。再於基板1〇〇上形成一透明 電極1 0J，其覆盍第二導電層丨〇 6。之後，定義透明電極 =7、第二導電層1〇6、與摻雜矽層1〇5之圖案，以於島狀 結構中形成一源極S與一汲極])。源極與汲極之間定義為一 通道110，且通道110位於閘極儿忌正上方。此外，透明電 極107形成一晝素電極PL，並與汲極1)相連接。透明電極 107亦覆蓋信號線SL及閘極])1^中之源極3。此外，透明電 極107亦覆蓋閘極墊DLp，並經由第三開口〇p3與閘極墊儿 中之第一導電層101接觸。 在此實施例中，透明電極丨07係為IT〇層，且透明電極 107不覆蓋通道110中的第二導電層1〇6側壁，因此可縮小 薄膜電晶體内的通道尺寸。 ' 實施例四：
517392 一 —_案號 90117932 _年月日_____ —_ 五、發明說明（7) 第7 A〜7 D圖係顯示本發明第四實施例之製程上視圖。 第8 A〜8 D圖係顯示本發明第四實施例之製造流程剖面圖 。第8A〜8D圖中，第I區係為薄膜電晶體所在之區域，對 應於第7 A〜7 D圖中沿A - A ’方向之剖面；第π區係閘極墊 (gate pad)結構所在之區域，對應於第7A〜7D圖中沿 B-B’方向之剖面。以下將參照第7A〜7D圖及第8A〜8D圖說明 本實施例。 參照第7A圖及第8A圖，與第7B圖及第8B圖，於基板 100上以第一導電層101、第一絕緣層1〇2、半導體層1〇3、 及保護層1 04 ’定義掃描線dl、閘極墊j)Lp以及閘極DLg。 再於閘極DLg與閘極墊DLp上分別形成第一、第二、第三開 口 opl、op2、op3，使半導體層103露出，其製造流程與^ 一實施例所述者相同，故在此不予以贅述。此外，半導體 層103上可更形成一第二絕緣層（未圖示），以保護半導體一 層 1 0 3。 參照第7C圖及第8C圖，於保護層1〇4上形成一第二 電層106，並定義出信號線儿之圖形，信號線以係垂 描線DL。 详 層103接觸°透日月電之第二部份τκ2係形:」晝素
0632-5850TWF2;D89055;Chen.p t c 第10頁 多照第7D圖及第8D圖’於基板1〇〇上依序形成一穆 !105及-透明電極1〇7 ’ i覆蓋問極DLg與信號線儿。爯 定義透明電極107及摻雜層1〇5之圖案，於閘極上方 汲極D與一源極S，汲極D與源極s間形成一通 〇。〜 ’透明電極107之第—部份m係覆蓋信號線认，且與卜 S相連，源極S中之摻雜石夕層i 〇5經由第__開、^ 517392
極P L ’且與》及極D相連，々必αδ· 。t，及極D之摻雜矽層1 0 5經由第二開 口 op2與半V體層1 03構成電性連接。 最後+，移除第三開口中之半導體層1〇3及第一絕緣層 102，以露出閘極墊DLp中之第一導電層1〇1。 實施例五： 曰 第9A〜9C圖係顯示本發明第五實施例之製程上視圖。 第ljA〜10C圖係顯示本發明第五實施例之製造流程剖面圖 第1 0 A 1 0 C圖中，第I區係為薄膜電晶體所在之區域，
對應於第9A〜9C圖中沿A —A，方向之剖面；區係閘極墊 (gate pad)結構所在之區域，對應於第9A〜9C圖中沿b — b， 方向之剖面。以下將參照第9a〜9C圖及第1〇A〜1〇c圖說明本 發明之製造方法。 參照第9A圖及第l〇A圖，首先，依序形成一第一導電 層101、一第一絕緣層1〇2、及一半導體層1〇3於一基板1〇〇 上。再定義半導體層103、第一絕緣層1〇2、及第一導電層 1 01之圖案，以形成一掃描線、一閘極、以及一閘 極DLg。閘極墊DLp形成於掃描線DL之一端，且閘極DLg自 掃描線DL之一側延伸而出。閘極DLg上之半導體層丨03係作 為薄膜電晶體之通道層。 參照第9B圖及第10B圖，於基板1〇〇上依序形成一保護❶ 層104與一第二導電層1〇6，再定義第二導電層1〇6及保護 層1 04的圖案，使其覆蓋掃描線j)L、閘極DLg及閘極墊DLp 。第二導電層106及保護層1〇4於基板1〇〇上更形成一訊號 線SL，且訊號線SL係垂直掃描線DL。此外，去除部分之第 導電層1 06及保護層1 〇 4，於閘極DLg上形成第一開口 〇P 1
517392 _案號 90117932 Λ_L· 修正 曰 五、發明說明（9) 和第二開口〇p2，於閘極墊D 三開口 ⑴由第一開口。。l、，二開口。…以及第三開口吏二體二 參照第9C圖及第10C圖，於基板1〇〇上形成一掺雜砂展 3一05和一透明電極1〇7，摻雜矽層3〇5經由第—開口ο"和^ Π:Ρ2與半導體層1〇3電性連接。再定義蝕刻透明電極 1 一〇7及^雜石夕層3 0 5的圖案，在間極DLg上方形成一源極3與 及極D。源極s與汲極D間定義為一通道11〇。透明電極 1 -的一部份T1係位於信號線讥之上，透明電極1 07的第 ::H:T2係覆蓋源極s，透明電極1〇7的第三部份η則形成 :電極PL ’且覆蓋沒極D。最後，移除第三開口〇p3中 體層，及第-絕緣層1〇2，使問極塾心之第〆導 電層1 0 1露出。 ㈣ϊΐ上述實施例一至實施例i，本發明提出新穎的薄 =曰曰體平面顯示器之製造方法’僅僅需要應用4道光罩 :衣程枓實施例五僅需3道光罩）。主要製程包含：⑴形 成第一導電層/閘極絕緣層/非晶矽層；（2)形成保蠖廣 (passivation)與蝕刻終止層（etching st〇ppa)”.°(3)形 ^源極/汲極（Source/Drain) ; (4)形成晝素電極’；如此町 簡化薄膜電晶體平面顯示器之製作過程。 雖然本發明已以較佳實施例揭露如上，铁A 用以 :定本發明，任何熟悉本項技藝者1不脫離：精 神：範圍β ’當可做些許之更動和潤飾，因此本發明之保 4 圍當視後附之申請專利範圍所界定者為準。
517392 _案號90117932_年月日_i±^_ 圖式簡單說明 為讓本發明之上述目的、特徵、和優點能更明顯易懂 ，下文特舉較佳實施例，並配合所附圖式，做詳細說明如 下： 第1 A〜1 D圖顯示平面顯示器中薄膜電晶體之傳統製造 流程剖面圖； 第2A〜2D圖係顯示本發明第一實施例之製造流程上視 圖， 第3 A〜3D圖係顯示本發明第一實施例之製造流程剖面 圖， 第4A〜4D圖係顯示本發明第二實施例之製造流程剖面 ♦ 圖， 第5 A〜5D圖係顯示本發明第三實施例之製造流程上視 圖， 第6 A〜6D圖係顯示本發明第三實施例之製造流程剖面 圖， 第7 A〜7D圖係顯示本發明第四實施例之製造流程上視 圖， 第8A〜8D圖係顯示本發明第四實施例之製造流程剖面 圖； 第9 A〜9C圖係顯示本發明第五實施例之製造流程上視 V 圖；及 第1 0A〜1 0C圖係顯示本發明第五實施例之製造流程剖 面圖。 符號說明： 1〜透明基板； 2〜閘極電極；
0632-5850TWF2;D89055;Chen.p t c 第13頁 517392 案號90117932 年月 日 修正 圖式簡單說明 4 0〜非晶矽層； 5〜餘刻終止層； 7、8〜源/汲極電極； 1 0 0〜基板； 1 0 2〜第一絕緣層； DL〜掃描線； D L g〜閘極； 〇pi〜第一開口； op3〜第三開口； 106〜第二導電層； S〜源極；D〜汲極； 2 0 2〜第二絕緣層； 3 0 5〜摻雜層； 3〜絕緣層； 5 0〜氮化矽層； 6〜摻雜矽層； 9〜保護層； 101〜第一導電層； 103〜半導體層； D L p〜閘極塾； 1 0 4〜保護層； op2〜第二開口； 1 0 5〜摻雜矽層； SL〜信號線； 1 0 7〜透明電極； P L〜畫素電極； F S〜虛擬信號線層。
0632-5850TWF2;D89055;Chen.p t c 第14頁

Claims (1)

  1. 517392 案號 90117932
    以及 六 、申請專利範圍 -導電層之圖形’以形成—掃描線 極，上述閘極墊係形成於u閘極墊 、上知》描綠 U)形成一保護層，覆蓋於上述1之一端； 極與基板上； 4知私線、閘極墊、閘 (d)定義上述保護層之圖形， 一開口和一第二開口， 、上述閘極上形成一第 口· 於上述閘極墊上太V Λ、 口， 上方形成一第三開 (〇依序形成一摻雜矽層及一第二 上， —導電層於上述基板 (f)定義上述第二導電芦及上、, 上述閘極上方形成一島狀結曰構，且述推雜石夕層之圖案，於 上述第一和第二開〇而與二述閘極之=t 2石夕層分別透過 案，：上述第—導電層暴丄？述t 導電層以成及一透明電極於上述基板上，且覆蓋上述第二 Ο (i)定義上述透明電極、上述第二導電芦、及卜、十、换 二=層，於上述島狀結構中形成一源極和一曰没極，上述4 蛋/、及極之間定義為一通道，上述通道位於上述閘極^ ’方、 上述透明電極更形成一晝素電極，且耦接上述汲極。 8 ·如申請專利範圍第7項所述之製造方法，其中，於 步驟（a)中更形成一第二絕緣層，於步驟（b)中更定義上述 第二絕緣層之圖案，且於步驟（d)定義上述保護層圖案時 ’使上述半導體層表面暴露於上述第一、第二、盥筮二0 與第三開
    517392 曰 案號Qf)117的9 六、申請專利範圍 口中〇 9 ·如申晴專利範圍第 步驟⑴中，上述第二導電層員;斤述之製造方法，其中，於 c j )中，上述透明電極更 形成—信號線，且於步驟 號線。 成—虛擬信號線層覆蓋上述信 )〇· 一種薄膜電晶體液晶顧 (a) 提供一基板，依序士、’、為之製造方法，包括·· 緣層、及一半導體層於上/ 、一第一導電層、一第一絕 (b) 定義上述半導體層广板上J τΤ電層之圖帛，以形成—掃描〜第―絕緣層、及上述第 上述閘極墊係形成於上 A 4、一閘極墊、與一閘極 (C)形成一保護層，覆蓋T描線之—端； 極、與基板上； 现；上述掃描線、閘極墊、閘 (d) 定義上述保護層之圖案， 一開口和一第二開口， 一 於上述閘極上形成一第 ; 且於上述閘極塾上形成一第三開口 (e) 形成一第二導電層， ，於上述保護層上形成一仿啼姑我上述第二導電層之圖案 掃描線； "〜、、、’上述信號線係垂直上述 (f )依序形成一摻雜矽層 與上述保護層上，且上述摻二明電極於上述訊號線 口與上述閘極之半導體層連接f層紅由上述第一和第二開 (g)定義上述透明電極及上 上方定義形成一源極盥_兔# Y雜矽層，於上述閘極 及極，上述源極與汲極之間定義 第18頁 0632-5850TWF2;D89055;Chen.p t c 517392 MM %nm?. 在 曰 a_修正
    六、申請專利範圍 通道，上述透明電極更形成〆畫素電極，上述畫素雷 2與上述汲極相連接，且上述源極係與上述信號 連接；以及 &电Γΐ (h)定義蝕刻上述閘極墊中之爭導體層及第 ，使上述第一導電層暴露於上述第三開口中。 Η ·如申請專利範圍第1 〇項戶斤述之製造方法 以下步驟： 、於步驟（a)中更形成一第二絕緣層；於步驟（b)中定義上述第二絕緣層之圖案； 於步驟（d)定義上述保護層圖案時，使上述半導體層 表面暴露於上述第一、第二、與第三開口中；以及 於步驟（h)中，蝕刻上述閘極墊中之第二絕緣層、半斤 導體層、及第一絕緣層，使上述第一導電層暴露於上述第 三開口中。 、，包栝·· 1 2 · —種薄膜電晶體平面顯示器之製造方表/第〆、絕 (a)提供一基板，依序形成一第一導電廣 ^ 緣層、及一半導體層於上述基板上； 、及上述第 (b )定義上述半導體層、上述第一絕緣廣、與，閘極 一導電層之圖案，以形成一掃描線、一閘棰费 ，上述閘極墊係形成於上述掃描線之一端；$ >導電層 (c)於上述基板上依序形成一保護層與〆 ’並覆蓋上述閘極墊與閘極； 逆，於暴圈# / /第 絕緣層更包含 Ο (d)定義上述第二導電層及上述保護層 板上形成一信號線，於上述閘極上形成/ | 開 和
    0632-5850TWF2;D8905 5;Chen.p t c 第19頁 修正 曰 "、申 二開D，认U (於上述開極塾上形成一第三開口； 、上迷hZ形成一摻雜矽層和一透明電極於上h 和上述基板上，且上、？號線 及上述第二開口與上述半二由上述第— 圖案，於上述閘極上方形成 述通道ΐ述源極之間定義為-通道使上述佯護：Ϊ ’上述 電極2上ΐ述透明電極更形成-晝素在上 、/、上迷及極相連接。 上述晝素 更包含 絕緣層 更包含 -JjrLt:;?圍第12項所述之製造方法 ，以露出上述義:二^^ 以下^驟如申請專利範圍第13項所述之製造方法 於步驟（a)中更形成一第二絕緣層； 於步驟（b)中定義上述第二絕緣層之 · 於步驟（d)定義上述保護層圖案時，使:沛 表面暴露於上述第一、第二、與第三開口吏中迷體層 ”驟(g)中’餘刻上述閑極勢中之第二絕緣及 層，使上述第一導電層暴露於上述】 ^ \ δ / I 導體層、及第一絕緣 二開口中
TW090117932A 2001-07-23 2001-07-23 Manufacturing method of thin film transistor flat panel display TW517392B (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW090117932A TW517392B (en) 2001-07-23 2001-07-23 Manufacturing method of thin film transistor flat panel display
US10/200,831 US6531330B2 (en) 2001-07-23 2002-07-22 Method of fabricating thin film transistor flat panel display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW090117932A TW517392B (en) 2001-07-23 2001-07-23 Manufacturing method of thin film transistor flat panel display

Publications (1)

Publication Number Publication Date
TW517392B true TW517392B (en) 2003-01-11

Family

ID=21678833

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090117932A TW517392B (en) 2001-07-23 2001-07-23 Manufacturing method of thin film transistor flat panel display

Country Status (2)

Country Link
US (1) US6531330B2 (zh)
TW (1) TW517392B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100560398B1 (ko) * 2003-10-30 2006-03-14 엘지.필립스 엘시디 주식회사 박막 트랜지스터 어레이 기판의 제조방법
TWI339442B (en) * 2005-12-09 2011-03-21 Samsung Mobile Display Co Ltd Flat panel display and method of fabricating the same
TWI294177B (en) * 2005-12-30 2008-03-01 Au Optronics Corp Method for manufacturing pixel structure
CN100380634C (zh) * 2006-02-07 2008-04-09 友达光电股份有限公司 像素结构的制作方法
US20080024702A1 (en) * 2006-07-27 2008-01-31 Chunghwa Picture Tubes, Ltd. Pixel structure and fabrication method thereof
CN100463193C (zh) * 2006-11-03 2009-02-18 北京京东方光电科技有限公司 一种tft阵列结构及其制造方法
KR20080060861A (ko) 2006-12-27 2008-07-02 엘지디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR101448903B1 (ko) * 2007-10-23 2014-10-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 및 그의 제작방법
TWI529949B (zh) * 2008-11-28 2016-04-11 半導體能源研究所股份有限公司 半導體裝置和其製造方法
TWI469356B (zh) * 2010-03-03 2015-01-11 Au Optronics Corp 薄膜電晶體及其製造方法
TWI427784B (zh) 2010-07-16 2014-02-21 Au Optronics Corp 畫素結構的製造方法及有機發光元件的製造方法
KR101764450B1 (ko) * 2011-07-05 2017-08-02 가부시키가이샤 제이올레드 유기 ｅｌ소자 및 그 제조 방법
CN107591414B (zh) * 2017-08-24 2020-07-21 深圳市华星光电技术有限公司 阵列基板及其制作方法
US10692799B2 (en) * 2018-06-01 2020-06-23 Innolux Corporation Semiconductor electronic device

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6372535B1 (en) * 1998-02-02 2002-04-16 Samsung Electronics Co., Ltd. Manufacturing method of a thin film transistor
KR100491141B1 (ko) * 2001-03-02 2005-05-24 삼성에스디아이 주식회사 박막 트랜지스터 및 그의 제조방법과 이를 이용한 액티브매트릭스형 표시소자 및 그의 제조방법

Also Published As

Publication number Publication date
US6531330B2 (en) 2003-03-11
US20030017636A1 (en) 2003-01-23

Similar Documents

Publication Publication Date Title
TW517392B (en) Manufacturing method of thin film transistor flat panel display
JP4856810B2 (ja) Ｏｌｅｄディスプレイの画素素子構造とその製造方法
US7507612B2 (en) Flat panel display and fabrication method thereof
CN101267003B (zh) 薄膜晶体管、使用该薄膜晶体管的显示装置及其制造方法
CN112635571B (zh) 薄膜晶体管及其制造方法及包括该薄膜晶体管的显示设备
WO2013189160A1 (zh) 阵列基板及其制作方法、显示装置
TW200817801A (en) Display device and method of manufacturing the same
CN101539697A (zh) 一种薄膜晶体管液晶显示器像素结构及其制造方法
TW200919731A (en) Pixel structure and fabrication method thereof
TW299504B (zh)
JP4462775B2 (ja) パターン形成方法及びそれを用いた液晶表示装置の製造方法
TW560076B (en) Structure and manufacturing method of thin film transistor
CN101488479A (zh) 薄膜晶体管阵列基板及其制造方法
CN109148535A (zh) 阵列基板及其制造方法、显示面板
TW201019022A (en) Method for forming pixel structure of transflective liquid crystal display device
TWI715344B (zh) 主動元件基板及其製造方法
TWI352841B (en) Thin film transistor array panel and manufacturing
CN110718467B (zh) 一种tft阵列基板的制作方法
JP2007335780A (ja) Ｔｆｔ基板及びその製造方法、これを用いた表示装置、並びに層間絶縁膜の評価方法
CN108364963A (zh) 一种阵列基板及其制作方法、显示面板和显示装置
TW460901B (en) Method for fabricating semiconductor device
US20060065894A1 (en) Thin film transistor array panel and manufacturing method thereof
TW587309B (en) Manufacturing method of CMOS thin film transistor
CN100371814C (zh) 薄膜晶体管液晶显示器的像素电极接触点的制造方法
CN114497079B (zh) 薄膜晶体管、制作方法、驱动方法及显示面板

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees