[go: up one dir, main page]

TW502388B - A method to form high performance copper damascene interconnects by de-coupling via and metal line filling - Google Patents

A method to form high performance copper damascene interconnects by de-coupling via and metal line filling Download PDF

Info

Publication number
TW502388B
TW502388B TW090119858A TW90119858A TW502388B TW 502388 B TW502388 B TW 502388B TW 090119858 A TW090119858 A TW 090119858A TW 90119858 A TW90119858 A TW 90119858A TW 502388 B TW502388 B TW 502388B
Authority
TW
Taiwan
Prior art keywords
layer
copper
trench
hole
copper layer
Prior art date
Application number
TW090119858A
Other languages
English (en)
Inventor
Cher Liang Cha
Subhash Gupta
Wang Ling Gog
Man Siu Tse
Yeow Kheng Lin
Original Assignee
Chartered Semicoductor Manufat
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chartered Semicoductor Manufat filed Critical Chartered Semicoductor Manufat
Application granted granted Critical
Publication of TW502388B publication Critical patent/TW502388B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844—Bottomless liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/7685—Barrier, adhesion or liner layers the layer covering a conductive structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

502388 發明說明（1) 【發明之背景 (1)發明之領域 本發明係有關於一種製造半導體結構之方法，並且是 特別地有關於在積體電路元件製造中雙重鑲嵌式内導線的 形成。 (2)習知技藝之說明
^ 銅鑲篏式内導線在積體電路製造的技藝中變得越來越 系見’銅鑲嵌式内導線提供一個勝於鋁内導線的重要優 點’係由銅的較低電阻。在銅鑲嵌式製程中，溝槽係被圖 案化到一介電材料，然後銅係毯覆沈積覆接於介電材料 上’以填充溝槽，最後，進行一研磨操作，以移除過量的 鋼，且在溝槽區域内形成内導線圖案。
立^請參閱第1圖，係顯示習用技藝積體電路元件的 邓儿成鑲敗式結構，在此内導線結構中，一層連接線將 形成覆接於一傳導層1 8上，貫穿孔亦將會形成以選擇性 接該層連接線到底部傳導層丨8，一隔離層丨4係覆接於一 導體基板10上，傳導層18係覆接於隔離層14上，一第一 刻阻絕層20係形成覆接於傳導層18上，一第一介電層“ 形成覆接於第一蝕刻阻絕層20上，一第二蝕刻阻絕^ 26(通常由氮化矽所組成）係覆接於第一介電層22上:一 二介電層30係覆接於第二蝕刻阻絕層26上，第二介電層 係被圖案化以形成一上溝槽，稱之為連接線溝槽，注^ 是，第二蝕刻阻絕層26的存在會幫助蝕刻特定深度的^
502388 五、發明說明（2) 介電層30 現在參閱第2圖，蝕刻阻絕層26及第一介電層2 2係被 圖案化’以形成下溝槽，稱之為貫穿孔溝槽，然後第一蝕 刻阻絕層2 0係被蝕刻穿過，以暴露出底部傳導層丨8。 現在參閱第3圖，一阻障層32及一銅層34係被沈積及 研磨掉’以完成雙重鑲嵌式内導線結構。 一 在習用技藝中有兩個顯著的問題，第一，第一及第二 ^化，餘刻阻絕層2〇及2 6明顯地增加内導線結構的寄生電 谷第一’在一製程中銅層3 4係被沈積於貫穿孔及連接線 溝2兩者中，不幸地，控制在高深寬比貫穿孔溝槽中及在 低/木寬比連接線溝槽中兩者的銅層3 5的沈積速率係很困難 的會慢慢地降低銅層34的性能，沈積銅晶粒尺寸及 結構Ik著深寬比及側壁特徵而改變。因此，在貫穿孔中銅 的性能不同於在溝槽中銅的性能，此為一個重要觀點，係 已被忽$直到目前為止，不佳銅層填充（由於在溝槽及貫 穿孔2深寬比的差）會降低完成積體電路的内導線效能。 、成個習用方法揭露有形成雙重鑲嵌式内導線之方法， 美利第6, 〇4〇, 234號（Li等）揭露一種形成雙重鑲嵌式 内、、之方法，貫穿孔及連接線溝槽係在一銅沈積步驟中 $填充，在溝槽上的阻障層側壁間隔子係使用於在蝕刻期 Ξ防#止胃鋼擴散到介電材料。美國專利第5,741，6 26號（jain 專）教導一種形成雙重鑲巍式内導線之方法，係使用氮化 =貫穿孔及連接線溝槽在一鋼沈積步驟中被填充。美 國專利第5,981，374號（Dalal等）揭露一種多層内導線結
502388 五、發明說明（3) 構，係在靠近隔離層由不同材料種類所組 =國專利第5,⑽職…教導4形= 導，之方法，氮係被植入於介電層中，以產生一埋入 占广山巴層。美國專利第5，930，669號（Uzoh)揭露一種形 鑲=式内導線結構之方法’一溝槽襯塾層係被滅鍵沈 係、隹j便留下銅暴露於溝槽底部，在銅填充溝槽中之後， 率。仃回火’以使靠近隔離層結晶化，且因此改進傳導 【發明之概要】 製造之主要目係在於提供-種在積體電路元件 、、: 且極有製造性而形成雙重鑲嵌式内導線之方 銅内= —目的，係在於提供一種製造雙重鑲叙式 方法，係在分別的銅沈積中填充連接線及貫穿 孔溝槽’因此，以提高效能。 牙 因此ί Ϊ:之又—目的，係在於移除所有不必要的蓋層， U此以降低内電容。 銅内目的’係在於提供一種製造雙重鑲嵌式 以膝#1^方法，其中可清除氮化矽蝕刻阻絕層，因此， 以降低内導線電容。 鋼内= —目的，係在於提供—種形成雙重鑲嵌式 第-制场，方法，藉以貫穿孔的第一銅層可使用作為一個 第一銅層到上内連線溝槽的隨後沈積的晶層。
第10頁 502388
本發明之又一目的，係在於提供一種製造堅固銅線及 貫穿孔結構之方法，係可與目前無電電鍍及電鍍製程及未 來的沈積技術相容。 成一種在積體 槽填充而形成 提供覆接於一 傳導層上，第 沈積覆接於第 石夕層係被圖案 傳導層，一第 穿孔溝槽排列 可包括有一個 第一銅層的無 係被研磨掉， 第一介電層及 貫穿孔蓋覆接 穿孔溝槽的了貝 以形成貫穿孔 第一介電層上 案化盍層及第 部份的貫穿孔 上且沿著連接 異性的餘刻掉 排列，且暴露 根據本發 中藉由去偶貫 式内導線之方 上，一氮化石夕 積覆接於傳導 遮蔽層、第一 穿孔溝槽，係 沈積覆蓋於傳 係填充滿一第 或一個晶層的 電鍍，第一銅 孔，一第二阻 二阻障層係被 或者，第一銅 層係沈積，且 層係被沈積覆 沈積覆接於第 形成連接線溝 障層係被沈積 第三阻障層及 侧壁間隔子， 明之目的，係達 穿孔及連接線溝 法，一傳導層係 層係沈積覆接於 層上，遮蔽層係 介電層、及氮化 暴露出一部份的 導層上且沿著貫 一銅層，此填充 第一沈積，接著 層及第一阻障層 障層係沈積覆接 圖案化，以形成 層會凹陷低於貫 然後被研磨掉， 接於貫穿孔蓋及 二介電層上，圖 槽，係暴露出— 覆接於貫穿孔蓋 貫穿孔蓋係各向 沿著連接線溝槽 電路元件製造 堅固雙重鑲嵌 半導體基板 一介電層係沈 一介電層上， 化，以形成貫 一阻障層係被 ’貫穿孔溝槽 鋼的單獨沈積 電或電氣化學 α完成貫穿 貫穿孔上，第 於貫穿孔上， 部，第二阻障 蓋，第二介電 ’一蓋層係被 二介電層，以 蓋，一第三阻 線溝槽排列， ’以形成阻障 一部份的第一
五、發明說明（5) 銅f如連接線溝槽係填充滿一第二銅層，此填充可包括右 或電氣化；G積：-個晶層的第-沈積，接著銅的無電 或電氣化學電J:ί接著使用第一銅層為晶層的銅的無電 路元件製造中銅層係被研磨#，以完成在積體電
Ik〒雙重鑲嵌式内導線的連接線。 製造二藉：ϊί;:,目的’係達成-種在積體電路元件 鑲嵌式内導線之二:孔及連接線溝槽填充而形成堅固雙重 板上，一二 、，一傳導層係提供覆接於一半導體基 電層係沈積覆i第!係沈積覆接於傳導層上，-第-介 覆接於第-介電層上圖匕二氮化石夕層係沈積 層、及箆一翁外圖案化第一虱化矽層、第一介電 份的傳導層第:：以形成貫穿孔溝槽，係暴露出-部 穿孔溝槽排列，貫穿：：：積J接於傳導層上且沿著貫 層的無電或電me Γ 一沈積，，著第-銅 磨掉，以完成貫穿： 弟一銅層及第一阻障層係被研 氣切及貫穿孔第3:::係沈積覆接於第二 m：i^第四鼠化矽層係被沈積覆接於第二介電層上， =貫;：：化梦：及第二介電[以形成連接以覆 層及第三氮化覆接於第四氮化石夕 層、第四氮化“及溝槽排列’第二阻障 # ^ ^ m ^第二氮化矽層係各向異性的蝕刻 场成阻？爭層側壁間隔子，且沿著連接線溝槽排列， 第12頁 502388 五、發明說明（6) =::f:部份的第一銅層，連接線溝槽填充滿-第二 積十:ί括有一個銅的單獨沈積、-個晶層的第 用第一、鋼声:曰銅層的無電或電氣化學電鍍、或接著使 #被研磨‘ 了 ^曰二=銅的無電或電氣化學電鑛，第二銅層 ㈡線r元成在積體電路元件製”雙重鎮嵌式内 【圖號對照說明】 1 〇 半導體基板 IS 傳導層 22 第一介電層 3〇 第二介電層 2 4 銅層 42傳導層 48 傳導層 5 2 第一介電層 6〇 阻障層 64 第一銅層 68 第二阻障層 71 貫穿孔蓋 76蓋層 g4 第一銅層 1 〇 0第二氮化矽層 1〇8第四氮化矽層 14 隔離層 20 第一蝕刻阻絕層 26 第二蝕刻阻絕層 32 阻障層 4〇 半導體基板 44 隔離層 5 0 氮化矽層 56 遮蔽層 62 第一晶層 66 貫穿孔 6 9 貫穿孔蓋 72 第二介電層 8 0 第三阻障層 85 凹陷部 1 0 4第三氮化石夕層 112第 障層 第13頁 5υζ偏 五、發明說明（7) 【較佳實施例之說明】 本貝^例揭露本發明的應用，在銅雙重鑲辦★肉道 的形成，熟習本技蓺夕， 1 ^里蟻肷式内導線 伸而不背離本發明二=應瞭， 明可應用且延 說明本發明之—第;:?範嘴下第4圖到第“圖 覆接於貫穿孔層貫把例’ Ϊ: 一阻障層蓋係形成 例的凹：蓋部形式，第— 施例’其中將氮化石夕封進銅貫穿孔内部。“佳實 現在參閱第4圖’係為第 件之橫剖面圖，—半導體基板㈣好整積 Ϊ及^上：Ϊ導體基板4〇可同時包括有隔離層日:傳導 4曰。上，一隔離導層42可隨意地覆接於半導體基板 傳導層42上(若供覆ΐ於於半導體基板4。、或最低 44上，傳導/:可用二古—傳導層48係提供覆接於隔離層 好，傳導“係SI::屬或多晶賴所組成者’最 如同本發明一個重要的特徵，一氮化矽層5 0矽兮籍萝 ^50防止傳導層48的電聚導致 於氮化條。上，第一介電層5丄二 U==f層之間的隔離。注意的是，採用= 政氮化矽層50及第一介電層52可沈積覆接於一非常
第14頁 502388 五、發明說明（8) 平坦傳導層4 8上，此係很重要的，因為此會使第_介電層 52的厚度差異縮到最小’因此，形成於第一介電層μ中的 貫穿孔溝槽，可由幾乎等於高度及體積所構成，第一介電 層52最好包括有一低介電常數材料，如氟玻璃（F%)、硼 磷矽玻璃（BPSG)、磷矽玻璃（PSG)、氫矽倍半氧烧（HSQ)、 MSQ(甲基石夕倍半氧烧）、或如Fiare、Silk、或黑鑽石的產 物’第一介電層52係沈積至一個在7 000埃及9〇〇〇埃之間的 厚度。
一遮蔽層56係沈積覆接於第一介電層52上，遮蔽層56 可適用於本發明第一較佳實施例的幾個目的，第一，在隨 後第一及第二阻障層的蝕刻期間，遮蔽層56作為一蝕刻停 ^層，第二，遮蔽層56保護第一介電層52免於受到銅擴 散，特別是在第一銅層的研磨及連接線溝槽的各向異性蝕 刻期間，遮蔽層56最好包括有氮化鈕，可使用於遮蔽層 的，、他，料包括有氮化鈦、鈦、鈦-鎢—氮化物、及由結晶 及非㈣氮化鈕兩者構成的混合的氮化鈕，遮蔽層5 6係沈積 至一個在150埃到300埃之間的厚度。 、 #現在參閱第5圖，圖案化遮蔽層56、第一介電層52、 :氮化矽層5 0 ’以形成較低或貫穿孔溝槽，此圖案化可 ^ yT处’殘留的光阻層形成一個用於蝕刻遮蔽 後，光阻二ί 3、及氮化石夕層5〇的罩幕’在餘刻製程 俊，九阻係被清除掉，疮 石夕層50最好使用4繁；第-介電層52、及氮 电萊輔助乾式蝕刻而蝕刻，遮蔽層5 6
JUZJ00
使用例如SF6 AAr或NF3及Ar 係使用例如C4F8、CO、〇2、i 現在參閱第6圖，係說e 第一阻障層6 〇係沈積覆接於 第一阻障層6 0提供本發明兩 作為一擴散阻障，以防止隨 層52，第二，第一阻障層6〇 層48及銅貫穿孔之間，第三 層5 2免於移動性銅離子攻擊 所組成，然而，可使用於第 氮化鈦、鈦、鈦-鶴-氮化物 構成的混合的氮化鈕，第一 一個在1 5 0埃到3 0 0埃之間的 貫穿孔溝槽然後填充滿 一個兩步驟方法或一個單獨 一第一晶層6 2係被沈積，且 學電鍍或無電電鍍而被鍍上 供一銅原子的晶種，以促進 化學電鍍沈積，第一晶層6 2 化學氣相沈積（C V D )而沈積 之間的厚度，第一銅層6 4然 的化學而蝕剡，第一介電層52 LAr的化學而蝕刻。 弓本發明幾個重要的特徵，一 遮蔽層56上且沿著溝槽排列， 個目的，第一，第一阻障層60 後沈積銅免於擴散到第一介電 提供一個傳導接觸於底部傳導 ，第一阻障層6 〇保護第一介電 弟 阻卩早層6 0最好由氮化钽
一阻障層60的其他材料包括有 、及由結晶及非晶氮化钽兩者 阻障層60係藉由CVD而沈積至 厚度。
第一銅層64，此填充可包括有 步驟方法，在兩步驟方法中， 然後第一銅層64係使用電氣化 ，第一晶層6 2的目的係在於提 第一銅層64的無電電鍍或電鍍 係藉由物理氣相沈積（PVD)或 ，以達到一個在200埃到300埃 後使用無電電鍍或電氣化學電 鍍而被鍍上，第一銅層64最好沈積至一個在200 0埃到4000 埃之間的厚度’以便貫穿孔溝槽完全地被填充滿，值得注 意的是’本發明之新穎方法容許可使用於貫穿孔及連接線
第16頁 五、發明說明（10) 此會促進銅製程的使用以最佳化每個蝕 的不同的銅沈積 刻的到深寬比。 第一銅層64亦可使用一單獨步驟化學 ::而被沈積，此製程將無須要求存在第一晶層62而開始 現在參圖，第一銅層64及第—阻障層6。係被研 磨掉，以完成貝穿孔66，移除所有過量第 :障層60’以便所有的材料都在貫穿孔⑼中，研磨步： : = = :械研磨(CMP)製程而進行，或藉由-使、 用固疋研磨墊的無研磨劑CMP製程。 現在f閱第8圖，係說明本發明的一個重要的特徵， 此1 : : P:層68係沈積覆接於遮蔽層56及貫穿孔66上，在
组’可使用於第二阻障層6丄二IS 者構成的-人的鈦鎢_虱化物、&由結晶及非晶氮化鈕兩 m:口的氮化鈕，第二阻障層68係藉由cvd 至一個在150埃到3〇〇埃之間的厚度。 、 牵π ί在參?第9圖’係說明本發明的一個重要特徵，圖 Π:阻=68，遮蔽層56，以形成貫穿孔蓋69覆接於 貝穿孔蓋69提供幾個目的，第一，貫穿孔蓋69 -銅層“的銅向外擴散或向上擴散，第：69 i由限制貫穿= Ϊ = =餘刻的蚀刻步•’最後’ # m - π 。的表 域只要求覆蓋於貫穿孔上， 使第一阻P早層68的寄生電容減到最小，此最後重點是特別 502388 五、發明說明（li) " ---. 準確的内層及中間層電容，係在使用較薄介電層或強度 緊的。再次參閱習用技冑，蝕刻阻絕層均勻停留覆接 有介電層上，因此，習用技藝的寄生電容相當的高，然 而，在本發明中，由於貫穿孔蓋69，寄生電容為小量的。 第二阻障層68及遮蔽層56的圖案化，可依序使用一 用微影成像術及蝕刻而進行之，例如，光阻層（未顯示） 塗佈覆接於第二阻障層68上，光阻層係被曝光經由一罩幕 且微影，以移除過量的光阻，然後使用例如一電漿辅助乾 式蝕刻製程而蝕刻掉第二阻障層68及遮蔽層56，然後 ^ 停留的光阻。 $ 現在參閱第10圖，一第二介電層72係沈積覆接於第一 介電層52及貫穿孔蓋上，第二介電層72作為一個在相連連 接線之間的隔離層，一第二介電層72最好包括有一低介電 常數材料，如氟玻璃（FSG)、硼磷矽玻璃（BPSG)、磷矽玻 璃（PSG)、氫矽倍半氧烷（HSQ)、MSQ(甲基矽倍半氧烷）、 或如Flare、Silk、或黑鑽石的產物，第二介電層72係沈 積至一個在7 〇〇〇埃及9〇〇〇埃之間的厚度。 、彳 一蓋層76係沈積覆接於第二介電層72上，當貫穿孔蓋 稍後蝕刻穿過而暴露出銅貫穿孔時，蓋層76可防止第二介 電層72頂表面的銅污染，蓋層76最好包括有氮化鈕，係藉 由化學氣沈積（CVD)而沈積，可使用於蓋層76的其他材料曰 包括有氮化鈦、鈦、鈦-鎢-氮化物、及由結晶及非晶氮化 组兩者構成的混合的氮化鈕，蓋層76係沈積至一個在丨5〇 埃到30 0埃之間的厚度。 502388 五、發明說明（12) 現在參閱第11圖，係說明本發明一個重要的特性， 案化蓋層76及第二介電層72 ’以形成上部或連接線&枰零 接於貫穿孔64上，此圖案可使用一習用技藝微影成像^ ^ 而進行之，在係塗佈、曝光、顯影一光阻層（未顯示）^， 殘留的光阻層形成一個用於蝕刻蓋層76及第二介電層72 罩幕，在餘刻製程之後，光阻係被清除掉，蓋層76 ^用三 例如SFs及Ar或NFS及Ar的化學而蝕刻，第二介^層？ 一 用例如CJ8、C0、〇2、及Ar的化學而蝕刻，值得注"音的、 是，當蝕刻第二介電層72及清洗第二阻障層時，< :刻 必須具有一個高蝕刻選擇性及低基板偏壓，此特避: J任何第-銅層材料，％移動性離子會被濺鍍到第二 側J中’士圖案化會形成連接線溝槽 二 j孔上，第二阻障層68作為一蝕 =二 64的暴露。 乂丨万止貝穿孔銅 現在參閱第12圖’—第三阻 76及貫穿孔蓋上，且沿荖、、番描妯& τ九檟復接於盍層 v, ^ 者溝槽排列，第三阻障層8 0膝：4 f 成連接線溝槽的側壁阻隆，筮一 β 早^ ϋ將會形 . 咏第二阻障層80最好包衽古备儿 鋰，可使用於第三阻障芦8()6/11>^44^14取卞匕括有虱化 鈦、钍锆帛早層80的其他材料包括有氮化鈦、 风、鈦-鎢-氮化物、及由έ士曰 ^ ^ ^ 由、、、口日日及非晶氮化鈕兩者構成的、、曰 。的氮化鈕，第三阻障# R η焱 舟取妁/吧 之間的厚度。 丨羊層80係沈積至-個在15。埃到30 0埃 :在參閱第13圖，係說明本發 二阻障層80及貫穿孔蓋係夂a s ^ 里资的特徵，第 側壁間隔子80，沿著連接線：样：:丨姓刻掉，以形成阻障 ^按綠溝槽排列，且暴露一部份的第
第19頁 502388 五、發明說明（13) 一銅層64，值得注意的是，在貫 阻障層80的存在可防止銅擴散到一：：大破期間’第三 意的是，蓋層76的存在（即在麵刻#一"電層72，也值得注 止第二介電層72的銅污染，各向"里^間的部份消耗）也可防 -電黎輔助乾式蝕刻而進行之：蓋‘m:好使用 8 C0、〇2、及Ar的化學而蝕刻， 4 係形成至-個在15。埃到30。埃之壁間隔子8〇 此埴Ϊίί!第14圖’連接線溝槽填充滿-第二銅層84， 此填充可藉由下列三種方法任何一 / 』層84 ^ t i J MCVD^tPvl ^(ECP) ^ e 鑛、CVD或PVD的第二銅層84，此為_個本發 腐特徵’目為此無須沈積_個額外的晶[ 一 =4可使用-個無須晶層的CVD製程而沈積，第-三第一-::(未顯示）可沈積覆接於第_銅層64 - 電電鑛，…二 cvdVpvd：^ 重要地，使用於填充滿第二銅層84的連接線溝槽之方 / ，可最有效進行於連接線溝槽的深寬比，而且，第二銅 層84沈積製程不受使用於沈積第一銅層64製程的支配丁 個銅層可最有效進行於提高電路的全部效能。 第二銅層係沈積至一個在1〇, 〇〇〇埃到12, 〇〇〇埃之間的 厚度，以完全的填滿連接線溝槽，然後研磨掉第二銅層
五、發明說明（14) 84，以完成在積體電路元件製造巾雙重鎮 接線，研磨步驟係使用一習用化學 二广 、’’、 -步驟，，程的的無研磨二械製研^ 值得注意的是，與習用的技術相 :::構:：減=寄生：容，“為丄=二 步驟I &貝穿孔及連接線溝槽層使用分開的銅沈積 = = 在此方法中，可提高: 連接線及貫穿^用途，因為不同的銅沈積方法可使用於 蓋方：在ί = Ϊ15圖到第17圖’係說明-個選擇性貫穿孔 :=j別參閱第15圖，係進行第一較佳實施例方法， 的=/，一Λ層的研磨，已完成貫穿孔，此說明於先前 低μ 丨#在選擇性中，然而，第一銅層84凹陷部85 -;貝穿孔溝槽的邊緣，此會藉由過度研磨銅而達成。 56及閱β ^16圖’第二阻障層68係沈積覆接於遮蔽層 貝= 上，在此點方法中第二阻障層68將貫穿孔封 ^，第一阻Ρ早層68亦最好包括有氮化鈕，可使用於第二 Py章層68的其他材料包括有氮化鈦、鈦、鈦一鎢一氮化物、 ^結晶及非晶氮化钽兩者構成的混合的氣化组，第二阻 2層68係然後被研磨至貫穿孔溝槽的邊緣，移除所有過量 =第二，障層68 ’且因此形成貫穿孔蓋71，上述討論於第 一，佳貫施中的貫穿孔蓋的優點，係代表這些凹陷部貫穿 502388 五、發明說明（15) 參閱第17圖，現在進行在第一較佳實施例方法 留步驟，以完成如圖所示的雙重鑲嵌式内導線。 、了
參2第18圖，係說明本發明的第二較佳實施 二較佳貫施例中’氮化石夕係使用於姓刻停止，然而，y 孔及連接線溝槽係於個別的沈積而被填充，第一較佳每 例的方法把研磨步驟進行到底（如第7圖所示的兩個貝也 化），在第二實施例中，氮切層5()在此標號 石夕層50，此外，遮蔽層56以一第二氮化石夕層1〇〇替代乳= 用虱化矽，而不是遮蔽層56金屬阻障材料，是由於 # 化矽層1 00將不會在此方法順序中被移除，因此，必一鼠 用一非傳導材料，以防止短路，第二氮化矽層丨〇〇最ς夢 由CVD沈積而形成，以達到一個在2〇〇埃到4〇〇埃之間的^ 度。 坪 一現在參閱第1 9圖，係說明本發明一個重要的特徵，一 第三氮化矽層104係沈積覆接於第二氮化矽層1〇〇及^穿^ 上 第二鼠化砍層104提供兩個目的，第一，第二氮化石 層1 一04將貫穿孔的第一銅層64封起來，以防止向外擴散， 第二，在側壁間隔子形成期間，第三氮化矽層丨〇4將作為 一蝕刻阻絕層，最後，在第二介電層72沈積期間，第三… 化矽層1 04減輕某些電漿導致損壞（PID),第三氮化矽^ ’ 最好沈積至一個在20 0埃到4〇()埃之間的厚度。 θ 第一介電層72係沈積覆接於第三氮化石夕層IQ#上，第 二介電層72可作為一個在相鄰連接線之間的隔離層，第二 介電層72最好包括有一低介電常數材料，如氟玻璃 502388 五、發明說明(16) (FSG)、硼磷矽玻璃（BPSG)、磷矽玻璃（PSG)、氫矽倍半氧 烧（HSQ)、MSQ(甲基矽倍半氧烷）、或如nare、si lk、或 黑鑽石的產物，第二介電層7 2係沈積至一個在7 〇 〇 〇埃及 9000埃之間的厚度。 一第四氮化矽層108係沈積覆接於第二介電層72上， 當稍後蝕刻穿過第三氮化矽層丨〇 4而暴露出銅貫穿孔時， 第四氮化矽層108防止第二介電層72頂表面的銅污染，第 四氮化石夕層1 08可藉由化學氣相沈積CVJ)而沈積，以達到— 個在50 0埃到800埃之間的厚度，特別的是，第四氮化矽層 108 #父先前沈積的氮化矽層厚，以在第三氮化矽層1〇4的隨 後姓刻穿過期間以致於未完全地#刻掉。 參閱第2 0圖，係說明本發明一個重要的特徵，圖案化 i:mi08及第二介電層72，以形成上部或連接線 / ^於貝穿孔上，此圖案化係使用一習用微影成像贺 ^而進行之’在係塗佈、曝光、顯影一光阻層（未顯示/ 地，殘留的光阻層形成一個用於蝕刻第四氮化矽 j二介電層72的罩幕，在蝕刻製程之後，光阻係被清除 掉，第四氮化矽層1〇8及第二介電層72係最好一電’、 餘刻而被㈣’第四氮化石夕層1G8使用—例如 =
Ar:及^的化學而餘刻，第二介電層72係使用例二 於”孔“上，第三氣化石夕層1〇4作為一㈣阻連絕接二覆接 止貫穿孔64銅64的暴露。 乂防 參閱第21圖，一第-υ日咏1 弟一阻障層11 2係沈積覆接於第四氮
第23頁 五、發明說明（17) 化矽層1〇8及第三氮化矽層104上，且 ^ 形成連接線溝槽。的阻障側壁間;排 :層== = =化：’可使用於第二阻 ρ早層11 2係沈積至一個在15〇埃到3〇〇埃之間的厚度。 參閱第2 2圖，係說明本發明一 ^ ^ ^ ^ ^ ^ 性的晴第二阻障層112、第四氮二要二 =第各向異 第一銅層64的τι+ 者連接線溝槽排列， -铜二Λ ΐ! 暴露出*，值得注意的是，在第 二期㈤，側壁上的第二阻障層112存在防止 銅擴政到苐二介電層72，亦值得注 矽層108(即在蝕刻期問片邱咕紅、从士疋季乂厚第四氛化 芦72的J t 油耗）的存在也防止第二介電 間，第二氮化石夕層1〇〇作為一敍刻阻曰絕\的各向異性餘刻期 行之各m刻步驟最好使用-電漿輔助乾式蝕刻而進 =學^層112使用一例如ch2F6、w或w 们化子而餘刻，結果的阻障侧壁 150埃到3〇〇埃之間的厚度。α子⑴形成至一個在 填充’連接線溝槽係填充滿-第二銅層84，此 露的第-鈉二由Α下列二種方法任何一種而達成，第-，暴 層、益雷：： 用作為一電氣化學電鍍(ECP)的晶 ‘重；=、cv?pvr第二鋼層84,此為-個本發明 的特徵，因為此無須沈積一個額外的晶層，第二， 502388 五、發明說明（18) 第二銅層84可使用一個無須晶層的CVD製程而沈積，第 三，一晶層（未顯示）可沈積覆接於第一銅層64上，第二銅 層84然後可藉由電氣化學電鍍、無電電鍍、CVD、或pv])而 沈積，在第三個方法中，晶層可包括有（例） 係就由CVD或PVD而沈積。 重要地，使用於填充滿第二銅層84的連接線溝槽之方 法，可最有效進行於連接線溝槽的深寬比，而且二銅 層84沈積製程不受使用於沈積第一銅層製程的支配，每 個銅層可最有效進行於提高電路的全部效能。 第二銅層係沈積至一個在1 0,00 0埃到12,〇〇〇埃之間的 厚度，以完全的填滿連接線溝槽，然後研磨掉第二銅層 84 ’以完成在積體電路元件製造中雙重鑲嵌式内導線^連 接線，研磨步驟係使用一習用化學機械研磨（CMp)或使用 一步驟或兩步驟製程的的無研磨劑CMp製程。 值得注意的是，第二實施例雙重鑲嵌式結構的貫穿孔 及連接線溝槽使用分開的銅沈積步驟而已填充滿銅，每個 銅沈積因此可最有效進行填充每層特別深寬比溝槽，此 本發明方法一個獨特的優點，可達到較乂製程彈 性及銅導體效能。 如較佳實施例中所示 、止由制1德车月扠供—1固隹積體電路製 仏中製仏又重鑲嵌式結構且極有製造性之方法，寄生容 可減少穿過排除氮化矽蝕刻步驟，銅貫穿接 別地填充，以改進填充特性及效能，銅貫穿孔 而使用為連接、線沈積的晶；|。 j錯由逼鑛
第25頁 502388 五、發明說明（19) 雖然本發明已被特別地表示，並參考其較佳實施例做 說明，惟各種形式上及細節的改變可於不背離本發明之精 神與範疇下為之，係為熟習本技藝之人士所能瞭解的。 _
第26頁 502388 圖式簡單說明 在形成本說明之内容部分的附圖中，所示為： 第1圖到第3圖係為一橫剖面圖，係說明在積體電路元 件中一個局部完成習用技藝雙重鑲嵌式内導線。 第4圖到第1 4圖係為橫剖面圖，係說明本發明一第一 較佳實施例。 . 第1 5圖到第1 7圖係為橫剖面圖，係說明本發明一第一 較佳實施例之凹陷蓋選擇性。 · 第1 8圖到第23圖係為橫剖面圖，係說明本發明一第二 較佳實施例。
第27頁

Claims (1)

  1. 502388 六、申請專利範圍 1·一種在積體電路元件製造中藉由去偶貫穿孔及金屬線 溝槽填充而形成堅固銅鑲嵌式内導線之方法，係包括 有： 提供一傳導層覆接於一半導體基板上； 沈積一氮化矽層覆接於該傳導層上； 沈積一第一介電層覆接於該氮化石夕層上； 沈積一遮蔽層覆接於該第一介電層上； 圖案化該遮蔽層、該第一介電層、及氮化矽層，以形 成貫穿孔溝槽，而暴露出一部份的該傳導層； 沈積一第一阻障層覆接於該傳導層上且沿著該貫穿孔 溝槽排列； 以一第一銅層填充該貫穿孔溝槽； 研磨掉該第一銅層及該第一阻障層，以完成貫穿孔； 沈積一第二阻障層覆接於該貫穿孔及該第一介電層上 f 圖案化該第二阻障層及該遮蔽層，以形成貫穿孔蓋覆 接於該貫穿孔上； 沈積一第二介電層覆接於該貫穿孔蓋及該第一介電層 上； 沈積一蓋層覆接於該第二介電層上； 圖案化該蓋層及該第二介電層，以形成連接線溝槽， 而暴露出一部份的貫穿孔蓋； 沈積一第三阻障層覆接於該蓋層及該貫穿孔蓋，且沿 著該連接線溝槽排列；
    第28頁 '、'申請專利範圍 各向異性 障側壁 出一部 以一第二 研磨掉該 鑲嵌式 2 ·如申請專 層、該第 列組群之 及由結晶 3 ·如申請專 括有下列 化物、及 组。 如申請專 有下列組 物、及由 4 6 敍刻該第三 間隔子，且 份的該第一 銅層填充該 第二銅層， 内導線的連 利範圍第1 二阻障層、 一：氮化鈕 及非晶氮化 利範圍第1 組群之一： 由結晶及非 阻障層 沿著該 銅層； 連接線 以完成 接線。 項所述 及第三 、氮化 组兩者 項所述 氮化鈕 晶氮化 及該貫穿孔蓋， 連接線溝槽排列 以形成阻 ，且暴露 溝槽；及 在該積體電路製造中雙重 之方法，其中該 阻障層蝕刻每個 鈦、鈦、鈦-鎢-構成的混合的氮 之方法，其中該 、氮化鈦、鈦、鈦-鎢一氮 纽兩者構成的混合的氮化 第一阻障 包括有下 氮化物、 化钽。 遮蔽層包 項所述之方法，其中該蓋層包括 群之 氮化鈕、氮化鈦、鈦、鈦-鎢-氮化 利範圍第1 氣化组兩者構成的混合的氮化钽 如申請專利範圍第1項所述之方法，其中以一第一銅 層填充該貫穿孔溝槽的該步驟、及以一 該連接線溝槽的該步驟，係包括右θ異 有不同的方法。 如申請專利範圍第1項所述之方法，其中以一第一銅 層填充該貫穿孔溝槽的該步驟，係包括有藉由下列组 群之-而沈積H:物理氣相沈積及化學氣相沈積 結晶及非晶
    第29頁 502388 六、申請專利範圍 ，及之後藉由下列組群之一而電鍍該第一銅層：電氣 化學電鍍及無電電鍍。 7 ·如申請專利範圍第1項所述之方法，其中以一第一銅 層填充該貫穿孔溝槽的該步驟，包括有藉由化學氣相 沈積而沈積該第一銅層。 8 ·如申請專利範圍第1項所述之方法，其中以一第二銅
    層填充該連接線溝槽的該步驟，包括有使用該第一銅 層的該暴露部份為一晶層，及其中該第二銅層係藉由 下列組群之一而電鍍：電氣化學電鍍及無電電鍍。 9 ·如申請專利範圍第1項所述之方法，其中以一第二銅 層填充該連接線溝槽的該步驟，包括有沈積一乙酸鹽 鈀晶層，及之後電鍍該第二銅層，其中該電鍍係藉由 下列組群之一：電氣化學電鍍及無電電鍍。 I 0 ·如申請專利範圍第1項所述之方法，其中以一第二銅 層填充該連接線溝槽的該步驟，係包括有藉由化學氣 相沈積而沈積該第二銅層。 II ·如申請專利範圍第1項所述之方法，其中以一第一銅
    層填充該貫穿孔溝槽的該步驟，包括有藉由下列組群 之一而沈積一晶層：物理化學氣象相沈積及化學氣相 沈積，及之後藉由下列組群之一而電鍍該第一銅層： 電氣化學電鍍及無電電鍍，且其中以一第二銅層填充 該連接線溝槽的該步驟，係包括有藉由化學氣相沈積 而沈積該第二銅層。 12 ·如申請專利範圍第1項所述之方法，其中以一第一銅
    第30頁 刈2388
    層填充該貫穿孔溝槽的該步驟， ^ ^ 相沈積而沈積一第一銅層、匕括有藉由化學氣 該連接線溝槽的該步驟，係包括第二銅層填充 而沈積-晶層：物理氣相沈二有匕：：下列組群：： 鍍及無電電鍍。 苐—鋼層：電氣化學電 13 溝電Γ件製造中藉由去偶貫穿孔及金屬線 #槽真充而形成堅固銅鑲嵌式内導線之方法，係包括 提供一傳導層覆接於一半導體基板上； 沈積一氮化矽層覆接於該傳導層上； 沈積一第一介電層覆接於該氮化矽層上； 沈積一遮蔽層覆接於該第一介電層上； 圖案化該遮蔽層、該第一介電層、及氮化矽層，以形 成貝穿孔溝槽，而暴露出一部份的該傳導層； 沈積一第一阻障層覆接於該傳導層上，且沿著該貫穿 孔溝槽排列； 以一第一銅層填充該貫穿孔溝槽； 研磨掉該第一銅層及該第一阻障層，以完成貫穿孔； 使該第一銅層凹陷低於該貫穿孔溝槽的頂部邊緣； 沈積一第二阻障層覆接於該貫穿孔及該第一介電層上 研磨掉該第二阻障層，以形成貫穿孔蓋覆接於該貫穿 孔上；
    第31頁
    介電層覆接於該貫穿孔蓋及該第一介電層
    上； 沈積一蓋層覆接於該第二介電層上； 圖層及該第二介電[以形成連接線溝槽， 、而暴4出一部份的該貫穿孔蓋； 第三阻障層覆接於該蓋層及該貫穿孔蓋上，且 者該連接線溝槽排列； 各^異性蝕刻該第三阻障層及該貫穿孔蓋，以形成阻 P早側壁間隔子，且沿著該連接線溝槽排列，且暴露 出一部份的該第一銅層； * 以一第二銅層填充該連接線溝槽；及 研磨掉δ亥第一鋼層，以完成在該積體電路製造中雙重 鑲嵌式内導線的連接線。 1 4 ·如申請專利範圍第1 3項所述之方法，其中該第一阻障 層、該第二阻障層、及第三阻障層蝕刻包括有下列組 群之一：氮化钽、氮化鈦、鈦、鈦-嫣—氮化物、及由 結晶及非晶氮化鈕兩者構成的混合的氮化鈕。 1 5 ·如申請專利範圍第1 3項所述之方法，其中該遮蔽層包 括有下列組群之一：氮化钽、氮化鈦、鈦、鈦-鎢—氮 化物、及由結晶及非晶氮化鈕兩者構成的混合的氮化 钽0 16 ·如申請專利範圍第13項所述之方法，其中該蓋層包括 有下列組群之一：氮化钽、氮化鈦、鈦、鈦-鎢-氮化 物、及由結晶及非晶氮化钽兩者構成的混合的氮化鈕
    第32頁 502388 六、申請專利範圍 〇 1 7 ·如申請專利範圍第1 3項所述之方法，其中以一第一銅 層填充該貫穿孔溝槽的該步驟、及以一第二銅層填充 該連接線溝槽的該步驟，係包括有不同的方法。
    18 ·如申請專利範圍第13項所述之方法，其中以一第一銅 層填充該貫穿孔溝槽的該步驟，係包括有藉由下列組 群之一而沈積一晶層：物理氣相沈積及化學氣相沈積 ，及之後藉由下列組群之一而電鍍該第一銅層：電氣 化學電鍍及無電電鍍。 1 9 ·如申請專利範圍第1 3項所述之方法，其中以一第一銅 層填充該貫穿孔溝槽的該步驟，包括有藉由化學氣相 沈積而沈積該第一銅層。 2 0 ·如申請專利範圍第1 3項所述之方法，其中以一第二銅 層填充該連接線溝槽的該步驟，包括有使用該第一銅 層的該暴露部份為一晶層，及其中該第二銅層係藉由 下列組群之一而電鍍：電氣化學電鍍及無電電鍍。
    2 1 ·如申請專利範圍第1 3項所述之方法，其中以一第二銅 層填充該連接線溝槽的該步驟，包括有沈積一乙酸鹽 鈀晶層及之後電鍍該第二銅層，其中該電鍍係藉由下 列組群之一：電氣化學電鍍及無電電鍍。 22 ·如申請專利範圍第1 3項所述之方法，其中以一第二銅 層填充該連接線溝槽的該步驟，係包括有藉由化學氣 相沈積而沈積該第二銅層。 23 ·如申請專利範圍第13項所述之方法，其中以一第一銅
    第33頁 502388 六、申請專利範圍 包括有藉由下列組群 象相沈積及化學氣相 而電鍍該第一銅層： 中以一第二銅層填充 有藉由化學氣相沈積 法，其中以一第一銅 係包括有藉由化學氣 中以一第二銅層填充 有藉由下列組群之一 化學物相沈積，及之 二鋼層：電氣化學電 去偶貫穿孔及金屬線 導線之方法，係包括 層填充該貫穿孔溝槽的該步驟， 之一而沈積一晶層：物理化學氣 沈積’及之後猎由下列組群之= 電氣化學電鍍及無電電鍍，且其 該連接線溝槽的該步驟，係包括 而沈積該第二銅層。 24 如申請專利範圍第1 3項所述之方 層填充該貫穿孔溝槽的該步驟， 相沈積而沈積一第一鋼層、及其 該連接線溝槽的該步驟，係包括 而沈積一晶層··物理氣相沈積及 後藉由下列組群之一而電鑛該第 鍍及無電電鑛。 25 一種在積體電路元件製造中藉由 溝槽填充而形成堅固銅鑲嵌式内 有： 提供一傳導層覆接於一半導體基板上； 沈積一第一介電層覆接於該傳導層上； 沈積一第一氮化矽層覆接於該第一介電層上； 圖案化該第—介電層及該第一氮化石夕層，以形成貫穿 孔，以暴露出一部份的該傳導層； 沈積一第一阻障層覆接於該第一氮化矽層及該傳導層 上，且沿著該貫穿孔溝槽排列； 胃 以一第一鋼層填充該貫穿孔溝槽；
    六、申請專利範圍 研磨掉"亥第銅層及該第一氮化石夕層，以完成貫穿孔 沈積一 孔上 鼠化石夕層覆接於該第一氮化石夕層及該貫穿 沈積一第=介電層覆接於該第二氮化矽層上； 沈積一第三氮化矽層覆接於該第二介電層上； 圖案化該第三氮切層及該第二介電層，U形成 線溝槽覆接於該貫穿孔上； 沈積一第二阻障層覆接於該第三氮化矽層及該第二氮 化層上’且沿著該連接線溝槽排列； 、 各向異性蝕刻該第二阻障層、該第三氮化矽層、及第 二氮化矽層，以形成阻障側壁間隔子，且沿著該連 、接線溝槽排列，且暴露出一部份的該第一銅層f 以一第一鋼層填充該連接線溝槽；及 研磨掉該第二銅層，以完成在該積體電路製造中 鑲嵌式内導線的連接線。 26 ·如申請專利範圍第25項所述之方法，其中以一 層填充該貫穿孔溝槽的該步驟、及以一第二銅層填 5亥連接線溝槽的該步驟，係包括有不同的方法。、 27 ·如申請專利範圍第25項所述之方法，其中以—错 層填充該貫穿孔溝槽的該步驟，係包括有藉由下列会 群之一而沈積一晶層：物理氣相沈積及化學氣濃 * ^ fAa ^ρΓ ，及之後藉由下列組群之一而電鍍該第一鋼層··電5、 化學電鍍及無電電鍍。 氣
    502388 六、申請專利範圍 28 ·如申請專利範圍第2 5項所述之方法，其中以一第一銅 層填充該貫穿孔溝槽的該步驟，包括有藉由化學氣相 沈積而沈積該第一銅層。 29 ·如申請專利範圍第25項所述之方法，其中以一第二銅 層填充該連接線溝槽的該步驟，包括有使用該第一銅 層的該暴露部份為一晶層，及其中該第二銅層係藉由 下列組群之一而電鍍：電氣化學電鍍及無電電鍍。
    3 0 ·如申請專利範圍第2 5項所述之方法，其中以一第二銅 層填充該連接線溝槽的該步驟，包括有沈積一乙酸鹽 鈀晶層及之後電鍍該第二銅層，其中該電鍍係藉由下 列組群泛一：電氣化學電鍍及無電電鍍。 3 1 ·如申請專利範圍第2 5項所述之方法，其中以一第二銅 層填充該連接線溝槽的該步驟，係包括有藉由化學氣 相沈積而沈積該第二銅層。
    3 2 ·如申請專利範圍第2 5項所述之方法，其中以一第一銅 層填充該貫穿孔溝槽的該步驟，包括有藉由下列組群 之一而沈積一晶層：物理化學氣象相沈積及化學氣相 沈積，及之後藉由下列組群之一而電鍍該第一銅層： 電氣化學電鍍及無電電鍍，且其中以一第二銅層填充 該連接線溝槽的該步驟，係包括有藉由化學氣相沈積 而沈積該第二銅層。 33 ·如申請專利範圍第2 5項所述之方法，其中以一第一銅 層填充該貫穿孔溝槽的該步驟，係包括有藉由化學氣 相沈積而沈積一第一銅層、及其中以一第二銅層填充
    第36頁 502388 六、申請專利範圍 該連接線溝槽的該步驟，係包括有藉由下列組群之一 而沈積一晶層：物理氣相沈積及化學物相沈積，及之 後藉由下列組群之一而電鍍該第二銅層：電氣化學電 鍍及無電電鍍。
    第37頁
TW090119858A 2000-10-02 2001-08-14 A method to form high performance copper damascene interconnects by de-coupling via and metal line filling TW502388B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/678,621 US6380084B1 (en) 2000-10-02 2000-10-02 Method to form high performance copper damascene interconnects by de-coupling via and metal line filling

Publications (1)

Publication Number Publication Date
TW502388B true TW502388B (en) 2002-09-11

Family

ID=24723563

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090119858A TW502388B (en) 2000-10-02 2001-08-14 A method to form high performance copper damascene interconnects by de-coupling via and metal line filling

Country Status (3)

Country Link
US (1) US6380084B1 (zh)
SG (1) SG98039A1 (zh)
TW (1) TW502388B (zh)

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6348732B1 (en) * 2000-11-18 2002-02-19 Advanced Micro Devices, Inc. Amorphized barrier layer for integrated circuit interconnects
KR100382730B1 (ko) * 2000-12-14 2003-05-09 삼성전자주식회사 반도체 소자의 금속 컨택 구조체 및 그 형성방법
US6656830B1 (en) * 2001-02-07 2003-12-02 Advanced Micro Devices, Inc. Dual damascene with silicon carbide middle etch stop layer/ARC
US7224063B2 (en) * 2001-06-01 2007-05-29 International Business Machines Corporation Dual-damascene metallization interconnection
US6509267B1 (en) * 2001-06-20 2003-01-21 Advanced Micro Devices, Inc. Method of forming low resistance barrier on low k interconnect with electrolessly plated copper seed layer
US6846749B1 (en) * 2001-06-25 2005-01-25 Advanced Micro Devices, Inc. N-containing plasma etch process with reduced resist poisoning
JP4198906B2 (ja) * 2001-11-15 2008-12-17 株式会社ルネサステクノロジ 半導体装置および半導体装置の製造方法
FR2833411B1 (fr) * 2001-12-11 2004-02-27 Memscap Procede de fabrication d'un composant electronique incorporant un micro-composant inductif
US6566250B1 (en) * 2002-03-18 2003-05-20 Taiwant Semiconductor Manufacturing Co., Ltd Method for forming a self aligned capping layer
US6939203B2 (en) * 2002-04-18 2005-09-06 Asm Nutool, Inc. Fluid bearing slide assembly for workpiece polishing
US6613688B1 (en) * 2002-04-26 2003-09-02 Motorola, Inc. Semiconductor device and process for generating an etch pattern
US6917108B2 (en) * 2002-11-14 2005-07-12 International Business Machines Corporation Reliable low-k interconnect structure with hybrid dielectric
US6975032B2 (en) * 2002-12-16 2005-12-13 International Business Machines Corporation Copper recess process with application to selective capping and electroless plating
US7262133B2 (en) 2003-01-07 2007-08-28 Applied Materials, Inc. Enhancement of copper line reliability using thin ALD tan film to cap the copper line
US20040222527A1 (en) * 2003-05-06 2004-11-11 Dostalik William W. Dual damascene pattern liner
US7151315B2 (en) * 2003-06-11 2006-12-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of a non-metal barrier copper damascene integration
JP3647853B1 (ja) * 2003-10-24 2005-05-18 沖電気工業株式会社 半導体装置の配線構造及びその製造方法
JP4207749B2 (ja) * 2003-10-28 2009-01-14 沖電気工業株式会社 半導体装置の配線構造及びその製造方法
US7169698B2 (en) * 2004-01-14 2007-01-30 International Business Machines Corporation Sacrificial inorganic polymer intermetal dielectric damascene wire and via liner
US7030016B2 (en) * 2004-03-30 2006-04-18 Taiwan Semiconductor Manufacturing Co., Ltd. Post ECP multi-step anneal/H2 treatment to reduce film impurity
DE102004021239B4 (de) * 2004-04-30 2017-04-06 Infineon Technologies Ag Lange getemperte integrierte Schaltungsanordnungen und deren Herstellungsverfahren
US7189650B2 (en) * 2004-11-12 2007-03-13 Taiwan Semiconductor Manufacturing Co., Ltd. Method and apparatus for copper film quality enhancement with two-step deposition
DE102005004384A1 (de) * 2005-01-31 2006-08-10 Advanced Micro Devices, Inc., Sunnyvale Verfahren zur Herstellung einer definierten Vertiefung in einer Damaszener-Struktur unter Verwendung eines CMP Prozesses und eine Damaszener-Struktur
CN101764115B (zh) * 2007-02-16 2011-09-14 南茂科技股份有限公司 用于半导体集成电路的导电结构及其形成方法
US7863176B2 (en) * 2008-05-13 2011-01-04 Micron Technology, Inc. Low-resistance interconnects and methods of making same
US8609534B2 (en) * 2010-09-27 2013-12-17 International Business Machines Corporation Electrical fuse structure and method of fabricating same
CN102437089B (zh) * 2011-07-12 2014-05-28 上海华力微电子有限公司 一种铜后道互连工艺
CN102437090B (zh) * 2011-07-12 2015-01-14 上海华力微电子有限公司 无金属阻挡层的铜后道互连工艺
CN102437091B (zh) * 2011-07-22 2013-12-04 上海华力微电子有限公司 采用金属铜合金作为刻蚀阻挡层的铜后道互连工艺
US8517769B1 (en) 2012-03-16 2013-08-27 Globalfoundries Inc. Methods of forming copper-based conductive structures on an integrated circuit device
US8673766B2 (en) 2012-05-21 2014-03-18 Globalfoundries Inc. Methods of forming copper-based conductive structures by forming a copper-based seed layer having an as-deposited thickness profile and thereafter performing an etching process and electroless copper deposition
EP3503168A1 (en) 2014-12-23 2019-06-26 INTEL Corporation Decoupled via fill
CN110890315B (zh) * 2018-09-07 2024-07-12 长鑫存储技术有限公司 具有大马士革结构的半导体结构及其制备方法
US11876047B2 (en) 2021-09-14 2024-01-16 International Business Machines Corporation Decoupled interconnect structures

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5612254A (en) * 1992-06-29 1997-03-18 Intel Corporation Methods of forming an interconnect on a semiconductor substrate
US5741626A (en) 1996-04-15 1998-04-21 Motorola, Inc. Method for forming a dielectric tantalum nitride layer as an anti-reflective coating (ARC)
US5930669A (en) 1997-04-03 1999-07-27 International Business Machines Corporation Continuous highly conductive metal wiring structures and method for fabricating the same
US5981374A (en) 1997-04-29 1999-11-09 International Business Machines Corporation Sub-half-micron multi-level interconnection structure and process thereof
US5933761A (en) 1998-02-09 1999-08-03 Lee; Ellis Dual damascene structure and its manufacturing method
US6147404A (en) * 1999-05-24 2000-11-14 Advanced Micro Devices, Inc. Dual barrier and conductor deposition in a dual damascene process for semiconductors
US6040243A (en) 1999-09-20 2000-03-21 Chartered Semiconductor Manufacturing Ltd. Method to form copper damascene interconnects using a reverse barrier metal scheme to eliminate copper diffusion

Also Published As

Publication number Publication date
US6380084B1 (en) 2002-04-30
SG98039A1 (en) 2005-05-30

Similar Documents

Publication Publication Date Title
TW502388B (en) A method to form high performance copper damascene interconnects by de-coupling via and metal line filling
US6740976B2 (en) Semiconductor device including via contact plug with a discontinuous barrier layer
JP3319555B2 (ja) 半導体装置の製造方法
US20090280643A1 (en) Optimal tungsten through wafer via and process of fabricating same
JPH1041390A (ja) 電子マイクロ回路の上の孔および接触体プラグの充填方法
TWI377618B (en) Dry etchback of interconnect contacts
JPH09246242A (ja) 半導体装置及びその製造方法
JPH10189733A (ja) 多孔性誘電体の金属被覆法
JP2003282573A (ja) 半導体装置のボンディングパッド構造とその製造法
TW200416948A (en) Method and apparatus for forming metal-metal oxide etch stop/barrier for integrated circuit interconnects
TW201010026A (en) Through substrate via including variable sidewall profile
CN102629550B (zh) 具有节省空间的电容的集成电路及制作该集成电路的方法
JPH10199974A (ja) 半導体装置の金属配線層形成方法
JP2001176877A (ja) 半導体装置の製造方法
JP2005340808A (ja) 半導体装置のバリア構造
TW546771B (en) Manufacturing method of dual damascene structure
CN100585856C (zh) 半导体电容器及其制备方法
US6284591B1 (en) Formation method of interconnection in semiconductor device
JPH11274428A (ja) 半導体装置及びその製造方法
JP2001210806A (ja) 電気メッキ法を利用して下部電極を形成する方法
JP2004040117A (ja) ダマシーンゲート及びエピタキシャル工程を利用した半導体メモリー装置及びその製造方法
US7018903B2 (en) Method of forming semiconductor device with capacitor
US7485574B2 (en) Methods of forming a metal line in a semiconductor device
JPH0831935A (ja) 半導体装置の製造方法
CN111211095A (zh) 导电互连线的制造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees