[go: up one dir, main page]

TW494492B - Method and composition for dry etching in semiconductor fabrication - Google Patents

Method and composition for dry etching in semiconductor fabrication Download PDF

Info

Publication number
TW494492B
TW494492B TW087120322A TW87120322A TW494492B TW 494492 B TW494492 B TW 494492B TW 087120322 A TW087120322 A TW 087120322A TW 87120322 A TW87120322 A TW 87120322A TW 494492 B TW494492 B TW 494492B
Authority
TW
Taiwan
Prior art keywords
rate
patent application
photoresist
item
layer
Prior art date
Application number
TW087120322A
Other languages
English (en)
Inventor
Changhun Lee
Yun-Yen Jack Yang
Original Assignee
Lam Res Corppration
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Lam Res Corppration filed Critical Lam Res Corppration
Application granted granted Critical
Publication of TW494492B publication Critical patent/TW494492B/zh

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/42Stripping or agents therefor
    • G03F7/427Stripping or agents therefor using plasma means only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • H01L21/31133Etching organic layers by chemical means
    • H01L21/31138Etching organic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Organic Low-Molecular-Weight Compounds And Preparation Thereof (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Description

本菸日s 3 — 赞明領域 法,;:::;於-種改善光阻與I 將體積體電路(IC)時备 大的改盖2/、F4的蝕刻氣體混合物内 底之蝕刻選擇性的方 下游微波乾剝離用。 ’對於選擇性有相當 在半 基底上 晶圓上 成所需 做成。 (Cl2), 名虫刻 住不會 來做去 成不同 化)。 _ 州议伸丁 ¥體I C製造中,如電晶 形成,一般是用矽所做 的金屬層蝕刻掉,可以 的電路。這些金屬層一 傳統的金屬蝕刻劑通常 而蝕刻劑包含BC13/C12 層堆疊經去除處理,移 被蝕刻到的層堆疊區的 除處理。在該元件中, 的氧自由基,以及離子 背景 &的TL件是在半導體晶圓或 成的。金屬互連線從沉積名 5 f將元件轉合在一起,死 般是用鋁,銅,或鋁合金所 6 3詞'銘具有高選擇性的氯,HC 1 /Γ1 /L12,BC13/C12/SF6。 ,先所加到金屬蝕刻上覆蓋 。可以用電漿離子化器 才2激發成電漿,把〇2解離 物’而將光阻離子化(灰燼 將问廷擇性的含氟氣體 的離子化速率,π θ π 礼弘水中,不只是增加光 、十’而且退加強對聚合物沾 少量的CF4 命將/ 了 κ σ物的去除。即使是加 4 ” %兒漿,很明顯的也合右鲈一 理由是,CF合士 ^ ^ i 9有軚问的離子化速率離子化速率。對较队—a ^ j虱辰度,加強光阻的 、 士移除在金屬钱刻處理時戶斤犯&取入仏十 說,已知眉工At 才所形成聚合物來 '、子^'的氟是最有效的化學物杯 聚合物是古疮子物貝。既然這也複- 疋円度的非揮發性以及钱刻阻止性,使用0
494492 五、發明說明(2) 02/N2,02/H20,02/Ν2/Η20當蝕刻氣體的〇2電漿,對移除這些 聚合物來說,是沒有效的。常常無法完全移除這些物質, 即使是用更強的化學溶劑。複合聚合物或側壁聚合物通常 會在钱刻層堆疊的垂直壁上形成。這些聚合物是複合的副 產物,包含碳(比如從光阻來的),金屬,氧化物,矽酸 鋁,以及氟碳化物。複合聚合物形成對抗通孔側壁的屏 障,是很難被移除的。 雖然有一些優點,但是主要的缺點是與氟化學有關。由 於高反應性氟物質的特性,加上02電漿的CF4不僅會钱刻掉 目標光阻,而且還會攻擊阻障層以及下方的材料,如T i, T i N,T 1 W與S 1 02。這些材料的過度損失造成光阻蝕刻選擇 性的大幅降低。因此,用最小下挖來移除光阻與複合聚合 物,仍是成功製程發展的關鍵因素。 發明摘要 本發明有一部分是基於,在微波去除器中發現到,用包 含〇2,含氟氣體,以及N2的蝕刻氣體混合物,對光阻與側 壁聚合物的乾蝕刻,可以展現出高度的選擇性。特別的 是,已知N2氣加到o2/cf4電漿中,會造成光阻相對於阻障 層與下方材料的選擇性大中幅升高。 其中的一個特點是,本發明是提供一種從半導體晶圓移 除光阻的方法,包含有以下步驟: 將該晶圓安置在處理室中,其中該晶圓包含有光阻; 加入有效量的蝕刻氣體混合物到處理室内,包含02,含 氟氣體,以及N2 ;以及
第5頁 494492 五、發明說明(3) 利用微波輻射以及電漿,分解該蝕刻氣體混合物,使被 分解的氣體與光阻反應。 本發明的另一特點是提供一種處理半導體晶圓的方法, 該半導體晶圓包含有光阻層與複合聚合物,在金屬蝕刻處 理後包含以下的步驟: 在金屬蝕刻處理後,將該半導體晶圓安置在電漿反應室 中;以及 利用包含〇2,含氟氣體,以及N2的#刻氣體混合物,處 理該半導體晶圓。 本發明的進一步特點是提供一種電漿處理系統的方法, 包含真空室,微波輻射源,以及蝕刻氣體組成,利用對金 屬阻障層與氧化層的最小下挖量,以便從半導體晶圓堆疊 上,乾蝕刻掉光阻,該蝕刻氣體組成包含02,含氟氣體, 以及N2。 在較佳實施例中,半導體晶圓包含下方氧化層以及金屬 阻障層,而且加入N2,以降低下方氧化層以及金屬阻障層 的触刻速率。 圖式簡單說明 圖1顯不層狀堆豐的剖不圖’代表在一般的半導體1C製 造時,在金屬蝕刻處理之後而在去除處理之前,所形成的 各層; 圖2是微波電黎去除器的簡化示意圖,適合與本發明的 去除技術一起使用; 圖3與圖4分別顯示出力口入N2或1〇到〇2/CF4蝕刻混合物
第6頁 494492 五、發明說明(4) ΐ鄉對光阻去除速率以及對阻障層與氧化層的蝕刻速率的 影響;以及 ^與圖6分別顯示加入I或⑼到ΜΑ钱刻混合物後, 、光阻/氧化物以及對光阻/TiN選擇性的影響。 較佳實施例的詳細說明 圖1顯示層狀堆疊100的剖示圖’代表在一般基底處理 :’所形成的各層,比如要製造積體電路或平面顯示器。 二^員不在傳統金屬蝕刻處理完成之後而且在鈍化與去除 盆 m且要左思的疋,也可以有其它層在其 丄/、下’或其間。而且,不是所有顯示出來的各層都是 必::,而且有一些或全部可以用其它不同層來構成。 β在層狀堆疊100的底部,有基底102,-般是由矽構成。 :化:104在基底1〇2上形成,一般是由構成。如上所 它層(未顯示)可以穿插到基底1〇2與氧化層1〇4之 严曰。一層或多層的阻障層1〇6 一般是用Ti ,TiN,τπ或苴 它適當的阻障材解所m > 紀a η π。 十斤構成,可以加在氧化層1 0 4與沉積金 屬層1 0 8之間。告右Hg防_ /Λ ^ ^ 田有阻ρ早層1 0 6時,其作用是在阻止矽原子 從氧化層1 〇 4擴散到、、γ社人 f月艾㈤,儿積金屬層! 〇 8中。 金屬層1 0 8 '一般0冬柏 匕3鎢,鋁或其中一種已知的鋁合金, 比士口 A 1 - C u » A 1 - S 1 -ν' λ 1 ^ + ,θ > 1 ^AbCu-Si。為方便起見,金屬層108 在此是指鋁層,雖妙、& 、要了解的是,可以使用任何上述的鋁 :—層狀堆叠中剩下的二層包含反射塗佈(ARC)層1 10 與覆盍光阻(PR) A a人叩 々ii2 ,是在金屬層108上形成。ARC層110 一般包含Ti N,Ti w十、甘 w或其它適當的材料,能幫助光線(比如
494492 五、發明說明(5) 從定義出光阻之圖案的微影步驟)不會被金屬層1〇8的表面 所反射以及散射掉。光阻層1 1 2代表傳統的正光阻材料(一 般的I - 1 i n e ),可以被定義出圖案而進行钱刻,比如經曝 光到超紫外線。複合或側壁聚合物副產物會在該元件的側 壁上形成屏璧結構12。 一般’基底1 0 2有約5 0 0到1 0 0 0 n m的厚度,阻障層1 〇 6約 30到30〇nm的厚度,金屬層108約3〇〇到1〇〇〇nm的厚度,射 塗佈層1 1 0約3 0到2 0 0 n m的厚度,光阻層約1到2微米的厚 度。 層狀堆疊100的各層,對於熟知該技術領域的人士來說 是很可以理解的,而且可以用適當與已知數目的沉積製程 來形成,包含濺射,化學氣相沉積(CVD),電漿強化化學 氣相沉積(PECVD),以及物理氣相沉積(PVD)。 子 為形成上述的金屬互連線,利用適當的電漿源蝕刻 ^ ΐ金屬層1 〇 8的一部分層狀堆疊(以箭頭1 1 5表示)。舉例 :5兄,該製程牽涉到將光阻材料曝光到微影系統中,以— 成=阻層112的圖案’以及對該光阻材料進行顯影而形疋
来I痛’方便接下來的蝕刻處理。使用適當的蝕刻劑,被 上罩所保護到的金屬層區域。接著被 :J 層互連線或表面以下的部分。 邊下在金屬 金屬表面上交除$物的殘餘亂’會留在層狀堆疊的 時,這些殘餘露到空氣中 最好是在恭將〜::成金屬層的扃1虫。因此,層狀堆疊 屯水衣兄中經過}12〇或1〇/〇2混合物的純化處理,
494492 五、發明說明(6)
以移除殘餘的氣。一般傳續的领yf卜声M 又1寻、况的鈍化處理約在3 0 - 6 0 s移除氯 姓刻殘餘。用去除製程移除去[I且的冻t 不征秒I示尤丨且的連率稱作"去除速率丨丨。 本發明的乾钱刻製程,用來從屛壯从田 用木攸肩狀堆疊中移除光阻及/ 或袓合聚合物,是使用微波輕射產+兩 一 风/汉相沿座玍電漿。可以使用如圖 2所示的適當微波去除哭。一 |决% …, 于σσ 力又不5兄,微波去除器2 0 0 .包含 微波產生器20 2,土比如是2.45GHz的頻率下操作,約5〇〇 到150(^的範圍,較佳為1 0 0 0到150(^的範圍,最好是約 1 2 5 0W。在微波產生器2 0 2中所產生的微波以箭頭2〇5代 表,從波導2 0 4傳到電漿喷射器2〇6上。以箭頭2〇8所表示 的源處理氣,經入口 2 1 〇流到電漿喷射器2 〇 6内,在此被微 波2 0 5所激發,形成電漿212,再經由入口 214流到處理室 2 1 6内。源處理氣的總流率較好的情形是在約5 〇 〇 _ 6 〇 〇 〇標 準立方厘米母分(seem)的範圍,約2000-5000sccm的範圍 更好,而以約4 0 0 0 s c c m的範圍最好。依據本發明不同實施 例的源處理氣組成在以下做說明。 在處理室2 1 6内,電漿在流進鈍化及/或移除層狀堆疊 (未顯示)的基底2 2 0之前,最好是用擋板218來分散開。該 基底是定位在底部電極2 2 2上的處理室2 1 6内,而該底部電 極以電阻加熱方式進行加熱,以保持較好在約1 8 0 - 3 0 0 °C 的溫度範圍,約2 2 5 - 2 7 5 °C的範圍更好,而以約240 -2 5 0 °C 的範圍最好。處理室的壓力保持在約〇 · 5 - 6托較好,約1 一 3 托的範圍更好,而以約2托最好。鈍化及去除處理所產生 的廢料經排出口 2 2 4被抽到外面。
較佳的微波源是化學電漿源(n CPS"),是由位於MA 494492
4944% 五、發明說明(8) 入物,勺Λ人層狀堆®保持在2 5 〇 °C。使用不同的蝕刻氣體混 έ具變動量1(或以I◦當做比較)的02以及 -? ^^^N2^H2〇a,lJ〇2/CF4^^ a|| 。::=中,光阻去除速率以及金屬與氧化物㈣ :=中’很明顯的顯示出I的影響,加入叱會降低金屬 曰氣化矽的蝕刻速率,除了 T i N的蝕刻速率保持固定 以。光阻去除速率在開始時,會增加到當N2約為5% (V )時的最大值,但逐漸的隨加入更多化而降低。與 加亡氣而非\來做比較,在相同的去除製程中,其、纟士、果 二中。光阻去除速率以及ΤιΝ蝕刻速率都顯;:如 二π相頌似的趨勢,但是其它如Τι, Ή W,與W的下層材 2 1及氧化物的钱刻速率,就與加人Η20氣的情形不4。 :1 ?是,對於τ 1與w,.開始的蝕刻速率會降低,緊接著 “ :[1相反地’對於Tlw ’開始的蝕刻速率會增加,緊 接者會降低。最後,氧化物蝕刻速率鞀-山 如 ^ 範圍内有逐漸增加的現象。…-出,在所試驗的 示出現在上述比較試驗中i軌體混合 或1,對於光阻相對氧化物選擇性的以外 ^ N2 幅的改善光阻相對氧化物的選擇性,。加入〜會大 加入,而有稍微的降低。相類似的,圖^選一擇丨生^10的 氣體混合物内的N2或H2〇量,對於光阻二玺、、員示出現在钱刻 響,光阻相對T 1 N的選擇性一開始便右1 N選擇性的影 使有大幅的改善,且持
494492 五、發明說明(9) 續有改善,雖然隨N2的加入,而有較低的速率。該選擇性 一開始有稍微的增加,接著隨1〇的加入,而有大幅的增 力口0 層狀堆疊具有如圖1所示的結構 的。特別的是,氧化物,阻障層,金屬層,arc,以及光 阻層包含以下材料與厚度:Si〇2 ( 8 0 0 nm)/Ti (20nm)以及 TiN(50nm)/Al (800nm)/TiN(60nm)/PR(1.2 微米)。此時, 阻障層包含T i層與T i N層。形成以上材料的層狀堆疊後, -亥層狀堆登在由位於CA Fremont的Lam Research公司所製 =的 LAM 9 6 0 0 Transformer Coupled Plasma (TCP)Tii 反應 二中進行金屬飯刻處理’形成類似圖1的結構。因此,利 用上述的微波去除器,使用包含(1)02與^或(2)02,^與 ::蝕刻混合物,I完成移除光阻以及複合聚合物。掃描 ;/1鏡顯不* ’加入N2後,會大幅降低下挖現象, 亦即對Τι/ΤιΝ阻障層金屬的攻擊。 哭i ϊ:::法將以每分鐘至少約2微米蝕刻速率的去除 :下最好是每分鐘至少約3到6微米。此外, :約丄比V =較光阻的選擇性至少是約 至少是約280比卜對於包含Ti,T上相♦,於光阻的選擇性 的其中之-的金屬阻障層,i比值T?以及這些混合物 3 5 0比丨。 ,、比值取好是約2 8 0比1到約 雖然只有本發明的較佳實施例被 上的說明中做了解說’而要注意 1 、揭露出來並在 ^ 疋,在不偏離本發明卷
494492
第13頁

Claims (1)

  1. 494492 年月s了曰
    案號 87120322 申請專利範圍 列 1. 一種接續金屬餘刻處理羊導體晶圓之W…法一*一 步驟: (a)將該半導體晶圚安置於一微波去除器處理室中,接 續於金屬蝕刻之後,其中該半導體晶圓包含:(i ) 一下方 的氧化物層,(ii) 一金屬阻障層,(iii) 一金屬層,(iv) 一光阻層,以及(v ) —複合聚合物附著至該金屬阻障層與 該金屬層之側壁;以及 (b )乾蝕刻以在一單一步驟移除該光阻,藉由以一蝕刻 氣體混合物處理該半導體晶圓,該混合物主要包含〇2,含 氟氣體及N2,其中該蝕刻氣體混合物係以微波輻射分解, 直到光阻層及複合聚合物被移除為止,且其中加入N2的量 可以增進關於光阻層相對於下方氧化物層及金屬阻障層之 選擇性。 2 .如申請專利範圍第1項之方法,其中該半導體晶圓包 含下方之氧化層,且該乾蝕刻之步驟引進足量之N2,以降 低下方氧化層被钱刻之速率。 3 .如申請專利範圍第2項之方法,其中該乾蝕刻之步 驟,係在第一速率下移除光阻,並在第二速率下移除下方 之氧化層,且第一速率對第二速率之比例等於至少8 0比 4.如申請專利範圍第3項之方法,其中該下方氧化層包 含S i 02,其比值範圍從約8 0比1至約2 0 0比1。 5 .如申請專利範圍第1項之方法,其中該半導體晶圓包 含金屬阻障層,且該乾蝕刻之步驟引進足量之N2,以降低
    56196.ptc 第15頁 2002.04. 29.015 494492 _案號87120322 孑Γ年Μ月日_^_ :、申請專利範圍 金屬阻障層被敍刻之速率。 6 .如申請專利範圍第5項之方法,其中該乾蝕刻之步 驟,係在第一速率下移除光阻,並在第二速率下移除金屬 阻障層,且第一速率對第二速率之比例等於至少2 8 0比1。 7.如申請專利範圍第6項之方法,其中該金屬阻障層包 含選自包括Τ 1、T i Ν、T i W及其混合物之材料,且其中該比 例範圍係從約2 8 0比1至約3 5 0比1。 8 .如申請專利範圍第1項之方法,其中〇2佔蝕刻氣體混 合物體積之約4 0至9 9 %,含氟氣體佔蝕刻氣體混合物體積 之約0 . 5至3 0 %,N2佔蝕刻氣體混合物體積之約0 . 5至3 0 %。 9.如申請專利範圍第8項之方法,其中含氟氣體是CF4。 1 0 .如申請專利範圍第1項之方法,其中該乾蝕刻步驟以 每分鐘至少約2微米之速率蝕刻光阻。 1 1 .如申請專利範圍第1項之方法,其中該電漿反應處理 室保持於約0 . 5至6托壓力下。 1 2. —種接續金屬蝕刻處理半導體晶圓之方法,包含下 列步驟: (a)將該半導體晶圓安置於一微波去除器處理室中,接 續於金屬蝕刻之後,其中該半導體晶圓包含:(i ) 一下方 的氧化物層,(ii) 一金屬阻障層,(iii) 一金屬層,(iv) 一光阻層,以及(ν ) —複合聚合物附著至該金屬阻障層與 該金屬層之側壁; (b )將該半導體晶圓施以鈍化處理,藉由將該半導體晶 圓暴露於1120或}120及02混合物,以自其移除殘留的氣;
    56196.ptc 第16頁 2002. 04. 29.016 494492 _案號 87120322_年月^r 曰__ 六、申請專利範圍 且,之後, (C )乾蝕刻以在一單一步驟移除該光阻,藉由以一蝕刻 氣體混合物處理該半導體晶圓,該混合物主要包含02,含 氟氣體及N2,其中該蝕刻氣體混合物係以微波輻射分解, 直到光阻層及複合聚合物被移除為止,且其中加入N2的量 可以增進關於光阻層相對於下方氧化物層及金屬阻障層之 選擇性。 1 3 .如申請專利範圍第1 2項之方法,其中該半導體晶圓 包含下方氧化層,該乾蝕刻之步驟引進足量之N2,以降低 下方氧化層被钱刻之速率。
    1 4.如申請專利範圍第1 3項之方法,其中該乾蝕刻之步 騍係在第一速率下移除光阻,並在第二速率下移除下方氧 化層,且第一速率對第二速率之比例等於至少8 0比1。 1 5 .如申請專利範圍第1 4項之方法,其中下方氧化層包 含S i 02,且其比例範圍係從約8 0比1至約2 0 0比1。 1 6 .如申請專利範圍第1 2項之方法,其中該半導體晶圓 包含金屬阻障層,且該乾蝕刻之步驟引進足量之N2,以降 低金屬阻障層被#刻之速率。
    1 7.如申請專利範圍第1 6項之方法,其中該乾蝕刻之步 驟係在第一速率下移除光阻,並在第二速率下移除金屬阻 障層,且第一速率對第二速率之比例等於至少2 8 0比1。 1 8 .如申請專利範圍第1 7項之方法,其中該金屬阻障層 包含選自包括T i、T i N、T i W及其混合物之材料,且該比例 範圍係從約2 8 0比1至約3 5 0比1。
    56196.ptc 2002.04. 29.017 第17頁 494492 «87120322 <Pf年(0月曰 修正 六、申請專利範圍 1 9 .如申請專利範圍第1 2項之方法,其中02佔蝕刻氣體 混合物體積之約4 0至9 9 %,含氟氣體佔蝕刻氣體混合物體 積之約0 . 5至3 0 %,Ν2佔蝕刻氣體混合物體積之約0 . 5至 3 0% 〇 2 0 .如申請專利範圍第1 9項之方法,其中含氟氣體是 CF4。 2 1 .如申請專利範圍第1 2項之方法,其中該乾蝕刻之步 驟,係在每分鐘至少約2微米之速率下蝕刻該光阻。 2 2.如申請專利範圍第1 2項之方法,其中該電漿反應室 係保持在約0 . 5至6托之壓力下。
    2002.04.29.018
TW087120322A 1997-12-19 1998-12-08 Method and composition for dry etching in semiconductor fabrication TW494492B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/994,552 US6080680A (en) 1997-12-19 1997-12-19 Method and composition for dry etching in semiconductor fabrication

Publications (1)

Publication Number Publication Date
TW494492B true TW494492B (en) 2002-07-11

Family

ID=25540792

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087120322A TW494492B (en) 1997-12-19 1998-12-08 Method and composition for dry etching in semiconductor fabrication

Country Status (7)

Country Link
US (1) US6080680A (zh)
EP (1) EP1053566B1 (zh)
JP (1) JP2002531932A (zh)
AT (1) ATE354176T1 (zh)
DE (1) DE69837112T2 (zh)
TW (1) TW494492B (zh)
WO (1) WO1999033096A1 (zh)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3252780B2 (ja) * 1998-01-16 2002-02-04 日本電気株式会社 シリコン層のエッチング方法
JP2000232107A (ja) * 1999-02-12 2000-08-22 Mitsubishi Electric Corp 半導体装置のパターン形成方法
JP3844413B2 (ja) * 1999-08-23 2006-11-15 東京エレクトロン株式会社 エッチング方法
JP2001077086A (ja) * 1999-08-31 2001-03-23 Oki Electric Ind Co Ltd 半導体装置のドライエッチング方法
US6431182B1 (en) 1999-10-27 2002-08-13 Advanced Micro Devices, Inc. Plasma treatment for polymer removal after via etch
US6727185B1 (en) * 1999-11-29 2004-04-27 Texas Instruments Incorporated Dry process for post oxide etch residue removal
US6440874B1 (en) * 2000-03-24 2002-08-27 Advanced Micro Devices, Inc. High throughput plasma resist strip process for temperature sensitive applications
US6461974B1 (en) * 2000-10-06 2002-10-08 Lam Research Corporation High temperature tungsten etching process
US6548231B1 (en) 2000-11-13 2003-04-15 Chartered Semiconductor Manufacturing Ltd. Enhanced passivation scheme for post metal etch clean process
DE10220586A1 (de) * 2002-05-08 2003-11-27 Infineon Technologies Ag Verfahren zum Entfernen von Resistschichten von einer Wolframoberfläche
US7229930B2 (en) * 2003-01-13 2007-06-12 Applied Materials, Inc. Selective etching of low-k dielectrics
US7112534B2 (en) * 2003-09-25 2006-09-26 Intel Corporation Process for low k dielectric plasma etching with high selectivity to deep uv photoresist
US6949460B2 (en) * 2003-11-12 2005-09-27 Lam Research Corporation Line edge roughness reduction for trench etch
US7022620B2 (en) * 2003-11-18 2006-04-04 Micron Technology, Inc. Conditioning of a reaction chamber
KR100641952B1 (ko) * 2004-02-06 2006-11-02 주식회사 하이닉스반도체 반도체 소자의 미세 패턴 형성 방법
US20050284573A1 (en) 2004-06-24 2005-12-29 Egley Fred D Bare aluminum baffles for resist stripping chambers
US20060011578A1 (en) * 2004-07-16 2006-01-19 Lam Research Corporation Low-k dielectric etch
US20060228889A1 (en) * 2005-03-31 2006-10-12 Edelberg Erik A Methods of removing resist from substrates in resist stripping chambers
US20070269975A1 (en) * 2006-05-18 2007-11-22 Savas Stephen E System and method for removal of photoresist and stop layer following contact dielectric etch
SG187508A1 (en) * 2008-02-01 2013-02-28 Lam Res Corp Reducing damage to low-k materials during photoresist stripping

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4699689A (en) * 1985-05-17 1987-10-13 Emergent Technologies Corporation Method and apparatus for dry processing of substrates
US4673456A (en) * 1985-09-17 1987-06-16 Machine Technology, Inc. Microwave apparatus for generating plasma afterglows
JPH0773104B2 (ja) * 1986-02-14 1995-08-02 富士通株式会社 レジスト剥離方法
JPH0722158B2 (ja) * 1986-10-17 1995-03-08 株式会社芝浦製作所 ドライエツチング装置
JPS63152126A (ja) * 1986-12-16 1988-06-24 Fujitsu Ltd アツシング方法
US5298112A (en) * 1987-08-28 1994-03-29 Kabushiki Kaisha Toshiba Method for removing composite attached to material by dry etching
JPH01112733A (ja) * 1987-10-27 1989-05-01 Fujitsu Ltd レジストのアッシング方法
US5316616A (en) * 1988-02-09 1994-05-31 Fujitsu Limited Dry etching with hydrogen bromide or bromine
US5201994A (en) * 1988-11-18 1993-04-13 Kabushiki Kaisha Tokuda Seisakusho Dry etching method
JP2890432B2 (ja) * 1989-01-10 1999-05-17 富士通株式会社 有機物の灰化方法
US5174856A (en) * 1991-08-26 1992-12-29 Applied Materials, Inc. Method for removal of photoresist over metal which also removes or inactivates corrosion-forming materials remaining from previous metal etch
US5658425A (en) * 1991-10-16 1997-08-19 Lam Research Corporation Method of etching contact openings with reduced removal rate of underlying electrically conductive titanium silicide layer
US5269879A (en) * 1991-10-16 1993-12-14 Lam Research Corporation Method of etching vias without sputtering of underlying electrically conductive layer
US5221424A (en) * 1991-11-21 1993-06-22 Applied Materials, Inc. Method for removal of photoresist over metal which also removes or inactivates corosion-forming materials remaining from previous metal etch
US5545289A (en) * 1994-02-03 1996-08-13 Applied Materials, Inc. Passivating, stripping and corrosion inhibition of semiconductor substrates
JPH08288255A (ja) * 1995-04-12 1996-11-01 Fujitsu Ltd 半導体装置の製造方法
JPH0969525A (ja) * 1995-08-31 1997-03-11 Mitsubishi Electric Corp 金属配線の処理方法
US5824604A (en) * 1996-01-23 1998-10-20 Mattson Technology, Inc. Hydrocarbon-enhanced dry stripping of photoresist
US5882489A (en) * 1996-04-26 1999-03-16 Ulvac Technologies, Inc. Processes for cleaning and stripping photoresist from surfaces of semiconductor wafers

Also Published As

Publication number Publication date
EP1053566A1 (en) 2000-11-22
DE69837112T2 (de) 2007-10-31
EP1053566B1 (en) 2007-02-14
ATE354176T1 (de) 2007-03-15
JP2002531932A (ja) 2002-09-24
WO1999033096A1 (en) 1999-07-01
DE69837112D1 (de) 2007-03-29
US6080680A (en) 2000-06-27

Similar Documents

Publication Publication Date Title
TW494492B (en) Method and composition for dry etching in semiconductor fabrication
TW455950B (en) Method for patterned copper etch for micron and submicron features, using enhanced physical bombardment
TW505984B (en) Method of etching patterned layers useful as masking during subsequent etching or for damascene structures
TW552317B (en) Method for etching silicon oxynitride and dielectric antireflection coating
TW434738B (en) Dry etching method and semiconductor device fabrication method
TW200818266A (en) Method for depositing an amorphous carbon film with improved density and step coverage
US6242107B1 (en) Methods for etching an aluminum-containing layer
JP2004247755A (ja) キセノンを用いたプラズマエッチング
US5091210A (en) Plasma CVD of aluminum films
Sha et al. Plasma etching selectivity of ZrO 2 to Si in BCl 3/Cl 2 plasmas
TW201246369A (en) Substrate processing method
TWI299189B (en) Semiconductor device fabrication method
TW200525627A (en) Semiconductor device production method and semiconductor device
TW533471B (en) Method for in situ removal of a dielectric antireflective coating during a gate etch process
JP3318801B2 (ja) ドライエッチング方法
JP4642164B2 (ja) 金属エッチング後のウェハの積層スタックの処理方法
US5843848A (en) Method of plasma etching
TW432448B (en) Etching method
TW457582B (en) Etching method and plasma processing method
JP2006148122A (ja) 半導体基板上の金属構造から残留物を除去するための方法
TW400578B (en) Method of etching aluminum-based layer
TW201101394A (en) Method of etching a multi-layer
TW495911B (en) Method of using inorganic antireflection coating layer to manufacture contact window and reduce device damage
TW411530B (en) Metal etching in semiconductor manufacturing process
JPH05347306A (ja) アルミニウム系配線及びその形成方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees