TW466758B - Manufacturing method of flash memory - Google Patents
Manufacturing method of flash memory Download PDFInfo
- Publication number
- TW466758B TW466758B TW087117658A TW87117658A TW466758B TW 466758 B TW466758 B TW 466758B TW 087117658 A TW087117658 A TW 087117658A TW 87117658 A TW87117658 A TW 87117658A TW 466758 B TW466758 B TW 466758B
- Authority
- TW
- Taiwan
- Prior art keywords
- substrate
- dopant
- layer
- conductor layer
- manufacturing
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 239000002019 doping agent Substances 0.000 claims abstract description 28
- 238000000034 method Methods 0.000 claims description 48
- 239000004020 conductor Substances 0.000 claims description 44
- 239000000463 material Substances 0.000 claims description 18
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 230000005641 tunneling Effects 0.000 claims description 9
- 238000005496 tempering Methods 0.000 claims description 4
- 230000002079 cooperative effect Effects 0.000 claims description 3
- PCTMTFRHKVHKIS-BMFZQQSSSA-N (1s,3r,4e,6e,8e,10e,12e,14e,16e,18s,19r,20r,21s,25r,27r,30r,31r,33s,35r,37s,38r)-3-[(2r,3s,4s,5s,6r)-4-amino-3,5-dihydroxy-6-methyloxan-2-yl]oxy-19,25,27,30,31,33,35,37-octahydroxy-18,20,21-trimethyl-23-oxo-22,39-dioxabicyclo[33.3.1]nonatriaconta-4,6,8,10 Chemical compound C1C=C2C[C@@H](OS(O)(=O)=O)CC[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@H]([C@H](C)CCCC(C)C)[C@@]1(C)CC2.O[C@H]1[C@@H](N)[C@H](O)[C@@H](C)O[C@H]1O[C@H]1/C=C/C=C/C=C/C=C/C=C/C=C/C=C/[C@H](C)[C@@H](O)[C@@H](C)[C@H](C)OC(=O)C[C@H](O)C[C@H](O)CC[C@@H](O)[C@H](O)C[C@H](O)C[C@](O)(C[C@H](O)[C@H]2C(O)=O)O[C@H]2C1 PCTMTFRHKVHKIS-BMFZQQSSSA-N 0.000 claims 1
- 238000012856 packing Methods 0.000 claims 1
- 238000002955 isolation Methods 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 6
- 229910052710 silicon Inorganic materials 0.000 description 6
- 239000010703 silicon Substances 0.000 description 6
- 238000009825 accumulation Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000002784 hot electron Substances 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- BHEPBYXIRTUNPN-UHFFFAOYSA-N hydridophosphorus(.) (triplet) Chemical compound [PH] BHEPBYXIRTUNPN-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- XEEYBQQBJWHFJM-UHFFFAOYSA-N iron Substances [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000004576 sand Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/0411—Manufacture or treatment of FETs having insulated gates [IGFET] of FETs having floating gates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/68—Floating-gate IGFETs
- H10D30/6891—Floating-gate IGFETs characterised by the shapes, relative sizes or dispositions of the floating gate electrode
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Description
A7 B7 4 6 675 8 37 l 9twf 1 .doc/002 第87 1 1 765 8號說明書修正頁 五、發明說明（ί ) 本發明是有關於一種積體電路元件的製造方法，且特別 是有關於一種快閃電氣抹除式可編程唯讀記憶體（Flash EEPROM簡稱Flash Memory或快閃記憶體）之快閃記憶胞 (Flash Cell)的製造方法。 電氣抹除式可編程唯讀記憶體（EEPROM)是個人電腦 和電子設備所廣泛採用的記憶體元件。最早傳統的EEPROM 記憶胞係以浮動閘（Floating-Gate)電晶體結構來完成，其 具有可寫入、可抹除、以及斷電後仍可保存數據的優點。但 也有存取速度較慢的缺點，典型的速度約在150ns到200ns 之間。近年來已開發出存取速度較快的EEPROM，其存取速 度約在70ns到80ns之間，美國Intel公司稱之爲快閃記憶 體。 第1圖至第3圖是習知一種快閃記憶胞之部份製程的俯 視圖。爲淸楚描述起覓，第1圖至第3圖中I-Ι截面之剖面 圖繪示於第1A圖至第3A圖，而第3圖中II-II截面之剖面 圖則繪示於第3B圖。 首先’請同時參照第1圖和第1A圖，在所提供之基底 上，形成塊狀的場隔離區102，以定義元件的行主動區 103和列主動區104，其中行主動區103的寬度爲a。典型 的基底100之材質包括矽，例如，p型矽；形成場隔離區102 的方法例如爲淺溝渠隔離法。 接著，請同時參照第2圖和第2A圖，於行主動區103 的基底100中形成位元線114、116。典型形成位元線114、 lli的方法係先形成圖案化的罩幕層106覆蓋基底100，此 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公楚） (請先閱讀背面之注意事項再填寫本頁) - /1^ 訂-------------線. 經濟部智慧財產局員工消費合作社印製 A7 B7 46675 8 3 71 9twf 1. doc/0 0 2 五、發明說明（7 ) 圖案化的罩幕層106具有寬度爲134的開口 108暴露出行主 動區103和部份列主動區104的基底100。接著，以罩幕層 106爲蝕刻罩幕，進行埋入式位元線114,、116的離子佈植， 此位元線114、116亦可作爲源極/汲極區114、116，其中源 極/汲極區1H、116之間具有通道區110。特別注意的是， 罩幕層106的開口 108寬度134必須大於行主動區103的寬 度132，以使埋入式位元線114、116能對準行主動區103， 確保埋入式位元線Π4、116電性導通的品質。然而，開口 108寬度134的增加，114、116的寬度也跟著增加，將使得 通道區110長度130必須相對縮短。 其後，請同時參照第3圖和第3A圖，然後，形成快閃 記憶胞的閘極結構128。典型的形成方法係以熱氧化法於基 底100上形成隧穿氧化層118，並於遂穿氧化層118上形 成、並定義複晶砂層(未繪示出）、介電膜材質層(未繪示出) 以及另一層複晶矽層(未繪示出），以形成浮置閘極層120、 介電膜層122以及控制閘極層124。 快閃記憶胞的一種操作方法如下所述：當儲存數據資料 時，在半導體基底100上的源極/汲極區116施加一電壓， 並且在控制閘極層124施加電壓値高於源極/汲極區116的 電壓，使熱電子從源極/汲極區114流出後，在靠近源極/汲 極區116的通道區110中產生熱電子（Hot Electrons)，由 於這些熱電子具足夠的能量，且被加速而穿過隧穿氧化層 104阻陷於浮置閘極106中，達到儲存數據資料的目的。由 於受到對準限制，埋入式位元線114、116的寬度必須增加， 4 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) ^--------訂---------線,. 經濟部智慧財產局員工消費合作社印製 經濟部智慧財產局員工消費合作社印製 4 6 6 7 5 8 3719twfl.doc/002 A7 B7 五、發明說明（^) 而使通道區110長度130縮短。也就是說，爲避免埋入式位 元線114、116的對準限制，又必須維持通道區110的長度 的情況下，將增加元件主動區的面積，然而此舉將降低元件 的密度，而不利於元件積集度之提高。 此外，請參照第3B圖，其繪示第3圖中II-II截面之剖 面圖。在以例如淺溝渠隔離法形成塊狀的場隔離區102時， 以定義行主動區103時，場隔離區102和行主動區103的交 接處，常出現尖角區129，而增加漏電流的現象，降低快問 記憶胞的良率。 因此本發明的目的就是在提供一種快閃記憶胞的製造 方法，可以使源極/汲極區的寬度不受埋入式位元線對準問 題的限制，而有利於元件積集度之提高。 本發明的另一目的就是在提供一種快閃記憶胞的製造 方法，可以減少漏電流的現象，提高快閃記憶胞的良率。 爲達成本發明之上述和其他目的，提供一種快閃記憶 胞的製造方法，包括下列步驟：於提供的基底上形成具有 摻質之圖案化的導體層，以作爲位元線。接著，將圖案化的 導體層部份之摻質驅入於基底中，以形成源極/汲極區。最 後’至少於源極/汲極區之間的通道區上形成快閃記憶胞的 閘極結構。 爲讓本發明之上述和其他目的、特徵、和優點能更明 顯易懂，下文特舉一較佳實施例，並配合所附圖式，作詳 細說明如下： 圖式之簡單說明： 5 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公楚） (請先閱讀背面之注意事項再填寫本頁) '.4--------訂---------線- ^"•部中"桴卑局，h(-T消费At作.社印^ 46 675 8 A7 3 7 1 91 w Γ. doc/O Ο 8 gy 五、發明説明（K) 第1圖至第3圖是習知一種快閃記憶胞之部份製程的 俯視圖； 第1A圖至第3A圖是第1圖至第3圖中I-Ι截面之剖 面圖； 第3B圖是第3圖中II-II截面之剖面圖， 第4圖至第8圖是依照本發明一較佳實施例，一種快 閃記憶胞之部份製程的俯視圖； 第4A圖至第8A圖是第4圖至第8圖中III-III截面之 剖面圖；以及 第8B圖是第8圖中IV-IV截面之剖面圖。 圖式標記說明·_ 100、300 :基底 102、302 :場隔離區 103 :行主動區 104 :列主動區 106 :罩幕層 108 、 109 、 308 、 309 :開□ 110、310 :通道區 114、116 :埋入式位元線 114、116、314、316 :源極/汲極區 118、318 :遂穿氧化層 120、320a :浮置閘極層 122、322 :介電膜層 124、324 :控制閘極層 6 --------:_士f^______丁_—---- - * (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) Λ4規格（2IOX 297公釐） A7 B7 466758 I 91 w f. d 〇 c / 0 〇 8 五、發明説明（f) 128、328 :閘極結構 129 :尖角區 130、330 :長度 132 ' 134、332、33 4:寬度 304 :主動區. 306、306a、307a :絕緣層 312、313、320 :導體層 I-I、II-II、III-III、IV-IV :截面 實施例 第4圖至第8圖是依照本發明一較佳實施例，一種快 閃記憶胞之部份製程的俯視圖。爲淸楚描述本發明，第4 圖至第8圖中III-III截面之剖面圖繪示於第4A圖至第8A 圖，而第8圖中IV-IV截面之剖面圖則繪示於第8B圖。 首先，請同時參照第4圖和第4A圖，在所提供之基底 3〇〇上，形成長條狀的場隔離區302，以定義長條狀的主動 區304。典型的基底300之材質包括矽，例如，p型矽；形 成場隔離區302的方法，例如爲淺溝渠隔離法，此方法係 先在基底300中形成溝渠（未繪示），然後再以化學氣相沈 積法將氧化物塡入溝渠之中的方式以製備之。 接著，請同時參照第5圖和第5A圖，於基底300上形 成絕緣層306，接著，於絕緣層306中辦成開口 308與開 口 309，以暴露出基底300中欲形成源極/汲極區的區域。 上述的絕緣層306的材質例如爲氧化矽，其典型的形成方 法例如爲化學氣相沈積法。而形成開口 308與開口 309的 7 (請先閲讀背面之注意事項再填寫本頁)
本紙張尺度適用中國國家標準（CNS ) Λ4規格（2丨OX 297公釐） 4 6 675 8 3 7 I 91 w Γ. d 〇 c / 0 0 8 A7 B7 五、發明説明（乙） 方法則例如先於絕緣層306上形成圖案化的罩幕層（未繪示 出）’然後’以圖案化的卓幕層爲鈾刻罩幕，飽刻絕緣層 306’以形成開口 308與開口 309。其後，再將圖案化的罩 幕層去除。 之後，請同時參照第6圖和第6A圖，於基底3 00上形 成具有摻質的導體材質層（未繪示出），並塡滿開口 3〇8與 開口 309。然後，依序將導體材質層與絕緣層306圖案化， 以形成圖案化的導體層312、導體層313、絕緣層306a和 絕緣層307a，而使導體層312與導體層313的寬度334約 大於開口 308的寬度332。接著，將導體層312與導體層 3 13部份的摻質趨入於欲形成源極/汲極區3 14、3 1 6的基底 300中，以形成源極/汲極區314、316，其中導體層312與 導體層313係用以作爲位元線，而在源極/汲極區314與源 極/汲極區316之間則具有長度爲330的通道區310。上述 之導體層312的材質例如爲多晶矽，而摻質則例如爲磷等 N型摻質。而上述之形成具有摻質的導體材質層的方法例 如先以化學氣相沈積法於基底300上形成導體材質層，然 後再進行導體材質層的摻質佈植製程，又或者例如於形成 導體材質層的同時，完成導體材質層的摻雜。此外，上述 將導體材質層圖案化的方法則例如先於導體材質層上形成 圖案化的罩幕層（未繪示出），然後再以P案化的罩幕層爲 蝕刻罩幕，蝕刻導體材質層，以形成導體層312、導體層 313、絕緣層306a和絕緣層307a。至於上述將摻質驅入於 欲形成源極/汲極區314、316的基底300的方法，則例如 8 ί、紙張尺度適用中國國家標準（ CNs Ya4規格（210X297公釐) ' ' " (請先閱讀背面之注意事項再填寫本頁)
46675 8 A7 37 1 9twr.doc/00 8 β7 ---------------：----- 五、發明説明（7 ) 進行一回火製程，使導體層312與導體層313部份的摻質 擴散至基底中，以形成源極/汲極區314與源極/汲極區 316，其中源極/汲極區3Η、316的寬度332即爲開口 308 與開口 309的寬度332。特別注意的是，本發明係於形成 位元線之後，即以熱驅入的方式完成源極/汲極區314、316 的製作，並不需要額外的微影製程，因此不會發生習知技 藝中，.位元線與主動區對準等問題。故而本發明的源極/ 汲極區3 Μ、3 16的寬度332無須因對準限制而加大’有利 於元件積集度之提高。 然後，請同時參照第7圖和第7Α圖，於基底300上依 序形成遂穿氧化層318與導體材質層（未繪示出）。接著， 定義導體材質層，以形成導體層320。由於隧穿氧化層318 在儲存或抹除資料時，熱電子必須能隧穿而過，故其厚度 不能太厚，較佳的厚度例如約在60Α至120Α之間；而導 體層32〇的厚度例如約在800人至2〇〇〇Α之間。典型形成 隧穿氧化層3 is的方法例如爲熱氧化法，而形成導體層320 方法則例如以化學氣相沈積法形成複晶矽層（未繪示出）， 接著’再將摻質植入於複晶矽層，以增加複晶矽層的導電 性。上述的摻質一般係採用磷’其進行離子植入之能量約 爲20〜50KeV之間，劑量約爲1(^4〜at〇ms/cm2左右。 另一個形成導體層32〇的方法則例如於罗成複晶矽層的同 時，完成複晶矽層的摻雜。 接著’請同時參照第8圖和第8A圖，首先，依序形成 介電膜材質層（未繪示出）與導體材質層（未繪示出）覆蓋整 9 、張尺度適用中國國家標率（（、NS ) Λ4規格（2丨0x^97公鼇) ：~~ --- 一 ；^,?Tm (請先閱讀背面之注意事項再填寫本頁) A7 B7 4 6 6 7 5 8 3 7 19uvf.d〇c/008 五、發明説明u ) 個基底。然後，依序定義導體材質層、介電膜材質層和導 體層320，以形成控制閘極層324、介電膜層322和浮置閘 極層320a，而完成快閃記憶胞的閘極結構328。其中，用 以絕緣隔離控制閘極層324與浮置閘極層320a的介電膜層 322，其材質例如爲二氧化矽/氮化矽/二氧化矽（Oxide/ Nitride/ Oxide，ΟΝΟ)，而其厚度約在 120A〜250A 左右； 而控制閘極層324的材質例如具有摻質的複晶矽，厚度約 在ιοοοΑ〜2〇ooA左右。上述的摻質多採用磷，一般植入的 能量約爲20〜50KeV之間，劑量約爲1015〜1016atoms/cm2 左右。 此外，請參照第8B圖，其繪示第8圖中IV-IV截面之 剖面圖。由於本發明之場隔離區302爲長條狀，並沒有習 知場隔離區302和行主動區的交接處，故可減少尖角區的 出現。 由上述說明可以得知，本發明具有下列特徵： 1. 本發明係於形成位元線的同時，完成源極/汲極區的 製作，因此不會發生習知技藝中，位元線與主動區對準等 問題。故而本發明的源極/汲極區的寬度無須因對準限制而 加大，有利於元件積集度之提高。 2. 本發明形成之場隔離區爲長條狀，而非習知的塊 狀，因此不會有塊狀隔離區與行主動區^交接處，故可減少 交接處易出現的尖角區，進而減少漏電流的現象，提高快 閃記憶胞的良率。 雖然本發明已以一較佳實施例揭露如上，然其並非用 本紙張.尺度適用中國國家標率（CNS ) Μ規格（21〇Χ 297公釐） --：---^----- 裝 II (請先閲讀背面之注意事項再填寫本頁)
、1T 政'· 經".部中"標卑^ΰ,ν-τ·消资合竹社印製 A7 B7 466758 3 7 1 9t w Γ, d oc/Ο 〇 8 五、發明説明（γ) 以限定本發明，任何熟習此技藝者，在不脫離本發明之精 神和範圍內，當可作些許之更動與潤飾，因此本發明之保 護範圍當視後附之申請專利範圍所界定者爲準。 —.—^-----—裝------訂_------鐵 (讀先聞讀背面之注意事項再填寫本頁) 經Μ部中决枒卑局兵J.消费合竹社印來 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210Χ297公釐）
Claims (1)
- 4 6 6 7 5 8 37 I 9twf.doc/008 A8 B8 C8 D8 經濟部中央標準局員工消費合作社印製 六、申請專利範圍 1. 一種快閃記憶胞的製造方法’包括下列步驟： 提供一基底； 在該基底上形成圖案化的一第一導體層與圖案化的一 第二導體層，其中該第一導體層與該第二導體層具有一摻 質； 將該第一導體層部份的該摻質驅入於該基底中，以形 成一第一源極/汲極區，且將該第二導體層部份的該摻質驅 入於該基底中，以形成一第二源極/汲極區，其中該第一源 極/汲極區與該第二源極/汲極區之間具有一通道區；以及 至少於該通道區上形成該快閃記憶胞的一閘極結構。_ 2. 如申請專利範圍第1項所述之快閃記憶胞的製造方 法，其中形成圖案化的該第一導體層與圖案化的該第二導 體層的方法包括： 於該基底上形成一絕緣層； 於該絕緣層中形成一第一開口與一第二開口暴露出該 基底；以及 於該基底上形成該第一導體層至少塡滿該第一開口’ 且形成該第二導體層至少塡滿該第二開口，其中該第一導 體層與該第二導體層具有該摻質。 3. 如申請專利範圍第2項所述之快閃記憶胞的製造方 法，其中該摻質包括N型摻質。 4. 如申請專利範圍第2項所述之快閃記憶胞的製造方 法，其中該第一導體層與該第二導體層的材質包括具有該 摻質的多晶矽。 ^ 12 ' ： ： — (請先閎讀背面之注意事項再填寫本頁) 訂 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） Α8 Β8 C8 D8 46675 8 37 19t\vt'.doc/008 ^'申請專利範圍 5.如申請專利範圍第2項所述之快閃記憶胞的製造方 法，其中形成該閘極結構的方法包括於該通道區上依序形 成一遂穿氧化層、一浮置閘極層、一介電膜層和一控制閘 極· 法 程 (請先閱讀背面之注意事項再填寫本頁) 6.如申請專利範圍第2項所述之快閃記憶胞的製造方 其中將該摻質驅入於該基底中的方法包括進行回火製 7. 如申請專利範圍第1項所述之快閃記憶胞的製造方 法，其中該摻霞包括N型摻質。 8. 如申請專利範圍第1項所述之快閃記憶胞的製造方 法，其中該第一導體層與該第二導體層的材質包括具有該 摻質的多晶矽。 9. 如申請專利範圍第1項所述之快閃記憶胞的製造方 法，其中形成該閘極結構的方法包括於該通道區上依序形 成一遂穿氧化層、一浮置閘極層、一介電膜層和一控制閘 極層。 10. 如申請專利範圍第1項所述之快閃記憶胞的製造 方法，其中將該摻質驅入於該基底中的方法包括進行回火 製程。 11. 一種位元線的製造方法·，包括下列步驟： 提供一基底，該基底上已形成有一絕緣層； 於該絕緣層中形成一開口暴露出該基底； 於該基底上形成一導體層至少塡滿該開口，其中該導 體層具有一摻質；以及 13 4 6 6 7^ B 3719twf.doc/008 8 8 88 ABCD 六、申請專利範圍 將部份的該摻質驅入於該基底中。 12. 如申請專利範圍第11項所述之位元線的製造方 法，其中該摻質包括N型摻質。 13. 如申請專利範圍第11項所述之位元線的製造方 法，其中該導體層的材質包括具有該摻質的多晶矽。 14. 如申請專利範圍第11項所述之位元線的製造方 法，其中將該摻質驅入於該基底中的方法包括進行回火製 程。 —-------裝------訂--------線 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐）
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW087117658A TW466758B (en) | 1998-10-26 | 1998-10-26 | Manufacturing method of flash memory |
| US09/223,613 US6235582B1 (en) | 1998-10-26 | 1998-12-30 | Method for forming flash memory cell |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW087117658A TW466758B (en) | 1998-10-26 | 1998-10-26 | Manufacturing method of flash memory |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW466758B true TW466758B (en) | 2001-12-01 |
Family
ID=21631765
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW087117658A TW466758B (en) | 1998-10-26 | 1998-10-26 | Manufacturing method of flash memory |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6235582B1 (zh) |
| TW (1) | TW466758B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102015115950A1 (de) | 2015-09-22 | 2017-03-23 | Powagrip Industrial Co., Ltd. | Befestigungsmittel für einen Schraubenschlüssel |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3298509B2 (ja) * | 1998-06-12 | 2002-07-02 | 日本電気株式会社 | 半導体装置の製造方法 |
| US6713346B2 (en) | 1999-03-01 | 2004-03-30 | Micron Technology, Inc. | Methods of forming a line of flash memory cells |
| US6624022B1 (en) | 2000-08-29 | 2003-09-23 | Micron Technology, Inc. | Method of forming FLASH memory |
| US7997903B2 (en) * | 2003-01-22 | 2011-08-16 | Realsim Systems, Llc | Medical training apparatus |
| US7891924B2 (en) * | 2006-11-03 | 2011-02-22 | Huck International, Inc. | Low swage load fastening system and method |
| US9194412B2 (en) | 2013-09-19 | 2015-11-24 | Alcoa Inc. | Lock bolt collar with high standoff internal bead |
| EP3099948A1 (en) | 2014-01-30 | 2016-12-07 | Alcoa Inc. | Fastener and fastener installation tool |
| US10087972B2 (en) | 2014-01-30 | 2018-10-02 | Arconic Inc. | Fastener and fastener installation tool |
| AU2015253377C1 (en) | 2014-04-29 | 2018-01-18 | Arconic Inc. | Swage lock fasteners |
| BR112018004821B1 (pt) | 2015-11-17 | 2022-02-08 | Howmet Aerospace Inc | Fecho |
| US10710146B2 (en) | 2016-10-20 | 2020-07-14 | Arconic Inc. | Fastener and fastening system |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2340619A1 (fr) * | 1976-02-04 | 1977-09-02 | Radiotechnique Compelec | Perfectionnement au procede de fabrication de dispositifs semiconducteurs et dispositifs ainsi obtenus |
| US5242858A (en) * | 1990-09-07 | 1993-09-07 | Canon Kabushiki Kaisha | Process for preparing semiconductor device by use of a flattening agent and diffusion |
| US5681778A (en) * | 1995-11-27 | 1997-10-28 | Micron Technology, Inc. | Semiconductor processing method of forming a buried contact and conductive line |
| US5773346A (en) * | 1995-12-06 | 1998-06-30 | Micron Technology, Inc. | Semiconductor processing method of forming a buried contact |
| US5753551A (en) * | 1996-11-25 | 1998-05-19 | Vanguard International Semiconductor Corporation | Memory cell array with a self-aligned, buried bit line |
-
1998
- 1998-10-26 TW TW087117658A patent/TW466758B/zh not_active IP Right Cessation
- 1998-12-30 US US09/223,613 patent/US6235582B1/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102015115950A1 (de) | 2015-09-22 | 2017-03-23 | Powagrip Industrial Co., Ltd. | Befestigungsmittel für einen Schraubenschlüssel |
Also Published As
| Publication number | Publication date |
|---|---|
| US6235582B1 (en) | 2001-05-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0167467B1 (ko) | 이중 채널을 갖는 soi 상의 트렌치 eeprom 구조와 이의 제조방법 | |
| TW317653B (en) | Manufacturing method of memory cell of flash memory | |
| CN102315252B (zh) | 共享源线的闪存单元及其形成方法 | |
| TW466758B (en) | Manufacturing method of flash memory | |
| KR100621553B1 (ko) | 비휘발성 메모리 소자 및 그 제조방법 | |
| TW200921859A (en) | Method for manufacturing flash memory device | |
| TW564552B (en) | A trench type stacked gate flash memory and the method to fabricate the same | |
| TW379453B (en) | Method of manufacturing buried gate | |
| CN101777562B (zh) | 浮栅非挥发半导体存储器及其制造方法 | |
| US6153467A (en) | Method of fabricating high density buried bit line flash EEPROM memory cell with a shallow trench floating gate | |
| TW399301B (en) | Manufacturing method of bit line | |
| TW400641B (en) | The manufacture method of flash memory unit | |
| TW439212B (en) | Method for preventing the open source line of ETOX flash memory with self-aligned source | |
| JP4081854B2 (ja) | 半導体装置の製造方法 | |
| KR100654359B1 (ko) | 비휘발성 메모리 소자 제조 방법 | |
| JP4361626B2 (ja) | フラッシュメモリデバイスの製造方法 | |
| TW508729B (en) | Flash memory with trench source line | |
| KR100262000B1 (ko) | 반도체장치의 게이트 플래쉬 셀 및 그 제조방법 | |
| KR100277891B1 (ko) | 플래쉬 메모리 셀 제조방법 | |
| TW588455B (en) | Flash memory cell and fabricating method thereof | |
| JP3664884B2 (ja) | 半導体記憶装置およびその製造方法 | |
| TW434911B (en) | Method for forming high density SOI vertical channel flash memory | |
| KR100734075B1 (ko) | 플래쉬 메모리 셀의 구조 및 그의 제조 방법 | |
| KR100444841B1 (ko) | 플래쉬 메모리 셀의 제조 방법 | |
| TW437006B (en) | Manufacturing method of flash memory and its structure |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MK4A | Expiration of patent term of an invention patent |