TW445600B - Low-pin-count chip package and its manufacturing method - Google Patents

Description

44560η

五、發明說明α) 發明領域：

本發明係有關於半導體晶片封裝構造，特别 低接聊數半導體晶片封裝構造（low_pin_count chi ''種 package)及其製造方法。 P 先前技術： 利 具樹 第一圖係為根據中華民國公告第348306號專 脂封裝體之元件及其製造方法」一較佳實施例之低 - 半導體晶片封裝構造100，其包含一晶片11〇包覆於，卿數 體120内。該晶片110之正面具有複數個晶片銲塾11〇封膠 連接至複數個連接墊1 30。該晶片1 1〇之背面係以—a電性 層112裸露於該封膠體120。該複數個連接墊13〇係揮電膠 晶片110而設並且裸露於該封膠體120之下表面用以電性連 接至外部。 中華民國公告第348306號專利亦揭示該低接腳數半導 體晶片封装構造1 0 0之製造方法’其主要係利用一金屬引 線架170來同步製造許多半導體晶片封裝構造(參照第 二圖）。該製造方法包含：（Α)覆蓋一光阻層於該引線架 170表面，轉移所要之圖案’然後顯影使得該引線架170對 應於該複數個連接墊130之區域係未被該光阻層覆蓋。（Β) 將一金屬（例如金或鉑）電鍍在該引線架170未被該光阻 層覆蓋的區域，而形成該複數個連接墊130除去該 光阻層。（D)利用一膠層固定該半導體晶片1 1 0之背面曰於Μ 該引線架1 7 〇上，該半導趙晶片11 0之正面具有複數個曰晶^ 銲墊110a。（Ε)電性連接該半導體晶片11〇之複數個晶

^456〇〇 五、發明說明（2) 銲墊110a至相對應的複數個連接墊i3〇ff(F)形成一封膠 髅〗20覆蓋在該半導體晶片11〇上。最後再進行將該引線架 170移除之分隔步驟。如第二囷所示’該分隔步驛一般係 利用一姓刻劑選擇性的溶解該引線架〗7 〇而不致溶解該複 數個連接墊1 3 0。 由於該封膠體120並未包覆該複數個連接墊130裸露之 下表面，因而其無法穩固地固定該複數個連接墊。雖 然可以藉由增加連接墊130與封膠體120之間的接觸面積來 增加其間之附著力，然而既然該複數個連接墊丨3 〇係以金 屬電鎮形成，因此其厚度受到限制（因為金屬鍵層之厚度 與所需之電鐘時間成正比），一般僅為0.4至0.8密爾 (mil) 〇而這樣的厚度所增加之附著力顯然相當有限。 此外’該複數個連接墊1 3 0係以導電性佳的金屬（例如 銅）製成’但封膠體1 2 0是以絕緣材質（例如環氧化合物 塑料）製成。因此’該複數個連接墊130與封膠體12〇間的 結合力相當弱，並且其間的熱膨脹係數差異很大。當該習 用封裝構造受到溫度變化時’在連接墊與封膠體間的介面 就會因熱膨脹係數不一致（CTE mismatch)導致應力產生， 而該應力更會導致該金屬/塑膠介面產生層裂 (delamination)之現象；且當該連接墊13〇與封膠體12〇間 之附著力不足時’該應力甚至會導致連接墊130整個脫 落。另外，當該金屬/塑膠介面產生層裂時，週遭的水分 就會經由該封膠體滲透積聚到該層裂之區域，而一旦水分 積聚在封膠體中’則遇到溫度快速增加時，積聚的水分會

445 6 0 ο 五、發明說明（3) 瞬間蒸發並且膨脹，因而在該層裂之區域產生一溫濕應力 (hygrot herma 1 stress)而導致附近之封膠體爆裂 (popcorn)。該封膠體之爆裂現象常見於當前述之習用裝 置藉由紅外線輻射迴銲（I R ref low)焊接至基板時。 因此有必要尋求一有效增加連接墊130厚度之方法，藉 以加大連接墊與封膠體間之接觸面積，從而提昇其間之附 著力而克服或至少改善前述之先前技術的問題。 發明概要： 本發明因而提供一種低接腳數半導體晶片封裝構造， 其具有複數個連接墊用以電性連接至一半導體晶片，其中 該晶片承座以及複數個連接墊係利用蝕刻方法形成，使得 其具有内凹之剖面並且具有一定之厚度以大幅增加其與封 膠體間之附著力" ' 因此，第一方面，本發明提供一種低接腳數半導體晶 片封裝構造，其包含一晶片承座用以承載一半導體晶片， 以及複數個連接墊電性連接至該半導體晶片。一封膠體覆 蓋於該半導體晶片、晶片承座以及複數個連接塾之上使得 該晶片承座以及連接墊之下表面裸露於該封膠體。本發明 之特徵在於該晶片承座以及複數個連接墊係利用蝕刻方法 形成，使其具有内凹之剖面並且其厚度遠大於一般利用電 鍵方法形成之晶片承座以及複數個連接塾，藉此延長水氣 滲入封裝構造的路徑以及時間，增加封膠體與晶片承座以 及連接墊間之接觸面積，並且提供鎖固效果（locking effect)進而增加其間之附著力》

第6頁 4 45 6 Ο ο 五、發明說明（4) '^- 根據第二方面，本發明另提供一種製造該低接腳數半 導體晶片封裝構造之方法。該方法包含下列步驟：（a)提 供一承載片’其—表面設有一金屬層；（b)形成一光阻層 於該承載片之金屬層上；（c)對該光阻層進行光成像以及 顯，以裸露出該金屬層之預先設定部分；（d)形成—金属 覆蓋層於該金屬層之裸露部分；（e)去除該光阻層；（f) 蝕刻該金^層裸露於金屬覆蓋層之部分，藉以形成具有凹 入剖面之晶片承座以及複數個連接墊；（g)固定一半導體 晶片於該晶片承座上；（h)電性連接該半導體晶片至該 數個$接塾i(i)形成一封膠體覆蓋於該半導體晶片以及 連接墊之上；（j)移除該承載片；及（k)形成一金屬薄鍵 層於該晶片承座以及複數個連接墊之下表面。 圖示說明： 為^了讓本發明之上述和其他目的、特徵、和優點能更 為顯，下文特舉本發明較佳實施例，並配合所附囷示， 作詳細說明如下。 第1圊.根據中華民國公告第348306號專利「具樹脂 封裝體之7L件及其製造方法」一較佳實施例之低接腳數半 導體晶片封裝構造之剖面圖； 第2圖·第1圖之半導體晶片封裝構造之製造方法中 分隔步驟之剖面圖； β 第s 圖根據本發明第一較佳實施例之一低接腳數半 導體晶片封裝構造之剖面圏； 第4圖至第1 0圖：其揭示—種製造根據本發明第—

4 45 6 Ο ο 五、發明說明（5) 較佳實施例之低接腳數半導體晶片封裝構造之方法； 第1 1圖：根據本發明第二較佳實施例之一低接腳數 半導趙晶片封裝構造之剖面圖；及 第1 2圖至第1 5圊：其揭示一種製造根據本發明第 二較佳實施例之低接腳數半導體晶片封裝構造之方法。 圖號說明： 100 低 接 腳數半導 體晶> 1封裝 構造 110 晶 片 110a 晶 片 銲墊 112 導 電 膠 層 120 封 膠 體 130 連 接 墊 170 金 屬 引 線架 200 低 接 腳數半導 體晶P ί封裝_ 構造 210 晶 片 210a 晶 片 銲墊 212 連 接 線 220 封 膠 體 230 連 接 墊 232 晶 承 座 240 錄 層 250 金 ( 或纪） 層 252 鎳 層 254 金 ( 或鈀） 層 260 承 載 片 270 金 屬 層 280 光 阻 層 300 低 接 腳數半導 體晶月 :封裝： 構造 發明說明： 第三圖揭示根據本發明第一較佳實施例之一低接腳數 半導體晶片封裝構造200，其包含一晶片210藉由一導電膠 層或不導電膠層例如環氧膠（未示於圖中）固定於一晶片 承座232。該晶片210之正面具有複數個晶月銲墊2l〇a，其 經由複數條連接線（bonding wires)212電性連接至複數個 連接墊230。該複數個連接墊230係設於該晶片承座232之 週邊。一封膠體220覆蓋於該半導體晶片210以及複數個連

第8頁 五、發明說明（6) 接塾230之上。該晶月承座23 2以及複數個連接墊230係裸 露於該封膠體220之底部’並且其厚度遠大於一般利用電 鍵方法形成之連接墊，其較佳為2_5密爾（mil)，藉此延長 水氣滲入該封裝構造2 〇 〇的路徑以及時間，並且增加封膠 體220與晶片承座232以及連接墊230間之接觸面積。藉 此，封膠體220與晶片承座232以及連接墊230間之附著力 可大幅提昇，而加強固定該晶片承座232以及複數個連接 墊230於封膠體220内之預先設定位置。當然，可以推測的 是連接塾厚度愈厚與封膠體之附著力也愈好，而厚度達2〇 密爾之連接墊亦為本發明之方法所能輕易完成’因此本發 明之連接墊厚度較佳為2-5密爾。惟基於成本與封裝體尺 寸等因素之考量’本發明之連接墊厚度最佳為2_ 5密爾。 該晶片承座232以及複數個連接墊23〇較佳設有一金屬 覆蓋層使其與連接線212可形成良好之接合（b〇nd)。該金 屬覆蓋層一般係包含一層鎳240覆蓋於該晶片承座232"以及 複數個連接塾230之上表面，以及—層金（或鈀）25〇復蓋 於該鎳層240。該晶片承座232以及複數個連接墊23q之下 表面具有一金屬薄鍵層（flash) »該金屬薄鍍層較佳係包 含一層錄2 52覆蓋於該晶片承座23 2以及複數個連接墊“ο 之下表面以及一層金（或鈀）2 54覆蓋於該鎳層。該金属 薄鍛層可以保護該晶>1承座232以及複數個連接墊23〇不受 腐姓（corrosion)或污染。 & 該封裝構造2 0 0係可以類似於其他無外引腳裝置 (lead less device)之方式安裝於一基板，例如一印刷電 IHI Η 第9頁 4 45 6 Λ ：： 五'發明說明（7) 路板。該印刷電路板可先以錫膏網版印刷（screen print) 成對應於該封裝構造200底部之連接墊230之圖案 (p a 11 e r η )。然後將該封裝構造2 0 0對正置於該印刷電路板 上利用習知的表面接著技術加以回銲即可。可以理解的 是，該封裝構造2 00底部所裸露之連接墊2 30亦可先印上錫 膏（solder paste)，再安裝至基板。 第四圖至第十圖揭示一種根據本發明第一較佳實施例 之製造該低接腳數半導體晶片封裝構造200之方法。 第四圖揭示一承載片260以及一金屬層270 (例如一銅 箔）層壓（lamina ting)於其上。具體言之，該承載片260 較佳為具有一矽樹脂（silicones)膠層之聚醯亞胺 (polyimide)或聚酯（polyester)膠帶。該金屬層270係以 習用之方法（例如熱壓合法）層壓（laminating)於該承載 片260。該金屬層270之厚度較佳約為2-5密爾（mil)。該承 載片260係用以在整個製程中支撐該半導體晶片210以製造 該低接腳數半導體晶片封裝構造2 0 0。 請參照第五圖，—光阻層28 0利用習知的技術（例如印 刷（printing))形成於該金屬層270上。該光阻層280主要 係由樹脂混合物以及光活性物質（photoactive material) 組成，該光活性物質使得該光阻層28 0光可定義 (photodefinable)。 請參照第六圖，該光阻層280先利用光罩（photo mask) (未示於圖中）以光化學方式定義，然後顯影以裸露出該 金屬層270之預先設定部分。

第10頁 〇〇 445 6 五、發明說明（8) 請參照第七圖，該包含一層鎳240以及一層金（或鈀） 250之金屬覆蓋層係利用習知的電鍍技術形成於該金屬層 270之裸露部分。該鎳層240係先電鍍於該金屬層270裸露 於光阻之表面，然後該金（或鈀）層250再電鍍於該鎳層 2 4 0 上。 請參照第八圖，將該光阻層2 8 0以習知方法去除。 請參照第九圃，該晶片承座232以及複數個連接墊230 係藉由蝕刻該金屬層2 7 0裸露於金屬覆蓋層之部分（參照 第八圖）而形成。因此，在本實施例中，該晶片承座23 2 以及複數個連接墊2 30之厚度視該金屬層270之厚度而定。 由於該晶片承座2 3 2以及複數個連接墊2 3 0係利用蝕刻的方 法形成’因此其厚度幾乎不受製程限制（因為可針對該金 属層2 7 0之厚度而適當調整姓刻劑》農度，藉此控制姓刻所 需之時間）。此外’由於該金屬覆蓋層亦塗覆在用以電性 連接至半導體晶片210的複數個連接墊230上，因此其必須 選用與習用連接線（bonding wire)結合力佳者》 請參照第十圖，該半導體晶片2 1 0之背面係利用一膠層 例如導電或不導電之環氧膠（未示於圖中）固接於該晶片 承座232。該複數條連接線（bonding wire)212係利用習知 的打線技術連接至在該晶片2 1 0之複數個晶片銲墊2 1 〇 a以 及該複數個連接墊230。然後，該封膠艎220係利用習知的 塑膠模塑法（例如傳遞模塑法（transfer molding))形成 在該承載片260、該半導體晶片210以及複數個連接塾230 之上。

第11頁 五 '發明說明（9) 最後，進行一分隔步驟將該承載片260移除，並且電鍵 一金屬薄鍵層於該晶片承座232以及複數個連接塾23〇之下 表面’以製得如第三圖所示之低接腳數半導體晶片封裝構 造200。具體言之，該分隔步驟係指直接將該承載片26〇制 除。並且在剝除後，該晶片承座2 3 2以及複數個連接塾23〇 仍然如預期嵌在該封膠體220内》 較佳地’該金屬薄鍍層係包含一層鎳252覆蓋於該晶片 承座232以及複數個連接墊230之下表面，以及一層金（或 把）254覆蓋於該錄層252。該金屬薄鍵層可以保護該晶片 承座232以及複數個連接墊230之裸露部分不受腐# (corrosion)，藉此確保散熱效率以及該晶片承座232以及 複數個連接墊230之錫球連接可靠度（solder-j〇int reliability)。 第十一圖揭示根據本發明第二較佳實施例之—低接腳 數半導體晶片封裝構造30 0，其包含一晶片2 1 〇密封於一封 膠體2 20中。除了該晶片承座232被省略並且該導電夥層或 不導電膠層（未示於圖中）係直接裸露於該封膠體22〇之 外’該封裝構造3 00大致係與第二圖之封裴構造2 〇〇相同。 第十一圖至第十五圖係揭示一種製造根據本發明第二 較佳實施例之低接腳數半導體晶片封裝構造3 〇 〇之方法。 请參照第十二圖，一光阻層280形成在層壓於承載片 260上的金屬層27 0之上。 請參照第十三圖，該光阻層28 0先利用光罩（ph〇to mask)(未示於圊中）以光化學方式定義，然後顯影以裸

第12頁 4 4 5 6 Ο η --------- 五、發明說明（10) 露出該金屬層2 70之預先設定部分。 請參照第十四圖，該包含一層鎳240以及一層金（或鈀 )250之金屬覆蓋層係利用習知的電鍍技術形成於該金屬 層2 7 0之裸露部分（參照第十三圖）；然後將該光阻層2 8 〇 以習知方法去除。 請參照第十四圖，該複數個連接墊2 3 〇係藉由蝕刻該金 屬層2 70裸露於金屬覆蓋層之部分（參照第十四圖）而形 成。然後將該半導體晶片2 1 0之背面係利用一膠層（未示 於圖中）固接於該承載片260上’並且將該複數條連接線 (bonding wire )2 12係利用習知的打線技術連接至在該晶 片210之複數個晶片銲墊210a以及該複數個連接墊23()。 接著將該封膠體2 2 0係利用習知的塑膠模塑法（例如傳 遞模塑法（transfer molding))形成在該承載片260、該 半導體晶片210以及複數個連接墊230之上；然後進行一分 隔步驟將該承載片260移除；並且電鑛一金屬薄鑛層於該 晶片承座232以及複數個連接塾230之下表面，以製得如第 --圖所示之低接腳數半導體晶片封裝構造300 » 在本發明中’該晶片承座以及複數個連接墊係利用蝕 刻方法形成，使其具有内凹之剖面並且其厚度遠大於一般 利用電鍍方法形成之晶片承座以及複數個連接墊，藉此增 長水氣滲入路徑’因而延長水氣滲入封裝構造中機能區域 之時間。此外，本發明晶片承座以及複數個連接墊之厚度 (較佳為2-5密爾）遠較習用者（〇·4至0.8密爾（mil)) 大，因此大幅增加封膠體220與晶片承座232以及連接墊

第13頁 44560η 五、發明說明（11) 230間之接觸面積11藉此，封膠體220與晶片承座232以及 連接墊230間之附著力可大幅提昇，而加強固定該晶片承 座232以及複數個連接墊230於封膠體220内之預先設定位 置。 雖然本發明已以前述較佳實施例揭示，然其並非用以 限定本發明，任何熟習此技藝者，在不脫離本發明之精神 和範圍内，當可作各種之更動與修改，因此本發明·之保護 範圍當視後附之申請專利範圍所界定者為準。

第14頁

Claims (1)

1. 445 6 c 六、申範圍—" ' 1 1 一種製造低接腳數半導體晶片封裝構造之方法，其包 含下列步驟： ' 提供一承載片，其一表面設有一金屬層； 形成一光阻層於該承載片之金屬層上； 對該光阻層進行光成像（photoimaging)以及顯影以裸 露出該金屬層之預先設定部分； 形成一金屬覆蓋層於該金屬層之裸露部分； 去除該光阻層； 餘刻該金屬層裸露於金屬覆蓋層之部分，藉以形成具 有凹入剖面之複數個連接墊； ’、 固定一半導體晶片於該承載片上； 電性連接該半導體晶片至該複數個連接墊； 形成一封膠體覆蓋於該半導體晶片以及連接墊之上； 移除該承載片；及 形成一金屬薄鍍層於該複數個連接墊之下表面。 2 '依申請專利範圍第1項之製造低接腳數半導艘晶片封 裝構造之方法，其中該承載片之金屬層之厚度至少2密爾 (mil)。 3 、依申請專利範圍第1項之製造低接腳數半導體晶片封 裝構造之方法，其中該金屬薄鍍層係包含一層鎳覆蓋於該 複數個連接墊之下表面以及一層金或鈀復蓋於該鎳層。Λ

   第15頁 4 4 5 6 0 0 六、申請專利範圍 4 、依申請專利範圍第1項之製造低接腳數半導體晶片封 裝構造之方法，其中該承載片係為一具有矽樹脂 (silicones)膠層之聚酿亞胺（polyimide)膠帶。 封 封該 片 片於 晶 晶蓋 體 體覆。 導脂 導鎳層 半樹 半層鎳 數矽。 數一該 腳有帶 腳含於 接具膠 接包蓋 低一r)低係覆 造為te造層鈀 製係es製蓋夂 之片ly之覆金 項載PO項屬層 1 承sl(1 金一 第該is第該及 聚 圍中之 圍中以 範其豸 範其分 ►MJ. S 矛，# 矛，咅 專法} 專法露 請方es請方，¾ 中之on申之之 依造1C依造層 、構11、構屬 5裝 S 6裝金 7 、一種低接腳數半導體晶片封裝構造，其係包含： 一半導體晶片； 複數個連接墊設於該半導體晶片之週邊，其中該複數 個連接墊具有凹入之剖面； 一金屬覆蓋層形成於該複數個連接墊之上表面： 該半導體晶片具有複數個晶片銲墊電性連接至該複數 個連接墊； 一封膠體覆蓋於該半導體晶片以及連接墊之上使得該 連接墊之下表面裸露於該封膠體；及 一金屬薄鍍層設於該複數個連接墊之下表面。 8 、依申請專利範圍第7項之低接腳數半導體晶片封裝構

   第16頁 44560- 3 Ο__ 六、申請專利範圍 造，其中該金屬薄鍍層係包含一層鎳覆蓋於該複數個連接 墊之下表面以及一層金或鈀覆蓋於該鎳層。 9 、依申請專利莱圍第7項之低接腳數半導體晶片封裝構 造，其中該金屬覆蓋層係包含一層鎳覆蓋於該複數個連接 塾之上表面，以及一層金或他覆蓋於該錄層。 低 載 造：承 製驟一 種步供 1列提 、下 ο含 1—I包 其 法 方 之 造 構 裝 封 片 晶 搜 導 半 數 腳 接 層 屬 金 1 有 設 面 表 - 其 片 層 屬 金 該 出 •’露 上裸 層以 屬影 金顯 之及 片以 載像 承成 該光 於行 層進 阻層 光阻 一光 成該 形對 分 部 露 裸 之 層 屬 金 該 於 層 蓋 覆 ; 分金 部一 定成 設形 先 預 之 成 形 以 藉 分 βι 之 層 蓋 覆 屬 金 於 露 aK •，榇 阻屬 光金 該該 除刻 去蚀 塾； 接上 連座 個承 數片 複晶 及該 以於 座片 承晶 片體 晶導 之半 面一 剖定 入固 凹 有 具 之 墊 接 墊連 接及 連以 個片 數晶 複體 該導 至半 片該 晶於 體蓋 導覆 半體 該膠 接封 連一 性成 電形 墊 接 個 數 複 及 以 座 承 片 晶 該 於 及層 鍍 片薄 裁屬 承金 該一 除成α 移形面 表 ; 下 上 之

   第17頁 445 6 〇η 六、申請專利範圍 晶 2 體少 導至 半度 數厚 腳之 接層 低屬 造金 製之 之片 項載 ο承 1該 第中 圍其 範’ 利法 專方 請之。 申造卜 依構11 、裝(In 1封爾 1 2 、依申請專利範圍第1 0項之製造低接腳數半導體晶 片封裝構造之方法，其中該金屬薄鍍層係包含一層鎳覆蓋 於該晶片承座以及複數個連接墊之下表面以及一層金或纪 覆蓋於該鎳層。 1 3 、依申請專利範圍第1 0項之製造低接腳數半導體晶 片封裝構造之方法，其中該承載片係為一具有矽樹脂 (silicones)膠層之聚酿亞胺（polyimide)膠帶。 片 s 晶 體 導脂 半樹 數砂 腳有 接具。 低一帶 造為膠 製係r) 之片te 項載es ο 承ly 1 該PO 第中|( 圍其 範’ 利法 專方 請之 申造 依構 、裝 4封 聚 之 層 膠 Λ)^ 5 6 Π ο C i • 1 晶蓋 體覆。 導鎳層 半層錄 數一該 腳含於 接包蓋 低係覆 造層鈀 製蓋或 之覆金 項属層 ο金一 1該及 第中以 圍其分 範，部 利法露 專方裸 請之之 申造層 依構屬 、裝金 5封該 1片於 6 IX 週 •.之 含座 包承 係片 其晶 ，該 造於 構設 裝墊 封接 片連 晶個 體數 導複 半及 數以 腳座 接承 低片 種晶

   rmd 第18頁 4 45 6 〇 η 六、申請專利範圍 邊，其中該晶片承座以及複數個連接墊具有凹入之剖面； 一半導體晶片設於該晶片承座； 一金屬覆蓋層形成於該晶片承座以及複數個連接墊 之上表面； 該半導體晶片具有複數個晶片銲墊電性連接至該複 數個連接墊： 一封膠體覆蓋於該半導體晶片以及連接墊之上使得 該晶片承座以及連接墊之下表面裸露於該封膠體；及 一金屬薄鍍層設於該晶片承座以及複數個連接墊之 下表面。 封承鎳 片片該 晶晶於 體該蓋 導於覆 半蓋鈀 數覆或 腳鎳金 接層層 低二 之含及 項包以 6係面 1 層表 第鍍下 圍薄之 範屬墊 利金接 專該連 請中個 申其數 依，複 、造及 7構以。 1裝座層 1 8 、依申請專利範圍第1 6項之低接腳數半導體晶片封 裝構造，其中該金屬覆蓋層係包含一層鎳覆蓋於該晶片承 座以及複數個連接墊之上表面，以及一層金或鈀覆蓋於該 鎳層。

   第19頁