[go: up one dir, main page]

TW434766B - Mounting structure for electronic part - Google Patents

Mounting structure for electronic part Download PDF

Info

Publication number
TW434766B
TW434766B TW087108608A TW87108608A TW434766B TW 434766 B TW434766 B TW 434766B TW 087108608 A TW087108608 A TW 087108608A TW 87108608 A TW87108608 A TW 87108608A TW 434766 B TW434766 B TW 434766B
Authority
TW
Taiwan
Prior art keywords
electronic component
patent application
scope
substrate
semiconductor package
Prior art date
Application number
TW087108608A
Other languages
English (en)
Inventor
Akira Sakamoto
Kazuhiko Sera
Kazunari Oyama
Original Assignee
Oki Electric Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Ind Co Ltd filed Critical Oki Electric Ind Co Ltd
Application granted granted Critical
Publication of TW434766B publication Critical patent/TW434766B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07 e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/71—Means for bonding not being attached to, or not being formed on, the surface to be connected
    • H01L24/72—Detachable connecting means consisting of mechanical auxiliary parts connecting the device, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
    • H01L25/03—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of semiconductor or other solid state devices all the devices being of a type provided for in a single subclass of subclasses H10B, H10F, H10H, H10K or H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/325—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by abutting or pinching, i.e. without alloying process; mechanical auxiliary parts therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1029—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement the lowermost container comprising a device support the support being a lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1064—Electrical connections provided on a side surface of one or more of the containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes
    • H01L2225/10—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10
    • H01L2225/1011—All the devices being of a type provided for in the same main group of the same subclass of class H10, e.g. assemblies of rectifier diodes the devices having separate containers the devices being integrated devices of class H10 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/107—Indirect electrical connections, e.g. via an interposer, a flexible substrate, using TAB
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/366—Assembling printed circuits with other printed circuits substantially perpendicularly to each other
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)

Description

好消部中决榡率局β工消费合竹.社印掣 4347ig 33 |8pif.d〇c/002 ^ B7 五、發明説明（丨） 本發明是有關於一種電子零件之銲接架構，且特別是有 關於一種銲接電子零件例如一半導體封裝於一電子連接器 例如形成於一基底表面上之導線的架構。 在電子裝置的內部，電子電路係由銲接不同類型數量之 電子零件於基底表面上之各導線所構成，以達到最小化與 高密度之電子裝置。在此種規格下，必須注意的是，”電子 .零件”是有關於一種透過封裝各類型之電子零件，達到電性 操作之零件，包括整合半導體元件例如各類型之電晶體及 記憶體，電路元件例如是電阻與電容，以及光元件例如是 光調節器、雷射二極體及光放大器，這些半導體元件被密 封材質例如樹脂所封裝，且通常被銲接於基底上來使用。 電子零件可使用各種不同方法來將之銲接於各類型之 基底上，使其內部之電子元件可電性驅動。電子零件經由 電性連接形成於電子零件表面之複數支導腳，使電子零件 被銲接於基底上，相當於連接至電子連接器(以下係指電子 零件連接器），以完成電子元件連接電子連接器(以下係指基 底連接器)例如形成於基底表面之導線之電性連接，如同第 28圖及第29圖所繪示。 以下所述爲習知銲接電子零件結構的簡例圖，亦即具有 SVP(surface vertical package)結構之半導體封裝。 首先，請參照第28圖，其繪示的是習知具有SVP結構 之電子零件的簡例圖，第28(a)圖是SVP10的正視圖’第 28(b)圖是SVP10的橫向剖面圖。 SVP10係爲一長方六面體結構,，包括兩個大面積部分 (請先閱讀背面之注意事項再填寫本頁) h表. 本紙張尺度適用中國國家標準（CNS ) Α4规格（210X297公釐） 蛘满部中央枒隼局員Η消费合竹社印1! 434766 33 1 8pif.doc/002 A 7 ___B7__ 五、發明説明（之） 構成其正面及底面，以及四個側面部分構成其封裝厚度。 一整合半導體元件12被一封裝材質14例如陶瓷、環氧基 樹脂密封於SVP10中，以便使半導體元件能抵擋外力或類 似等。如第28圖所繪示，複數支導腳16從SVP10厚度之 一側面，以一定方向射出，並形成如同一槪略盤形六面體。 每兩支導腳16構成一對，每一對導腳16皆向左及向右彎 曲交錯。必須注意的是，內部半導體元件U與個別導腳16 經由一導線(未顯示)相互連接。 第29圖繪示的是習知複數個SVP10裝置銲接於一基底 20表面的狀態圖。基底20表面具有複數個連接器22，每 一連接器22具有一凹槽24,凹槽24用以銲接電子零件10。 每一凹槽24及接觸腳26，電性連接形成於基底20上之基 底連接器(未顯示）。當銲接電子零件10時，個別電子零件 1〇被插入對應連接器22之凹槽中，並經由導腳16及接觸 腳26之相互電性接觸完成電性連接。 因此，經由插入導腳16於基底20之連接器22中，使 SVP10可朝垂直方向，被銲接於電子零件10之大面積部分 上。 然而’習知電子零件係經由一接觸腳連接至基底表面之 導線’故會有電子信號之傳送路徑增長的問題存在。此外， 在導腳與接觸腳間，以及在接觸腳與形成於基底表面之基 底連接器間之兩位置，完成電性連接，並且會因接觸表面 之污損’造成接觸電阻上升。因此，依照習知電子零件之 銲接架構，會造成例如電子信號之延遲及噪音增加的問 _ 5 本紙張尺度適用中國國家'^準{ CNS ) Α4规格（2丨Οχ297公釐） (諳先閲讀背面之注意事項再填寫本頁) ，裝_ ,π Γς 434766 33l8pif.doc/002 A7 B7 好滅部中决標率局只工消費合作社印柬 五 發明説明（，） 題。 有鑒於此，本發明的目的就是在擾銲 藍蓮構J當銲接電..子..零件於基底時.，可.縮短與重.子零 ( 牛間之電子信號傳送路徑朽長良。 本發明的一目的，提出一種電子零件之銲接架構，當1 g曾；棄性协.其庙.眭，可睢低逋培部分的恶黼蕾。 本發明的另一目的，提出一種電子零/主之提接·盤廬^ 戸:想接蕾名粟肚你丨叩牛-辦封奘於某底卜之_靜粹斛，租啟息 完成。 本發明的再一目的，提出一種電子零件之銲接架構’當 銲接電子零件於基底時，插得逋捺部分__县有而對污損處之 g 士色阳B—炉外机.±[.1日日鼴耐久_性° 爲達成本發明之上述和其他目的，一種電子零件之銲接 架構，包括：一基底、一基底連接器例如形成於基底表面 之導線、一電子零件連接器形成於電子零件之表面上、複 數支導腳電性連接電子零件連接器，以及一穩固裝置用以 透過一加壓力及/或一 在此銲接架構中， 力將之銲接於基底表 件，或使用一適當負 一導電黏合劑將基底 黏合力，使導腳緊接基底連接器。 電子零件例如半導體封裝係透過一外 面上，例如以一適當夾具加壓電子零 載於電子零件上。當然，亦可經使用 連接器與導腳黏合在一起，使電子零 件銲接於基底表面上 因此，本發明可妹用一適當穩固裝置，使導腳電性連接 電子零件之電子零件^接器’並正確連接基底表面之基底 (請先聞讀背面之注意事項再填寫本頁) h 裝. 訂 本紙張尺度適用中國國家標準（CNS ) A4规相 (210X297公嫠） 434761 33 1 8pif. doc/002 A 7 B7 經济部中戎標率局只Η消费合作社印^ 五、發明説明（) 連接器。此外，本發明之架構與習知不同的是，本發明不 需形成一特殊連接器零件於基底上，且不需提供一額外零 件例如接觸腳，即可降低電子信號之傳送路徑的長度。同 時，電性連接於唯一位置亦即在導腳與基底連接器間，故 亦可降低接觸電阻。 必須注意的是，導腳結構包括有各種不同的結構。 每一導腳可以是一槪略U形導體，此U形導腳之兩端電 性連接電子零件連接器。 當然，每一導腳可以是一槪略L形導體，此L形導腳 之一端電性連接電子零件連接器。 此外，每一導腳可以是一槪略球狀導體，此球狀導腳之 一部分電性連接電子零件連接器。 每一導腳可以是一槪略粒狀導體，此粒狀導腳之一端電 性連接電子零件連接器。另外，球狀導腳可經由一彈性元 {牛例如一彈簧，電性連接電子零件連接器。 而且，每一導腳可以是一導電套筒，導電套筒形成於至 少一緩衝元件的表面上，且具有一絕緣物介於導腳與封裝 表面間，套狀導腳的一部份電性連接電子零件連接器。 再者，電子零件連接器與個別導腳之內表面間，包括複 數個緩衝元件。在此結構中，每一導腳可構成一導電套筒， 導電套筒形成於每一緩衝元件的表面上，且套狀導腳的一 部份電性連接電子零件連接器。另外，假若使用此架構， 則必須經由使用一增強元件，來相互連接緩衝元件組與套 狀導腳組。 7 (諳先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家榇準（CNS ) Α4規格（210X297公釐） 43476B ” 1 8Pii'doc/〇(J2 A7 - B7 好"部中央榡準局K工消费合竹社印繁 五、發明説明（夕） 此外’電子零件連接器與導腳內表面間之緩衝元件，係 由交錯提供之複數個導電層與複數個絕緣層所構成，並且 個別導電層對應於個別導腳β 必須注意的是，每一導腳的表面可形成有一突起狀電 極’用以接觸如上述各結構之基底連接器或導腳。基底連 接器可經使用一導電黏著材質黏合於上述結構上，以增進 個別導腳與基底連接器之接觸β爲了簡落減弱使用在電子 零件與基底上之外力，導腳與封裝表面間包括至少一緩衝 元件，並且緩衝元件具有一絕緣物。 爲讓本發明之上述和其他目的、特徵、和優點能更明顯 易懂’下文特舉一較佳實施例，並配合所附圖式，作詳細 說明如下： 圖式之簡單說明： 第1圖繪示的是依照本發明第一較佳實施例的一種電 子零件的簡例圖，第1(a)圖是電子零件的正視圖，以及第 Ub)圖是電子零件的橫向剖面圖； 第2圖繪示的是第一實施例之複數個電子零件銲接於 〜基底表面的狀態圖； 第3圖繪示的是依照本發明第二較佳實施例的一種電 子零件的橫向剖面圖； 第4圖繪示的是依照本發明第三較佳實施例的一種電 子零件的簡例圖，第4(a)圖是電子零件的正視圖’以及第 4(b)圖是電子零件的橫向剖面圖； 第5圖繪示的是第三實施例之複數個電子零件擇接於 (請先聞讀背面之注意事項再填寫本頁) h 裝· 訂 本紙張尺度4财家縣（CNS) A4规格（训心了公嫠） 434?@| 33 38pif.d〇c/002 A7 B7 五、發明説明（厶） 經确部中央標率局只Η消費合作社印來 一基底表面的狀態圖； 第6圖繪示的是第四較佳實施例之具有槪略呈L形狀 導腳之電子零件的橫向剖面圖； 第7圖繪示的是依照本發明第五較佳實施例的一種電 子零件的簡例圖，第7(a)圖是電子零件的正視圖，以及第 7(b)圖是電子零件的橫向剖面圖； 第8圖繪示的是第五實施例之複數個電子零件銲接於 一基底表面的狀態圖； 第9圖繪示的是依照本發明第六較佳實施例的一種電 子零件的簡例圖，第9(a)圖是電子零件的正視圖，第9(b) 圖是電子零件的橫向剖面圖，以及第9(c)圖是電子零件的 底視圖； 第10圖繪示的是第六實施例之複數個電子零件銲接於 一基底表面的狀態圖； 第U圖繪示的是依照本發明第七較佳實施例的一種電 子零件的簡例圖，第11(a)圖是電子零件的正視圖，第11(b) 圖是電子零件的橫向剖面圖，以及第11(c)圖是電子零件的 底視圖； 第12圖繪示的是第七實施例之複數個電子零件銲接於 一基底表面的狀態圖； 第13圖繪示的是依照本發明第八較佳實施例的一種電 子零件的簡例圖，第13(a)圖是電子零件的正視圖，第13(b) 圖是電子零件的橫向剖面圖，以及第13(c)圖是電子零件的 底視圖； 9 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS > Α4規格（2丨0 X 297公釐） A7 B7 434?!^ 33 1 itpifd〇c/002 五、發明説明（1 ) 第14圖繪示的是第八實施例之電子零件之導腳結構的 放大圖； 第15圖繪示的是第八實施例之複數個電子零件銲接於 一基底表面的狀態圖； 第Ϊ6圖繪示的是依照本發明第九較佳實施例的一種電 子零件的簡例圖，第16(a)圖是電子零件的正視圖’第10(b) 圖是電子零件的橫向剖面圖，以及第16((：)圖是電子零件的 底視圖； 第Π圖繪示的是第九實施例之電子零件之導腳結構的 放大圖： 第18圖繪示的是第九實施例之電子零件之導腳結構連 接狀態的放大圖； 第19圖繪示的是第九實施例之複數個電子零件銲接於 一基底表面的狀態圖； 第20圖繪示的是依照本發明第十較佳實施例的一種電 子零件的簡例圖，第20(a)圖是電子零件的正視圖，第20(b) 圖是電子零件的橫向剖面圖，以及第20(c)圖是電子零件的 底視圖； 第21圖繪示的是第十實施例之複數個電子零件銲接於 一基底表面的狀態圖； 第22圖繪示的是依照本發明第十一較佳實施例的一種 電子零件的簡例圖，第22(a)圖是電子零件的正視圖’第22(b) 圖是電子零件的橫向剖面圖，以及第22(c)圖是電子零件的 | 底視圖； 請 先 閲 讀 背 意 再 填 寫 本 好 % 中 隼 本紙張尺度適用中囷國家標车（CNS > Α4规格（210/297公嫠） 好濟部中决標率局β工消费合竹社印紫 434766 A7 33 18pTi\d〇c/002 A 7 B7 五、發明説明（？） 第23圖繪示的是第十一實施例之電子零件之導腳結構 的放大圖； 第24圖繪示的是第十一實施例之複數個電子零件銲接 於一基底表面的狀態圖； 第25圖繪示的是依照本發明第十二較佳實施例的一種 電子零件的簡例圖，第25(a)圖是電子零件的正視圖，第25(b) 圖是電子零件的橫向剖面圖，以及第25(c)圖是電子零件的 底視圖： 第26圖繪示的是第十二實施例之電子零件之導腳結構 的放大圖； 第27圖繪示的是第十二實施例之複數個電子零件銲接 於一基底表面的狀態圖； 第28圖繪示的是習知一種電子零件的簡例圖，第28(a) 圖是電子零件的正視圖，第28(b)圖是電子零件的橫向剖面 圖，以及 第29圖繪示的是習知複數個電子零件銲接於一基底表 面的狀態圖。 第一實施例 請參照第1圖，其繪示的是依照本發明第一較佳實施例 的一種電子零件之具有SVP結構之半導體封裝的簡例圖， 第1(a)圖是半導體封裝100的正視圖，以及第1(b)圖是半 導體封裝100的橫向剖面圖。 半導體封裝1〇〇內具有經由整合特殊電子電路而完成 之一半導體晶片102,半導體晶片102被一封裝材質104 (請先閲讀背面之注意事項再填寫本頁)
本紙乐尺度適用中國國家標率（CNS )Α4規格（210X297公釐） 43476G 331Spif.d〇c/〇〇2 A7 B7 經濟部中央標隼局員h消费合作社印聚 五、發明説明（9 ) 例如陶瓷、環氧基樹脂或類似材質等所密封，以便使其能 抵擋外力等。半導體封裝係一槪略爲長方六面體的形 狀，其具有兩個較大面積部分（100a，100b)構成其正面及底 面，以及四個側面部分（100c，100d，100e，l〇〇f)構成其封 裝厚度"如第1圖所繪示’複數個電子零件連接器(相當於 接頭）U0電性連接排列在兩較大面積部分與l〇〇b之 較低區域的內部半導體晶片1〇2(側面之半導體封裝100被 銲接於一基底中）。 此外，在半導體封裝100之較低部分，導腳108被銲接 在對應之個別接頭106上。在第一實施例之半導體封裝100 中，每一接頭106之形狀爲槪略U形，其中接頭106係由 一導電材質例如金屬所形成。 請參照第1(b)圖，每一導腳106的兩端部分106a，經 由一導電質108例如是銲料、導電樹脂或類似材質等，電 性連接半導體封裝1〇〇之正面及底面的接頭110。另外，每 一 υ形導腳106之兩端部分106a間的區域，與半導體封裝 100之底面100d相隔一距離，以構成一導電部分100b，導 電部分100b電性連接一基底連接器（未顯示）例如形成於基 底120表面之導線。 第2圖繪示的是第一實施例之複數個半導體封裝100 銲接於一基底120表面的狀態圖。基底120可經由形成基 底連接器（未顯示）而構成，其中基底連接器例如係用於面板 表面上之導電材質的要求導線圖案，面板係由一絕緣材質 例如是陶瓷、玻璃環氧基樹脂或類似材質等所構成。 (請先閲讀背面之注項再填寫本頁) 裝· 訂 本紙張尺度適用中國國家標準（CNS ) Λ4規格（210x29?公釐} 434 7 t 33 l«pif,doc/〇〇2 A7 B7 五、發明説明（θ) 當銲接半導體封裝100於一基底120上時，負載產生裝 置130會產生一外力，加壓面對基底連接器之每一 U形導 腳106的導電部分106b，使半導體封裝100被銲接於基底 120表面上，如第2圖所繪示。負載產生裝置130之結構可 從各種不同結構中來選擇，例如旋轉一適當夾具至基底 中，或安置一重量於頂部及其他類似之結構。在銲接製程 期間，基底產生一外力用於半導體封裝100,相當於實現基 底及負載產生裝置130之雙重功能。 因此，如第2圖所繪示之箭頭部分，負載產生裝置13〇 會提供面對基底〗2〇表面之一向下外力，加壓半導體封裝 100使其被銲接於基底120表面上，使個別導腳106之導電 部分106b正確連接基底連接器，例如形成於基底120表面 之導線。必須注意的是，在銲接製程期間，基底連接器及 個別導腳106可經使用一導電黏著劑將兩者黏合在一起， 以增加其穩定性。 經濟部中央摞率局叕工消费合竹衫印聚 {讀先閲讀背面之注意事項再填寫本頁) 所以，在第一實施例中，半導體封裝100之導腳106 可正確地連接至基底120表面之基底連接器’故不需形成 一繼電器例如習知基底上之接觸腳。另外’當不需要繼電 器例如一接觸腳時，可縮短電子信號之傳送路徑。此外’ 當電子連接器被置於一位置，亦即置於介於每一導腳106 之導電部分106b與基底連接器例如形成於基底120表面之 導線間時，可降低接觸電阻。因此，例如電子信號之延遲 及噪音增加的問題可獲得改善。 另外，經由形成一槪略u形之導腳106,使得介於導電 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨0X297公釐） 434766 331 8pif.d〇c/002 A7 B7 籽濟部中央標卑局與工消費合竹社印掣 五、發明説明（丨f ) 部分l〇6b與基底120表面之導線間的電子連接器，可輕易 完成’且經由負載產生裝置130所產生之一向下外力，加 壓半導體封裝100使其被銲接於基底.120表面上。因此， 半導體封裝100可密集銲接在基底120表面，以達到大容 量的目的。必須注意的是，導電部分l〇6b及基底連接器例 如形成於基底120表面之導線，可經使用一導電質例如銲 料、導電樹脂或類似材質等來完成電性連接。 第二官施例 第3圖繪示的是依照本發明第二較佳實施例的一種半 導體封裝2〇〇的橫向剖面圖。 半導體封裝200同樣具有一長方六面體結構 (200a〜200d)，半導體封裝200係經由使用一封裝材質204 密封一電子元件202所構成，與先前半導體封裝100相類 似。然而，在半導體封裝200中，接頭210係用以輸入及 輸出電子元件之電子信號，而電子元件位於唯一較大面積 部分之底部，亦即半導體封裝200之大面積部分200a，此 處不同於第一實施例。 另外，每一導腳206之形狀爲槪略L形或槪略J形，其 中導腳206係由一導電材質例如金屬所形成《•每一槪略L 形之導腳206的縱面206a，經由導電質208電性連接半導 體封裝200之側面的接頭206 ’另一側面構成導電部分 206b，用以電性連接基底表面之導線。此外’當L形導腳 206之前端部分206c彎曲向上時’如第3圖所繪示，此彎 曲部分可被忽略。必須注意的是’其他結構特徵與第一實 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 好濟部中央榡隼局β工消费合作社印* 434766 33l8pif.doc/002 A 7 B7 五、發明説明（|i) 施例所繪示第1圖及第2圖之半導體封裝100相類似，故 此處不再贅述。 在第二實施例之半導體封裝200中，同樣地可經由負載 產生裝置所產生之面對基底表面之一向下外力，加壓半導 體封裝200使其被銲接於基底表面上，如同第一實施例之 半導體封裝100 —樣，使導腳206之導電部分206b正確連 接基底連接器。必須注意的是，在銲接製程期間，基底連 接器及個別導腳206可經使用一導電黏著劑將兩者黏合在 一起，以增加其穩定性。 藉由上述結構來銲接半導體封裝200於基底表面上，而 無須使用接觸零件包括額外零件，例如習知接觸腳，故可 降低電子信號之傳送路徑的長度，同時亦可降低接觸電 阻。因此，可避免電子信號之延遲及噪音增加的問題。此 外，半導體封裝200可被輕易銲接在高密度狀態，以達到 大容量的目的β 第三窗施例 第4圖繪示的是依照本發明第三較佳實施例的一種半 導體封裝300的簡例圖，第4(a)圖是半導體封裝300的正 視圖，以及第4(b)圖是半導體封裝300的橫向剖面圖。第5 圖繪示的是第三實施例之複數個半導體封裝300銲接於一 基底320表面的狀態圖。 半導體封裝300同樣具有一長方六面體結構 (300a〜300d)，半導體封裝300係經由使用一封裝材質304 密封一電子元件3〇2所構成。另外，在半導體封裝300中， 本紙張尺度適用中國國家榇率（CNS ) Α4規格（210X297公嫠） (諳先聞讀背面之注意事項再填寫本頁)
434766 331 Spif.doc/002 A7 B7 經濟部中决樣準局貝工消費含作社印來 五、發明説明（丨多） 每一導腳306之形狀爲槪略ϋ形，其中導腳306係由一導 電材質例如金屬所形成，如同第一實施例所繪示第1圖及 第2圖之半導體封裝100。每一導腳306之兩端部分306a 分別透過一導線質308,電性連接半導體封裝3〇〇之正面與 底面的接頭310 〇每一導腳306之兩端部分306a的區域， 構成一導電部分306b，並經由負載產生裝置330，電性連 接至如第5圖所繪示之基底320表面的導線。 然而，第三實施例之半導體封裝300中，在每一導腳 306之導電部分306b的外表面上，向外形成有一突起狀之 電極312。電極312可採用一些方法而形成，例如：使用一 打洞器或類似機器，以機械性向外敲擊導腳306之導電部 分306b的方法而形成，或使用一導電質(金、銀、銅、銲 料或類似材質)黏著於導腳306之導電部分306b的外表面 來形成電極312，或是使用一導電材質或類似者，以打導線 的方法，形成導電部分306b之外表面的電極312 〇必須注 意的是，其他結構特徵與第一實施例所繪示第1圖及第2 圖之半導體封裝100相類似，故此處不再贅述。 第三實施例之半導體封裝300,可經由負載產生裝置 330例如一適當夾具所產生之一向下外力，加壓半導體封裝 3〇〇使其被銲接在基底320表面上，使個別導腳306之導電 部分306b的電極312，正確連接基底連接器例如基底320 表面之導線。必須注意的是，在銲接製程期間，基底連接 器及個別導腳306可經使用一導電黏著劑將兩者黏合在一 起，以增加其穩定性。 本紙張尺度適用中國國家樣芈（CNS ) Λ4規格（210X297公釐） (請先閱讀背面之注項再填寫本頁} .r>裝· 訂' -0 1347,!® 33 1 A7 B7 五 經來·部中央標參爲員工消费含竹社印"· 發明説明（丨W) 藉由上述結構來銲接半導體封裝300於基底表面上’而 無須使用接觸零件包括額外零件，例如習知接觸腳’故可 降低電子信號之傳送路徑的長度’同時亦可降低接觸® 阻。因此，可避免電子信號之延遲及噪音增加的問題°另 外，半導體封裝300可被輕易銲接在高密度狀態’以達到 大容量的目的。 再者，只要第三實施例之半導體封裝300之電極312 ’ 正確連接基底320表面之基底連接器’則接觸電阻可被大 大地降低。 第6圖繪示的是第四較佳實施例之半導體封裝40G % 結構圖。第四實施例之半導體封裝400可經加以修改 成，其與第二實施例之半導體封裝2〇〇及第三實施例之半 導體封裝300相類似。換句話說’在第四實施例之半導體 封裝400中，半導體封裝400之一表面之較低區域的接頭 410，連接半導體晶片402 ’在其側面的其中之一’亦即形 狀爲槪略L形之每一導腳4〇6的縱面406a，經由導電質408 連接接頭410 ’位於相對縱面406a底部之側面406b，構成 電性連接基底表面之導線的部分。另外’經由形成電極412 於導電部分406b之外表面，即可達到上述第三實施例之第 4圖與第5圖所述之優點。 笔？Ϊ.實施例 第7圖繪示的是依照本發明第五較佳實施例的一種半 導體封裝的簡例圖，第7(a)圖是半導體封裝500的正 (锖先閱讀背面之注意事項再填寫本I) -裝. ir 本紙張尺度適用中國图家標準（CNS ) A4说格（210X297公釐） 434766 3318pif.docy〇02 B7 經漪部中央梂準局菸工消费合作社印$1 五 '發明説明（（f) 視圖，以及第7(b)圖是半導體封裝500的橫向剖面圖。第8 圖繪示的是第五實施例之複數個半導體封裝500銲接於基 底520表面的狀態圖。 同樣地，在半導體封裝500中，每一導腳506之形狀爲 槪略U形，其中導腳506係由一導電材質例如金屬所形成， 如同第一實施例所繪示第1圖及第2圖之半導體封裝100。 每一導腳506之兩端部分506a，經由導電質520電性連接 兩大面積部分5〇〇a與500b之較低區域的接頭510,在每一 導腳506之兩端部分506a間，構成一導電部分506b電性 連接如第8圖所繪示之基底520表面的基底連接器(未顯 示）。 然而，在第五實施例之半導體封裝500中，半導體封裝 5〇〇之底面50〇d與個別導腳506之導電部分506b的內表面 間，配置有一緩衝元件514。緩衝元件514係由一絕緣橡 膠、一矽酮橡膠或類似材質所構成，其配置於半導體封裝 5〇〇之底面500d與導腳506之導電部分506b的內表面間。 另外，半導體封裝500如同第三實施例所繪示第4圖與第5 圖之半導體封裝300，在每一導腳306之導電部分306b的 外表面上，形成有一突起狀之電極312。必須注意的是’其 他結構特徵與第一實施例所繪示第1圖及第2圖之半導體 封裝1〇〇相類似，故此處不再贅述。 第五實施例之半導體封裝500，在銲接製程期間，同樣 可經由負載產生裝置530所產生面對基底520表面之一向 下外力，加壓半導體封裝500使其被銲接於基底520表面 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210x297公董） 33l»pif,doc；a〇2 A7 B7 歧满部中央標绛局只工消费合竹社印絮 五、發明説明（⑴） 上，使個別導腳506之導電部分506b的電極512，正確連 接基底連接器例如基底520表面之導線》必須注意的是， 在銲接製程期間，基底連接器及個別導腳506可經使用一 導電黏著劑將兩者黏合在一起，以增加其穩定性。 藉由上述結構來銲接半導體封裝500於基底上，而無須 使用接觸零件包括額外零件，例如習知接觸腳，故可降低 電子信號之傳送路徑的長度，同時亦可降低接觸電阻。因 此，可避免電子信號之延遲及噪音增加的問題。另外，半 導體封裝500可被輕易銲接在高密度狀態，以達到大容量 的目的。 此外，只要電極512正確連接基底表面之基底連接器， 則接觸電阻可被大大地降低。再者，當銲接半導體封裝500 於基底520表面上時，負載產生裝置530所產生之外力， 會被第五實施例之半導體封裝500的緩衝元件514所吸 收，以避免半導體封裝500及基底520受到傷害《 而且，經由緩衝元件514吸收使用於半導體封裝500 之減弱外力，使得個別電極512可電性連接基底連接器(未 顯示），其中基底連接器例如係以同等力在基底520表面上 形成之導線。 第六實施例 第9圖繪示的是依照本發明第六較佳實施例的一種半 導體封裝600的簡例圖，第9(a)圖是半導體封裝600的正 視圖，第9(b)圖是半導體封裝600的橫向剖面圖，以及第 9(c)圖是半導體封裝600的底視圖β --J----,-------- (請先聞讀背面之注意事項再填寫本頁)
本紙張尺度適用中國國家標準（CNS ) Α4規格（210乂297公楚> 1347 6 6 33 i8pii'd〇c/002 A7 B7 經濟部中央標隼扃負工消費合竹社印取 五、發明説明（丨 第10圖繪示的是第六實施例之複數個半導體封裝6〇〇 銲接於一基底620表面的狀態圖。半導體封裝600底面600d 之複數個接頭610,用以輸入與輸出各電子元件602的電子 信號，被封裝材質604密封於半導體封裝600中。如圖所 繪示，每一接頭610之形狀係爲U形，且覆蓋半導體封裝 600之底端600d。每一接頭610分別係由位於半導體封裝 600之大面積部分600a與600b的側面部分610a與610b ’ 以及覆蓋半導體封裝600之底端600d的底面部分610d所 構成。 另外，圓柱形緩衝元件614係由一絕緣橡膠、一矽酮橡 膠或類似材質所構成，並經由穩固夾具616將之銲接於半 導體封裝600之底面600d上。在緩衝元件614之表面上， 形成有一環狀之導電套筒606,導電套筒606之功能相當於 導腳’並且對應於個別接頭610 β每一導電套筒606的一部 份’電性連接半導體封裝600底面600d之接頭610的底面 部分61〇d。每一導電套筒606係由一導電質例如銅、銀、 金或類似材質，包覆一彈性絕緣質例如聚合物之緩衝元件 614的外圍所構成。此外，其他結構特徵與第一實施例所繪 示第1圖及第2圖之半導體封裝100相類似，故此處不再 贅述。 第六實施例之半導體封裝600,同樣可經由負載產生裝 置630所產生面對基底620表面之一向下外力，加壓半導 體封裝600使其被銲接於基底620表面上，使導電套筒606 正確連接基底連接器(未顯示)例如基底620表面之導線。必 20 (請先閱讀背面之注意事項再填寫本頁) •裝.
、1T 本紙張尺度適用巾®財綱^ (CNS)六4制_ (210X297公嫠
43476B 33 i8pif,doc/0〇2 A/ B7 五、發明説明（κ) 須注意的是，在銲接製程期間，基底連接器及個別導腳606 可經使用一導電黏著劑將兩者黏合在一起，以增加其穩定 性。 藉由上述結構來銲接半導體封裝600於基底上，而無須 使用接觸零件包括額外零件，例如習知接觸腳，故可降低 電子信號之傳送路徑的長度，同時亦可降低接觸電阻。因 此，可避免電子信號之延遲及噪音增加的問題。另外，半 導體封裝600可被輕易銲接在高密度狀態，以達到大容量 的目的。 再者，當銲接半導體封裝600於基底620表面上時，負 載產生裝置630所產生之外力，會被半導體封裝600的緩 衝元件614所吸收，以避免半導體封裝600及基底620受 到傷害。而且，經由緩衝元件614吸收使用於半導體封裝 6〇〇的減弱外力，藉以使得個別導電套筒606可電性連接基 底連接器（未顯示），其中基底連接器例如係以同等力在基底 620表面上形成之導線。 第七實施例 好濟部中决梯隼局負工消费合作社印來 {請先閱讀背面之注意事項再填寫本頁) 第1Ϊ圖繪示的是依照本發明第七較佳實施例的一種半 導體封裝700的簡例圖，第11(a)圖是半導體封裝700的正 視圖，第11(b)圖是半導體封裝700的橫向剖面圖，以及第 11(c)圖是半導體封裝700的底視圖。第12圖繪示的是第七 實施例之複數個半導體封裝700銲接於一基底720表面上 的狀態圖。 半導體封裝7〇〇如同第六實施例所繪示第9圖及第10 本紙張尺度通用中國國家標準（CNS ) A4規格（210><297公釐） 4347 63§gpifd〇c/002 a? B7 鳑濟部中央標率局負工消费合作社印^ 五、發明説明（θ ) 圖之半導體封裝600。半導體封裝700底面700d之複數個 接頭710,用以輸入與輸出各電子元件702的電子信號，被 封裝材質704密封於半導體封裝700中。每一接頭710之 形狀係爲U形，且覆蓋半導體封裝700之底端700d。每一 接頭710分別係由位於半導體封裝700之大面積部分700a 與700b的側面部分710a與710b，以及覆蓋半導體封裝700 之底端7〇〇d的底面部分710d所構成。 另外，圓柱形緩衝元件714係由一絕緣橡膠、一矽酮橡 膠或類似材質所構成，並經由穩固夾具716將之銲接於半 導體封裝700之底面700d上。在緩衝元件714之表面上， 形成有一環狀之導電套筒706,導電套筒706之功能相當於 導腳，並且對應於個別接頭710。每一導電套筒706的一部 份，電性連接半導體封裝700底面700d之每一接頭710的 底面部分7 lOh每一導電套筒706係由一導電質例如銅、 銀、金或類似材質，包覆一彈性絕緣質例如聚合物之緩衝 元件714的外圍所構成》必須注意的是，其他結構特徵與 第六實施例所繪示第9圖及第10圖之半導體封裝600相類 似，故此處不再贅述。 然而，在第七實施例之半導體封裝7〇0中，每一導電套 筒706之側面，形成有一突起狀之電極712。電極712可採 用一些方法而形成，例如：使用一打洞器或類似機器，以 機械性向外敲擊導電套筒706之一部份的方法而形成，或 使用一導電質(金、銀、銅 '銲料或類似材質)黏著於導電套 筒706之側面來形成電極712，或是類似方法等。必須注意 22 {讀先閲讀背面之注意事項再填寫本頁) 本紙張尺度通用中國國家標準（CNS ) A4規格（210 X 297公釐） 434766 3318pif.doc/002 A7 B7 好满部中央標隼局負工消費合作社印» 五、發明説明Ui?) 的是’其他結構特徵與第一實施例所繪示第1圖及第2圖 之半導體封裝100，以及第六實施例所繪示第9圖及第10 圖之半導體封裝600相類似，故此處不再贅述。 第七實施例之半導體封裝7〇0,同樣可經由負載產生裝 置730例如一適當夾具所產生面對基底720表面之一向下 外力，加壓半導體封裝700使其被銲接於基底720表面上， 使導電套筒706正確連接基底720表面之導線。必須注意 的是，在銲接製程期間，基底連接器及個別導腳706可經 使用一導電黏著劑將兩者黏合在一起，以增加其穩定性。 藉由上述結構來銲接半導體封裝700於基底上，而無須 使用接觸零件包括額外零件，例如習知接觸腳，故可降低 電子信號之傳送路徑的長度，同時亦可降低接觸電阻。因 此，可避免電子信號之延遲及噪音增加的問題。另外，半 導體封裝7〇〇可被輕易銲接在高密度狀態，以達到大容量 的目的。 再者，當銲接半導體封裝於基底720表面上時，使 用於半導體封裝700之外力，會被緩衝元件714所吸收， 以避免半導體封裝700及基底720受到傷害》而且，經由 緩衝元件714吸收使用於半導體封裝700的減弱外力，藉 以使得個別導電套筒7〇6可電性連接基底連接器，其中基 底連接器例如係以同等力在基底720表面上形成之導線。 此外，只要半導體封裝700之電極712連接基底表面之導 線，則接觸電阻可被大大地降低。 第八實施例 (請先閲讀背面之注意事項再填寫本頁) -裝· 訂 線 本紙張尺度適用中國國家標準（CNS ) A4規格< 210X297公嫠） 434766 3318pif,doc/002 A 7 B7 好濟部中央榡率局負工消费合作社印家 五、發明説明（q ) 第13圖繪示的是依照本發明第八較佳實施例的一種半 導體封裝800的簡例圖，第13(a)圖是半導體封裝800的正 視圖’第13(b)圖是半導體封裝800的橫向剖面圖，以及第 13(c)圖是半導體封裝8〇〇的底視圖。第14圖繪示的是第八 實施例之半導體封裝f〇〇之導腳結構的放大圖。第15圖繪 示的是第八實施例之複數個半導體封裝800銲接於一基底 820表面的狀態圖。 半導體封裝800如同第七實施例所繪示第丨1圖及第12 圖之半導體封裝7〇〇。半導體封裝800底面8〇0d之複數個 接頭810，用以輸入與輸出各電子元件802的電子信號，被 封裝材質8〇4密封於半導體封裝800中。每一接頭810之 形狀係爲U形，且覆蓋半導體封裝800之底端800d。每一 接頭810分別係由位於半導體封裝800之大面積部分800a 與800b的側面部分810a與810b，以及覆蓋半導體封裝800 底端800d的底面部分810d所構成。 另外，緩衝元件814係由一絕緣橡膠、一矽酮橡膠或類 似材質所構成，並經由穩固夾具816將之銲接於半導體封 裝800之底面800d上，使兩者緊密接觸。緩衝元件814係 由連接心軸818之複數個槪略圓柱狀元件814a、814b與 814c所構成，緩衝元件814平行於半導體封裝800之底面 810d，如第14圖所繪示，且其功能如同一增強元件^ 在每一緩衝元件8H(8Ha、8Mb、8HC)之表面上，形 成有一環狀之導電套筒806(806a ' 806b、806c)，導電套筒 806之功能相當於導腳，並且對應於接頭810。每一導電套 (请先閱讀背面之注項再填寫本頁) 本紙張尺度適用中國國家標率（CNS ) A4規格（210X297公釐） 434766 33 18pif.doc/〇〇2 A 7 B7 經游部中央樣枣局貝工消费合作社印聚 五、發明説明（u) 筒806的一部份，電性連接半導體封裝800底面800d之每 一接頭810的底面部分810d。導電套筒806係由一導電質 例如銅、銀、金或類似材質，包覆一彈性絕緣質例如聚合 物之緩衝元件814(814a、814b、814c)的外圍所構成。 另外，在第八實施例之半導體封裝800中，每一導電套 筒806之側面，形成有一突起狀之電極812(812a ' 812b、 812c)，如同第七實施例之半導體封裝700。電極812可採 用一些方法而形成，例如：使用一打洞器或類似機器，以 機械性向外敲擊導電套筒806之一部份的方法而形成，或 使用一導電質(金、銀 '銅、銲料或類似材質)黏著於導電套 筒806之側面來形成電極812，或是類似方法等。必須注意 的是，其他結構特徵與第一實施例之半導體封裝100、第六 實施例之半導體封裝600,以及第七實施例之半導體封裝 7〇〇相類似，故此處不再賛述》 第八實施例之半導體封裝800,同樣可經由負載產生裝 置830所產生面對基底820表面之一向下外力，加壓半導 體封裝800使其被銲接於基底820表面上，使導電套筒806 正確連接基底連接器(未顯示)例如基底820表面之導線，如 第15圖所繪示。必須注意的是，在銲接製程期間，基底連 接器及個別導腳806可經使用一導電黏著劑將兩者黏合在 一起，以增加其穩定性。 藉由上述結構來銲接半導體封裝800於基底上，而無須 使用接觸零件包括額外零件，例如習知接觸腳，故可降低 電子信號之傳送路徑的長度，同時亦可降低接觸電阻。因 本紙張尺度適用中國固家標準（CNS ) A4規格（2丨0X297公釐） (請先閲讀背面之注意事項再填寫本頁) .裝_
C -訂 4347SI 3318pif.doc/〇〇2 A7 B7 經满部中央梯卒局兵工消費合作社印笨 五、發明説明（y) 此，可避免電子信號之延遲及噪音增加的問題。另外，半 導體封裝800可被輕易銲接在高密度狀態，以達到大容量 的目的。 再者，當銲接半導體封裝800於基底820表面上時，負 載產生裝置830所產生之外力，會被半導體封裝800的緩 衝元件814所吸收，以避免半導體封裝800及基底820受 到傷害。 另外*在第八實施例之半導體封裝800中，只要形成於 導電套筒806之電極812連接基底820表面之基底連接器， 則接觸電阻可被大大地降低。 而且，當半導體封裝800銲接於基底820表面上，以確 定隔離之個別導電套筒806(806a、806b、806c)間具有高度 穩定性時，個別緩衝元件W4(814a、814b、8Hc)表面之各 自導電套筒806(806a、806b、806c)，會經由增強元件818 連接，形成相鄰導電套筒806(806a、806b、806c)之對應緩 衝元件814(814a、814b、814c)組，以避免發生相互接觸的 情形。 此外，經由緩衝元件814吸收使用於半導體封裝800 的減弱外力，藉以使得導電套筒806(8〇6a、806b ' 806(=)可 電性連接基底連接器’其中基底連接器例如係以同等力在 基底820表面上形成之導線。 箆九窗施例 第16圖繪示的是依照本發明第九較佳實施例的一種半 導體封裝900的簡例圖’第16(a)圖是半導體封裝900的正 (請先閱讀背面之注項再填寫本頁) Γ ^ ΙΓΙ 裝. 訂 本紙張尺度適用中國國家標準（CNS ) A4规格（210Χ2ί>7公董） 蛵濟部中次標车扃貝Η消费合竹社印絮 434766 3 3 1 8pif.doc/002 ______B7_ 五、發明説明 視圖’第l6(b)圖是半導體封裝900的橫向剖面圖，以及第 16(c)圖是半導體封裝9〇〇的底視圖。第17圖繪示的是第九 實施例之半導體封裝900之導腳結構的放大圖。第18圖繪 示的是第九實施例之導腳結構連接半導體封裝900的放大 圖°第19圖繪示的是第九實施例之複數個半導體封裝9〇0 銲接於一基底920表面的狀態圖。 半導體封裝900如同先前之半導體封裝。半導體封裝 900底面900d之複數個接頭91〇，用以輸入與輸出各電子 元件902的電子信號，被封裝材質904密封於半導體封裝 900中。每一接頭910之形狀係爲U形，且覆蓋半導體封 裝900之底端900d。每一接頭910分別係由位於半導體封 裝900之大面積部分900a與900b的側面部分910a與 91〇b’以及覆蓋半導體封裝900底端900d的底面部分910d 所構成。 另外，緩衝元件914係由一絕緣橡膠、一矽酮橡膠或類 似材質所構成，並經由穩固夾具916將之銲接於半導體封 裝900之底面900d上，使兩者緊密接觸。緩衝元件914係 由連接心軸918之複數個槪略圓柱狀元件914a、914b與 914c所構成，緩衝元件914平行於半導體封裝900之底面 910d，如第17圖與第18圖所繪示，且其功能如同一增強 元件。 在每一緩衝元件914(914a、914b、914c)之表面上，形 成有一環狀之導電套筒906(906a ' 906b、906c)，導電套筒 906之功能相當於導腳’並且對應於接頭910〇 本紙張又度適用中國國家標隼（CNS ) Α4規格（2〗〇XW公釐） (諳先閲讀背面之注意事項再填寫本頁) 裝· *1Τ A7 B7
43476S 33 I 8ptf.doc/002 五、發明説明（2Γ) 在本實施例中，每一導電套筒906的一部份，經由一槪 略球狀之導電黏合元件922,電性連接半導體封裝900底面 900d之接頭910的底面部分910d。必須注意的是，在接頭 910之底面910d形成有一凹室，用以增進黏合元件922的 黏著力，如第18圖所繪示，當然凹室亦可以被省略。 導電套筒906係由一導電質例如銅、銀、金或類似材 質，包覆一彈性絕緣質例如聚合物之個別緩衝元件 914(9〗4a、914b、914c)的外圍所構成。 另外，在第九實施例之半導體封裝90〇中’每一導電套 筒906之側面，形成有一突起狀之電極912(912a、912b、 912c)，如同先前實施例所述之半導體封裝700與800。電 極912(912a、912b、912c)可採用一些方法而形成，例如： 使用一打洞器或類似機器，以機械性向外敲擊導電套筒906 之一部份的方法而形成，或使用一導電質(金、銀、銅、銲 料或類似材質）黏著於導電套筒906之側面來形成電極 9ί2，或是類似方法等。必須注意的是’其他結構特徵與先 前實施例之半導體封裝相類似’故此處不再贅述。 第九實施例之半導體封裝9〇〇,同樣可經由負載產生裝 置930所產生面對基底920表面之一向下外力’加壓半導 體封裝900使其被銲接於基底920表面上，使導電套筒9〇6 正確連接基底連接器(未顯示)例如基底920表面之導線’如 第〗9圖所繪示。必須注意的是，在銲接製程期間’基底連 接器及個別導腳9〇6可經使用一導電黏著劑將兩者黏合在 一起，以增加其穩定性。 (請先閱讀背面之注意事項再填寫本頁) ^* 衂满部中次榡率扃只工消費合作社印家 本紙張尺度適坷中國囷家榇隼（CNS > A4规格（2丨0X297公嫠） 經泊部中决標芈局兵工消費合作社印來 434766 3 3 1 8pii'lt|〇c/002 A7 B7 五、發明説明（2^) 藉由上述結構來銲接半導體封裝900於基底上，而無須 使用接觸零件包括額外零件，例如習知接觸腳，故可降低 電子信號之傳送路徑的長度，同時亦可降低接觸電阻。因 此’可避免電子信號之延遲及噪音增加的問題β另外，半 導體封裝900可被輕易銲接在高密度狀態，以達到大容量 的目的。 同時，當銲接半導體封裝900於基底920表面上時，負 載產生裝置930所產生之外力，會被緩衝元件914所吸收， 以避免半導體封裝900及基底920受到傷害。 另外，在第九實施例之半導體封裝900中，只要形成於 導電套筒906之電極912連接基底920表面之基底連接器， 則接觸電阻可被大大地降低。 而且，當半導體封裝900銲接於基底920表面上，以確 定隔離之個別導電套筒906(906a、906b、906c)間具有高度 穩定性時，個別緩衝元件914(9l4a、914b、914c)表面之各 自導電套筒906(906a、906b、906c)，會經由增強元件918 連接，形成相鄰導電套筒906(906a、906b ' 906c)之對應緩 衝元件914(914a、914b、914c)組，以避免發生相互接觸的 情形。 而且，經由緩衝元件914吸收使用於半導體封裝900 的減弱外力，藉以使得導電套筒9〇6(906a ' 906b ' 906c)可 電性連接基底連接器’其中基底連接器例如係以同等力在 基底920表面上形成之導線。 此外，在第九實施例之半導體封裝9〇〇中’當每一導電 本紙张尺度適闲中國囡家橾率（CNS>A4規格（2〗0Χ297公釐） (請先閱讀背面之注意事項再填寫本頁) -裝· 434?! 434?! A7 B7 ^^l8pif,d〇c/002 五、發明説明（z/j) 套筒906經由黏合元件922連接對應接頭910(910d)時，接 觸電阻可被大大地降低。必須注意的是，經由使用例如黏 合元件922，使導電套筒906連接接頭910(接頭底部 910d)，故可透過半導體封裝900之孔洞，正確連接至接頭 91〇(接頭底部910d)。 IL十實施例 第20圖繪示的是依照本發明第十較佳實施例的一種半 導體封裝1000的簡例圖，第20(a)圖是半導體封裝1〇〇〇的 正視圖，第20(b)圖是半導體封裝1000的橫向剖面圖，以 及第20(c)圖是半導體封裝1000的底視圖。第21圖繪示的 是第十實施例之複數個半導體封裝1〇〇〇銲接於一基底 1020表面的狀態圖。 半導體封裝1000如同先前之半導體封裝。半導體封裝 1000底面1000d之複數個接頭1010,用以輸入與輸出各電 子元件1002的電子信號，被封裝材質1004密封於半導體 封裝1000中。每一接頭1010之形狀係爲U形，且覆蓋半 導體封裝1000之底端l〇〇〇d。每一接頭1010分別係由位於 半導體封裝1000之大面積部分l〇〇〇a與1000b的側面部分 1010a與1010b，以及覆蓋半導體封裝1〇〇〇底端1000d的 底面部分l〇l〇d所構成。 另外，在半導體封裝1〇〇〇之底面l〇〇〇d，經由鉗位複 數導電層1〇〇6於一絕緣緩衝元件1014,以構成槪略圓柱狀 之壓板結構1022，其中緩衝元件1014係由一絕緣橡膠、一 矽酮橡膠或類似材質所構成，並經由穩固夾具將之銲 (锖先閱讀背面之注意事項再填寫本頁) 訂 烀漪部中央標隼局只工消费合作社印" 本紙乐尺度適用中囤國家標率（CNS ) A4规格（210X297公釐） 4341¾¾ 33 1 8pif.doc/002 A7 B7 鯉濟部中央棋枣局負Η消费合作社印聚 五、發明説明（对） 接於半導體封裝1000之底面lOOOd上’使兩者緊密接觸。 壓板結構1022經由嵌進一導電層膜1006而構成，其中 導電層膜1006之材質例如是鋁、金、銀或類似材質等，緩 衝元件1014之內部係由一絕緣質所構成。當進行銲接時， 個別導電層1006之位置對應於個別接頭1010之底部 1010d。因此，在銲接製程期間，暴露於緩衝元件1014表 面之每一導電層1006之一端，電性連接半導體封裝1000 底面1000d之接頭1010，其另一端電性連接基底之基底連 接器。 第十實施例之半導體封裝1000,同樣可經由負載產生 裝置1030所產生面對基底1020表面之一向下外力，加壓 半導體封裝1000使其被銲接於基底1020表面上，使導電 層1016封住緩衝元件1014,並正確連接基底表面之基底連 接器，如第21圖所繪示。必須注意的是，在銲接製程期間， 基底連接器及個別導腳1006可經使用一導電黏著劑將兩者 黏合在一起，以增加其穩定性。 藉由上述結構來銲接半導體封裝1000於基底上，而無 須使用接觸零件包括額外零件，例如習知接觸腳，故可降 低電子信號之傳送路徑的長度，同時亦可降低接觸電阻。 因此，可避免電子信號之延遲及噪音增加的問題。另外， 半導體封裝〗〇〇〇可被輕易銲接在高密度狀態，以達到大容 量的目的。 此外，當銲接半導體封裝1000於基底1020表面上時， 負載產生裝置1030所產生之外力，會被緩衝元件1014所 (請先閲讀背面之注項再填寫本頁) 本紙張尺度通用中國國家標準（CNS ) A4規格（210X297公釐） 經滴部中央榡準局只工消贽合竹社印裝 434766 331 8pif.doc/002 A 7 B7 五、發明説明（4) 吸收，以避免基底1020受到傷害。而且，經由緩衝元件1014 吸收使用於半導體封裝1〇〇〇的減弱外力，藉以使得導電層 1016可電性連接基底連接器，其中基底連接器例如係以同 等力在基底1〇2〇表面上形成之導線 第十一實施例 第22圖繪示的是依照本發明第十一較佳實施例的一種 半導體封裝1100的簡例圖，第22(a)圖是半導體封裝1100 的正視圖，第22(b)圖是半導體封裝1100的橫向剖面圖， 以及第22(c)圖是半導體封裝1100的底視圖。第23圖繪示 的是第十一實施例之半導體封裝11〇〇之導腳結構的放大 圖。第24圖繪示的是第十一實施例之複數個半導體封裝 1100銲接於一基底U20表面的狀態圖。 半導體封裝Π00如同先前之半導體封裝。半導體封裝 1100底面1100d之複數個接頭1110，用以輸入與輸出各電 子元件1102的電子信號，被封裝材質1104密封於半導體 封裝Π00中。每一接頭1110之形狀係爲U形，且覆蓋半 導體封裝1100之底端ll〇〇d。每一接頭1110分別係由位於 半導體封裝1100之大面積部分1100a與1100b的側面部分 1110a與1110b，以及覆蓋半導體封裝1100底端U〇〇d的 底面部分1110d所構成。 另外，在本實施例中，接頭1100之底部llOOd具有槪 略球狀之電極1106，電極1106之功能相當於導腳。每一電 極1106可採用一些方法而形成，例如：使用一打洞器或類 似機器，以機械性向外敲擊接頭1100之底部1100d的方法 本紙張尺度適用中國國家榡率（CNS ) A4規格（2丨0X297公釐） (請先閲讀背面之注意事項再填寫本頁) .裝· 訂 歧满部中央標率局®ί工消费合作社印聚 434761 3318pif.doc/002 A7 B7 五、發明説明（V) 而形成’或使用一導電質（金、銀 '銅 '銲料或類似材質) 黏著於接頭Π00之底部liood來形成電極1106等。必須 注意的是，其他結構特徵與先前實施例之半導體封裝相類 似，故此處不再贅述。 第[^一實施例之半導體封裝1100，同樣可經由負載產 生裝置Π30所產生面對基底1120表面之一向下外力，加 壓半導體封裝1100使其被銲接於基底1120表面上，使電 極1106正確連接基底連接器例如基底表面之導線，如第24 圖所繪示，其中電極1106之功能相當於導腳。必須注意的 是，在銲接製程期間，基底連接器及個別導腳1106可經使 用一導電黏著劑將兩者黏合在一起，以增加其穩定性。 藉由上述結構來銲接半導體封裝1100於基底上，而無 須使用接觸零件包括額外零件，例如習知接觸腳，故可降 低電子信號之傳送路徑的長度，同時亦可降低接觸電阻。 因此，可避免電子信號之延遲及噪音增加的問題。另外’ 半導體封裝1100可被輕易銲接在高密度狀態，以達到大容 量的目的。 第+二實施例 第25圖繪示的是依照本發明第十一較佳實施例的一種 半導體封裝1200的簡例圖，第25(a)圖是半導體封裝1200 的正視圖，第25(b)圖是半導體封裝1200的橫向剖面圖’ 以及第25(c)圖是半導體封裝1200的底視圖。第26圖繪示 的是第十二實施例之半導體封裝1200之導腳結構的放大 圖β第27圖繪示的是第十二實施例之複數個半導體封裝 33 (請先閲讀背面之注意事項再填疼本頁) 訂 本紙張尺度適用中國國家標隼（CNS > Α4规格（2丨〇Χ297公釐）
43476S A7 B7 3318pif.d〇c/002 五、發明説明（w) 1200銲接於一基底1220表面的狀態圖。 -(請先閲讀背面之注^h項再填寫本頁) 請參照第26圖，各電子元件1202被一適當封裝材質 1204密封於半導體封裝1200中。半導體封裝1200具有一 多層結構，包括用以隔離黏著層1242a ' l242b與1242c之 導線圖案層1240a、1240b、1240c與1240c^另外，導線圖 案層1240a、1240b ' 1240c與1240d，透過形成於半導體封 裝1200適當位置之孔洞1244，彼此相互電性連接。 請參照標號1206，標號1206代表一導電電極，其功能 相當於導腳，當經過熱壓縮黏著步驟，使得半導體封裝1200 各層成爲一多層結構時，電極1206係被用做爲導線圖案層 1240b與導線圖案層1240c間之特殊層。電極1206的一端 穿過孔洞1244並延伸出一部份，其另一端射出至半導體封 裝1200的外部。電極1206係爲一導電物，其具有一彈性 範圍，其中電極1206例如係由一探針、一彈簧針或類似物 所構成。 經濟部中央棹羋局β Η消费合竹社印裝 第十二實施例之半導體封裝1200,同樣可經由負載產 生裝置1230所產生面對基底1220表面之一向下外力，加 壓半導體封裝1200使其被銲接於基底1220表面上，使導 腳1206正確連接基底1220表面之導線。必須注意的是， 在銲接製程期間，基底連接器及個別導腳1206可經使用一 導電黏著劑將兩者黏合在一起，以增加其穩定性。 藉由上述結構來銲接半導體封裝1200於基底上，而無 須使用接觸零件包括額外零件，例如習知接觸腳，故可降 低電子信號之傳送路徑的長度，同時亦可降低接觸電阻。 ___ 34 本紙張尺度適用中國國( CNS ) A4現格（2丨OX W7公釐） ~~*~ 經濟部中央標卑扃負工消t合竹社印紫 434766 3 31 8pif.doc/002 A 7 B7 五、發明説明（多1) 因此’可避免電子信號之延遲及噪音增加的問題β另外， 半導體封裝1200可被輕易銲接在高密度狀態，以達到大容 量的目的。 此外，當銲接半導體封裝1200於基底1220表面上時， 負載產生裝置123〇所產生之外力，會被彈性導腳1206所 吸收，以避免半導體封裝1200與基底1220受到傷害。而 且，經由彈性導腳1206吸收使用於半導體封裝1200的減 弱外力，藉以使得個別導腳1206可電性連接基底連接器， 其中基底連接器例如係以同等力在基底1220表面上形成之 導線。 因此，依照本發明之導腳結構，可降低電子信號之傳送 路徑的長度，同時亦可降低接觸電阻。並且，電子信號之 延遲及噪音增加的問題可獲得改善。 本發明所提供之電子零件之銲接架構，適用於表面垂直 包裝體（Surface Vertical Package: SVP)，同時亦適用於各 種型式之半導體裝置，包括：小型包裝體（Small Outline Package ; SOP)及薄小型包裝體（Thin Small Outline Package) 裝置等。 另外，上述本發明提出之實施例適用於SVP型半導體 封裝，然本發明並不限定在此半導體封裝，亦適用於透過 封裝各種型式之電子元件，銲接各種型式之電子零件之電 性操作，包括電子元件例如電阻、電容或光元件，其中光 元件例如是光調節器、雷射二極體及光放大器，並使用樹 脂將之密封於基底上。 -d (讀先閲讀背面之注^>項再填寫本頁)
本紙張尺度適用中國國家標率（CNS ) A4規格（2丨0X297公釐） 434766 33 1 8pif.doc/002 八7 B7 五、發明説明） 再者，本發明所提出之負載產生裝置例如是一夾具，其 相當於一穩固裝置，用以使導腳緊接基底連接器。依照本 發明之穩固裝置並不限定在上述負載產生裝置，只要能達 到使導腳緊接基底連接器完成電性連接並具有穩定性的目 的，任何結構均可使用。並且，可使用一穩固裝置或一負 載產生裝置，經由一導電黏著劑將導腳與基底連接器兩者 黏合在一起。 此外，本發明之說明書、申請專利範圍、圖示及摘要， 已全部揭露於日本專利申請案第9-189182號中（申請日 期：1997年6月30曰）。 綜上所述，雖然本發明已以較佳實施例揭露如上，然其 並非用以本發明，任何熟習此技藝者，在不脫離本發明之 精神和範圍內，當可作各種之更動與潤飾，因此本發明之 保護範圍當視後附之申請專利範圍所界定者爲準。 (諳先閱讀背面之注意事項再填寫本頁) 經濟部中戎標準局兵工消費合作社印絮 本紙張尺度適用中國國家#準（CNS ) A4規格（210X297公釐)

Claims (1)

  1. 434766 33 1 8pif-d〇c/〇〇2 B8 CS D8 經濟部中央標準局I工消费合作社印装 六、申請專利範圍 I—種電子零件之銲接架構，包括： 一基底； ' 一基底連接器，形成於該基底之一表面上； 複數個電子零件連接器，形成於該電子零件之一表面 上； 複數支導腳，該些導腳電性連接該些電子零件連接器； 以及 一穩固裝置，用以透過一壓力及/或一黏合力，使該些 導腳緊接該基底連接器。 2. 如申請專利範圍第1項所述之電子零件之銲接架構， 其中每一該些導腳係爲一槪略U形導體，該些U形導腳之兩 端部分電性連接該些電子零件連接器。 3. 如申請專利範圍第2項所述之電子零件之銲接架 構，其中每一該些U形導腳的表面形成有一突起狀電極， 用以接觸該基底連接器。 4. 如申請專利範圍第2項所述之電子零件之銲接架 構，其中該.U形導腳與該基底連接器經由一導電黏合劑相 互黏合。 5. 如申請專利範圍第2項所述之電子零件之銲接架 構，其中該些U形導腳與該電子零件之該表面間，包括至 少一絕緣緩衝元件。 6. 如申請專利範圍第1項所述之電子零件之銲接架 構，其中每一該些導腳係爲一槪略L形導體，該些L形導 腳之一端電性連接該些電子零件連接器。 本紙張尺度適用中國國家標準（CNS )八4規格（2!〇χ297公釐） (請先聞讀背面之注意Ϋ項再填寫本頁) Γ 裝· -訂 .線 434766 33 18pif,d〇c/〇〇2 Λ8 B8 CS D8 M濟部中央標準扃Λ工消费合作社印*. 申請專利範園 7. 如申請專利範圍第6項所述之電子零件之銲接架 構，其中每一該些L形導腳的表面形成有一突起狀電極， 用以接觸該基底連接器。 8. 如申請專利範圍第6項所述之電子零件之銲接架 構，其中該L形導腳與該基底連接器經由一導電黏合劑相 互黏合。 9. 如申請專利範圍第6項所述之電子零件之銲接架 構，其中該些L形導腳與該電子零件之該表面間，包括至 少一絕緣緩衝元件。 10. 如申請專利範圍第1項所述之電子零件之銲接架 構，其中每一該些導腳係爲一槪略球狀導體，該些球狀導 腳之一部分電性連接該些電子零件連接器。 11. 如申請專利範圍第10項所述之電子零件之銲接架 構，其中每一該些球狀導腳的表面形成有一突起狀電極， 用以接觸該基底連接器。 12. 如申請專利範圍第10項所述之電子零件之銲接架 構，其中該球狀導腳與該基底連接器經由一導電黏合劑相 互黏合。 13. 如申請專利範圍第1項所述之電子零件之銲接架 構，其中每一該些導腳係爲一槪略粒狀導體，每一該些粒 狀導腳之一端電性連接該些電子零件連接器。 H.如申諝專利範圍第13項所述之電子零件之銲接架 構，其中該些球狀導腳經由一彈性元件電性連接該些電子 零件連接器。 ^请先聞讀背面之注意事項jf填寫本育) .装 訂 本紙張尺度逋用中國國家標準（CNS ) A4規格（210X297公釐) 434766 3318pif.doc/002 Βδ CS D8 Μ濟部中央輮率局貝工消费合作社印策 六、申請專利範圍 15. 如申請專利範圍第13項所述之電子零件之銲接架 構，其中每一該些粒狀導腳的表面形成有一突起狀電極， 用以接觸該基底連接器。 16. 如申請專利範圍第13項所述之電子零件之銲接架 構，其中該粒狀導腳與該基底連接器經由一導電黏合劑相 互黏合。 17. 如申請專利範圍第1項所述之電子零件之銲接架 構，其中每一該些導腳與該電子零件之該表面間，包括至 少一緩衝元件，每一該些導腳構成一導電套筒，該導電套 筒配置於該些緩衝元件之一表面上，每一該些套狀導腳的 一部份電性連接該些電子零件連接器。 18. 如申請專利範圍第17項所述之電子零件之銲接架 構，其中每一該些套狀導腳的表面形成有一突起狀電極， 用以接觸該基底連接器。 19. 如申請專利範圍第17項所述之電子零件之銲接架 構，其中該套狀導腳與該基底連接器經由一導電黏合劑相 互黏合。. 20. 如申請專利範圍第1項所述之電子零件之銲接架 構，其中該些電子零件連接器與該些導腳之內表面間，包 括複數個緩衝元件。 21. 如申請專利範圍第20項所述之電子零件之銲接架 構，其中該些導腳構成該些導電套筒，該些導電套筒配置 於該些緩衝元件之表面上，每一該些套狀導腳的一部份電 性連接該些電子零件連接器。 (請先閲读背面之注$項再填寫本頁) .裝. 訂' 線- 本紙張尺度適用中國國家揉牟（CNS > A4规格（210X297公釐） 43476S 33 18pif,doc/002 ΛΗ B8 C8 D8 «濟部中夬標车局貝工消费合作社印裝 六、申請專利範圍 22. 如申請專利範圍第20項所述之電子零件之銲接架 構，其中該些緩衝元件相鄰該些套狀導腳，且經由一增強 元件使該些緩衝元件與該些套狀導腳相互連接。 23. 如申請專利範圍第20項所述之電子零件之銲接架 構，其中每一該些套狀導腳的表面形成有一突起狀電極， 用以接觸該基底連接器。 24. 如申請專利範圍第20項所述之電子零件之銲接架 構，其中該套狀導腳與該基底連接器經由一導電黏合劑相 互黏合。 25. 如申請專利範圍第1項所述之電子零件之銲接架 構，其中該些電子零件連接器與該些導腳之內表面間包括 一緩衝元件，該緩衝元件係由交錯提供之複數個導電層與 複數個絕緣層所構成，並且該些導電層對應該些導腳" 26. 如申請專利範圍第25項所述之電子零件之銲接架 構，其中該些導電層之該導腳的表面形成有一突起狀電 極，用以接觸該基底連接器。 27. 如申請專利範圍第25項所述之電子零件之銲接架 構，其中該些導電層之該導腳與該基底連接器經由一導電 黏合劑相互黏合。 28. 如申請專利範圍第1項所述之電子零件之銲接架 構，其中該穩固裝置係由一負載產生裝置所構成，用以產 生面對該基底連接器之一外力來加壓該些導腳。 29. 如申請專利範圍第1項所述之電子零件之銲接架 構，其中該穩固裝置係由一導電黏著劑所構成，用以將該 I 背 % 禽 本 頁 T 40 本紙張尺度適用中固國家榡率（CNS > A4規格（210X297公釐） 4347S6 A V 3318pif.doc/002 B8 C£ D8 六、申請專利範圍 些導腳黏著於該基底連接器上。 經濟部中央棵牟局負工消费合作社印裝 4 m 率 標 家 國 國 中 用 遙 I嘈 29 (請先聞讀背面之注$項再填寫本頁) 裝· 訂 Γ 線
TW087108608A 1997-06-30 1998-06-02 Mounting structure for electronic part TW434766B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9189182A JPH1126678A (ja) 1997-06-30 1997-06-30 電子部品のリード構造

Publications (1)

Publication Number Publication Date
TW434766B true TW434766B (en) 2001-05-16

Family

ID=16236880

Family Applications (1)

Application Number Title Priority Date Filing Date
TW087108608A TW434766B (en) 1997-06-30 1998-06-02 Mounting structure for electronic part

Country Status (4)

Country Link
US (1) US6151220A (zh)
JP (1) JPH1126678A (zh)
KR (1) KR100393926B1 (zh)
TW (1) TW434766B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI756834B (zh) * 2020-09-18 2022-03-01 緯穎科技服務股份有限公司 緩衝元件與具有緩衝元件之電子裝置

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19625228C2 (de) * 1996-06-24 1998-05-14 Siemens Ag Systemträger für die Montage einer integrierten Schaltung in einem Spritzgußgehäuse
US6342731B1 (en) 1997-12-31 2002-01-29 Micron Technology, Inc. Vertically mountable semiconductor device, assembly, and methods
US6235551B1 (en) 1997-12-31 2001-05-22 Micron Technology, Inc. Semiconductor device including edge bond pads and methods
US6140696A (en) 1998-01-27 2000-10-31 Micron Technology, Inc. Vertically mountable semiconductor device and methods
US6297542B1 (en) 1998-06-25 2001-10-02 Micron Technology, Inc. Connecting a die in an integrated circuit module
US6262877B1 (en) * 1999-11-23 2001-07-17 Intel Corporation Low inductance high capacitance capacitor and method of making same
JP2001223323A (ja) * 2000-02-10 2001-08-17 Mitsubishi Electric Corp 半導体装置
US6804120B2 (en) * 2001-12-18 2004-10-12 Siemens Vdo Automotive Corporation Method and apparatus for connecting circuit boards for a sensor assembly
US7612443B1 (en) 2003-09-04 2009-11-03 University Of Notre Dame Du Lac Inter-chip communication
FR2861895B1 (fr) * 2003-11-03 2006-02-24 Commissariat Energie Atomique Procede et dispositif de connexion de puces
FR2917233B1 (fr) * 2007-06-07 2009-11-06 Commissariat Energie Atomique Integration 3d de composants verticaux dans des substrats reconstitues.
US20120119345A1 (en) * 2010-11-15 2012-05-17 Cho Sungwon Integrated circuit packaging system with device mount and method of manufacture thereof
US9620473B1 (en) 2013-01-18 2017-04-11 University Of Notre Dame Du Lac Quilt packaging system with interdigitated interconnecting nodules for inter-chip alignment
DE102018101792B4 (de) * 2018-01-26 2021-03-25 Harting Electric Gmbh & Co. Kg Leiterkartenverbinder und dazugehörige Leiterkartenanordnung zur Übertragung hoher Stromstärken

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3873173A (en) * 1973-10-05 1975-03-25 Itt Electrical connector assembly
US4595794A (en) * 1984-03-19 1986-06-17 At&T Bell Laboratories Component mounting apparatus
GB2164213B (en) * 1984-09-06 1988-07-13 Nec Corp Structure for connecting leadless chip carrier
JPH01187960A (ja) * 1988-01-22 1989-07-27 Mitsubishi Electric Corp 半導体装置
JPH01201946A (ja) * 1988-02-05 1989-08-14 Mitsubishi Electric Corp 半導体装置
JP2504510B2 (ja) * 1988-03-09 1996-06-05 ローム株式会社 電子部品
JPH0795579B2 (ja) * 1988-07-23 1995-10-11 日本電気株式会社 半導体装置
US4895523A (en) * 1988-11-07 1990-01-23 Raytheon Company Controlled impedance connector
KR940006580B1 (ko) * 1991-10-15 1994-07-22 금성익렉트론 주식회사 접착리드를 이용한 반도체 패키지 구조 및 그 제조방법
US5210939A (en) * 1992-04-17 1993-05-18 Intel Corporation Lead grid array integrated circuit
US5386344A (en) * 1993-01-26 1995-01-31 International Business Machines Corporation Flex circuit card elastomeric cable connector assembly
US5395253A (en) * 1993-04-29 1995-03-07 Hughes Aircraft Company Membrane connector with stretch induced micro scrub
US5619067A (en) * 1994-05-02 1997-04-08 Texas Instruments Incorporated Semiconductor device package side-by-side stacking and mounting system
KR970013273A (ko) * 1995-08-30 1997-03-29 김광호 탭 외부리드를 갖는 패킹구조

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI756834B (zh) * 2020-09-18 2022-03-01 緯穎科技服務股份有限公司 緩衝元件與具有緩衝元件之電子裝置

Also Published As

Publication number Publication date
KR19990007482A (ko) 1999-01-25
KR100393926B1 (ko) 2003-11-28
JPH1126678A (ja) 1999-01-29
US6151220A (en) 2000-11-21

Similar Documents

Publication Publication Date Title
TW434766B (en) Mounting structure for electronic part
TW386272B (en) Wafer level and chip size packaging
TW445551B (en) Semiconductor device, its manufacture, circuit board, and electronic apparatus
JP2987101B2 (ja) 半導体装置の接続方法並びに半導体装置の接続器
TW468265B (en) Multi-chip module
TWI222731B (en) Semiconductor device
JP2008078626A (ja) ワイヤーボンディングモニタリングの可能なインターポーザチップを有する積層半導体パッケージ及びその製造方法
TW469546B (en) A TLOC (thin lead on chip) semiconductor device
TW454276B (en) Semiconductor device and its manufacturing method thereof
TW396473B (en) Ball grid array package
TW451605B (en) Electronic circuit device
TW451376B (en) Production of semiconductor device
TW463336B (en) Method for planarizing circuit board and method for manufacturing semiconductor device
TWI308472B (en) Connecting component and multilayer substrate
TW299488B (zh)
JP5154275B2 (ja) 磁気センサパッケージ
US20090146275A1 (en) Lead frame and semiconductor device provided with lead frame
JP3535905B2 (ja) Ｃｏｂ化メモリモジュール及びその製造方法
TWM309109U (en) Contacting test apparatus
TW560021B (en) Wire-bonding type chip package
TW388112B (en) Semiconductor device and module
TW396553B (en) Manufacturing method of the IC module
KR100212095B1 (ko) 반도체장치
TW421867B (en) Semiconductor device and method for assembling same
JPH0730236A (ja) 部品の搭載方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees