[go: up one dir, main page]

TW407359B - A method of forming an ultra-thin SOI electrostatic discharge protection device - Google Patents

A method of forming an ultra-thin SOI electrostatic discharge protection device Download PDF

Info

Publication number
TW407359B
TW407359B TW088104066A TW88104066A TW407359B TW 407359 B TW407359 B TW 407359B TW 088104066 A TW088104066 A TW 088104066A TW 88104066 A TW88104066 A TW 88104066A TW 407359 B TW407359 B TW 407359B
Authority
TW
Taiwan
Prior art keywords
silicon
region
ultra
centimeter
doping
Prior art date
Application number
TW088104066A
Other languages
English (en)
Inventor
Sheng-Teng Hsu
Original Assignee
Sharp Kk
Sharp Microelect Tech Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk, Sharp Microelect Tech Inc filed Critical Sharp Kk
Application granted granted Critical
Publication of TW407359B publication Critical patent/TW407359B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/201—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)

Description

五、發明說明（1) 發明範圍 本發明是關於在絕緣體上矽基板上生成超大型積體 (yLsn及超級大型積體電路（ULSI)，例如氧植佈所隔離的 矽基板及特別是如具有足夠靜電放電保護裝置的組穿。、 從組裝（fabricated)為積體電路一部份的獨立袈置 =真超大型㈣電路以級大型積冑電路的結構物持續 的成長，而裝置的幾何形狀縮小致使不只裝置涵蓋的面 縮小且頂層矽膜厚度也減小。已知前習技藝在頂層矽膜上 生成的靜電放電裝置是以侧邊裝置來建構。結果， 靜電放電保護裝置之主動區域縮小致使靜電放電保護不 佳至於在超薄絕緣體上石夕晶片的基板上組裝的靜電放電 保護裝置，其製程複雜且比較耗時；這表示組裝該 本耗費較多。 取 發明摘要 種在超薄超薄絕緣體上矽的基板生成靜電放電保護裝-置之方法：包括製備矽單晶基板；其上包含生成的絕緣區域. 及選擇性的導電區域、在選擇性導電區域摻入摻雜物、成 長蟲晶碎層於選擇的絕緣區域及已經摻雜的導電區域、在 約8 5 0 C到1 1 5 0 C之間加熱基板及其上方的結構物約3 〇分’ 鐘到3小時使摻雜物再分佈於成長的磊晶矽層、完成結構 物中額外層的組裝及該結構物的金屬化。 本發明之目的為提供只需額外一道製程步驟的絕緣體上 薄矽的靜電放電保護裝置。
407359 五、發明說明（2) 明的另—目的是在超薄絕緣上矽技術上提供靜電放 形成，其中頂層石夕膜厚度小於1。奈米。 為根據本發明在基板上生成三個置初始驟的前 戴面立視圖， / 敘述生成靜電放電保護裝置的連續步驟， ^述裝置在側壁氧化物非均勻蝕刻步驟後的狀態， @ μ根據本發明建構的裝置於選擇性磊晶矽成長步驟 後的前載面立視圖， . 圖5為根據本發明建構的裘置於矽層已被適當地摻雜後 的前載面立視圖， 圖6為根據本發明建構的裝置於n+及“離子植佈後的前截 面立視圖， 圖7為展示根據本發明的靜電放電保護裝置代表性樣品 的前截面立視圖。 較佳具體實施例的詳細描述 根據本發明建構的裝置結構物不需要準備特殊材料。假 设超薄絕緣體上矽的厚度是如此的薄，使得裝置需要凸起 的源極與汲極。對於頂層矽膜厚度小於5 〇奈米的情況下， 這個假設破實真實的成立而且製程不需要梦酸化 (silicidation)的源極與汲極。 首先參考圖1，在此較佳具體實施例中為氧植佈所隔離 的基板10包括單晶石夕層12及氧化物層14。氧化物層丨4厚产 介於1 0 0奈米到3 00奈米之間。 Λ
第6頁
第7頁
構物覆且且及Λ離子/入;其在此為猶後的步驟。此結 摻雜區祕产 田光阻去除後，蝕刻以形成閘極電極3 6。 、°°域在此也視為選擇性導電區域。 積i ί ’對於複石夕晶間極36氧化物層38以化學氣相沉 (圖4 地蝕刻以生成側壁氧化物。石夕層4〇，42及44 晶芦卜以^選擇性遙晶方法成長’其僅在別的石夕層或是複矽 ^ 成長。新成長的石夕層並未摻雜。 μ Σ +個生成靜電放電保護裝置的步驟為擴散。對本發明 :静：放電保護裝置之組裝，這是唯一額外需要的製程步 钊1 1 〇 構物在3 〇分鐘到3小時之内加熱到溫度介於8 5 〇 °C j 5〇°C之間。此為再分佈矽島區22， 24， 26及28内的摻 雜物到沉積的磊晶矽層40，42及44 ,使結果為先前所確認 ==22及40結合的摻雜矽區域46、先前所確認區域24及42 結合的^域4 8、先前所確認區域26及44結合的摻雜矽區域 5 〇及先如所確認區域2 8及4 4結合的掺雜矽區域5 2。通道區 域内總摻雜物將在每平方公分1 .丨個的數量級上。因 此，若摻雜物均勻的分佈頂層矽及磊晶矽層的摻雜密度將 在每立方公分5 . 1 Ο!6個到每立方公分丨〇 . i 〇n個的數量級 内0 額外層.及結構物的組裝參考圖6。在這三個被描述的裝 置範例中，為了 η+及p+佈植該結構物佈覆以光阻使結果為 n+區域54、56、n+區域58、60、ρ+區域62及n+區域64。 接著，整個結構物以化學氣相沉積覆以氧化層6 6。該結
O:\57\57610.PTD 第8頁 407359 五、發明說明（5) — 構物覆以光阻以提供接觸孔洞及金屬化的蝕 金屬接觸點68、70、72、74、76、78 Μη 使、，。果為 (s_ck) n型金屬氧化物半導體18 速移立回 到金屬閘極裝置具有一個連接到問極與源極的3雷主忍 該結構物PN接面的電流操作能力為 . 电極。
T mi
TcpS? 的倍數；其值大於前習技藝的結構物.在具 擇=ΡΙ層的25奈米上層_例中，裝置的電‘厚選 力為5倍大於由相同表面積製作的前習技藝裝置。如 要較大的保護或較小的靜電放電裝置區域=時'較需 性磊晶膜也可以使用。 @ ^擇 雖然在此只有展示迅速移回n型金屬氧化物半導 控整硫器區域’藉由此處所描述的添加擴散步驟 靜電放電裝置也可以組裝.在需要矽酸化製程的情=ς匕 必須使用額外的光罩以避免靜電放電裝置的矽酸化二—^ 適當的組裝，對於1 00奈米選擇性EP t所升起的源極/ 製程串接電阻值是足夠低到矽酸化製程不會有增加裝置效 能。 又 雖本發明之一種較佳具體實施例被揭露，可以體 外深入修改及變化可以做到的而不會偏離本發明 加聲明的範圍。 疋義附

Claims (1)

  1. _ 407359 六、申請專利範圍 1. 一種在超薄絕緣體上矽靜 板；包括在ίΐ保護袭置之方法，其 於所選擇的絕緣區域與摻雜過導電層’、生； = ΐ = 再'分佈穆雜Ϊ:性導電層；加熱基板 遲入岛日日生長的石夕層，Ά穿忐 由換雜-a 呤紝-札A Μ / 成結構杨$雜過的選擇性區域 省結構物金屬化。 中額外恩u 9上* 4击 二 貝外層的組裝以及將 2.如申凊專利範圍第I項之方 30分鐘到3小時内加熱約85〇它到，其中該加埶包含 日3,如申請專利範圍第2項之方之間。 、 f f :每平方公分1 . 1012個到每爷/中該摻雜包含以劑 此里；丨於約1 〇仟電子伏特到40仟♦方公分5 .〗〇丨3個之間、 植入而在磊晶成長矽中離子濃度二，伏特的二氟化硼離子 個。 為每立方公分1 .10” 4. 如申請專利範圍第丨項之方法 量在約每平方公分1 .丨〇12個到每’其中該摻雜包含以劑 能量介於約1 0仟電子伏特到4〇仔電方公分5 . 1 Ο”個之間、 植入而在蟲晶成長石夕中離子濃 ^子伏特的二氟化蝴離子 個。 '又約為每立方公分1 . 1 〇17 5. —種在超薄絕緣體上矽其缸 改良方法，立Φ罝曰功甘α 土板生成靜電放電保護裝置之 改良方法其中早β曰矽基板的製備 緣區域及選擇性導電區域、暮 3已3隹/、上生成，..邑 ^ ^ Γ? 1Α-· « /, 導電性區域被摻入摻雜物、在 a L , ^ ^ 心雜的選擇性導電區域磊晶生長矽 層，此改良包含將基板及在复μ "上升成的結構物加熱以再分
    第10頁 O:\57\57610.PTD 407359 六 申請專利範圍 —__ 少雜物由摻雜過的選性導電區域進入磊晶 。 欠的石夕 q η八 把固罘D J貝之万泫，丹1Γ轸；！ 7刀,^ 3小時内加熱約8 5 0 °C到11 5 0 °C之間 ί β馆—七法，其中該摻雜人、 、 ， 3以齊丨f 卜承古公公5 * 1 ru 3 …4 1 〇刀口熱約8 5 0 °C i 在：：：專利範圍第6項之方…… 能量介f紅IV1012個到每平方公分5 ·1013個之間 仔雷早俠特的二备A _ ，申請專利範圍第5項之方法，其中該加熱 鐘到3小時内加執約π糾n 5fi π之間。3在約 能 植 個 旦入 A刀1 . 1〇12個到每丰方 里"於約1 0仔雷4 \丨日j、 入而在遙晶成長電子伏特Γ氣化蝴離子 。 7中離子浪度約為每立方公分1 . 1〇17 8·如申請專利範圍 量在約每平方公分丨 =之方法，其中該摻雜包含以劑 能量介於約1 〇仟電子012個到每平方公分5 . 1 〇u個之間 植入而在磊晶成長妙中=到40仟電子伏特的二氟化硼離： 個。 中離子濃度約為每立方公分i ·1〇17
    O:\57\57610.PTD 第11頁
TW088104066A 1998-05-20 1999-03-16 A method of forming an ultra-thin SOI electrostatic discharge protection device TW407359B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/082,084 US6080612A (en) 1998-05-20 1998-05-20 Method of forming an ultra-thin SOI electrostatic discharge protection device

Publications (1)

Publication Number Publication Date
TW407359B true TW407359B (en) 2000-10-01

Family

ID=22168973

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088104066A TW407359B (en) 1998-05-20 1999-03-16 A method of forming an ultra-thin SOI electrostatic discharge protection device

Country Status (6)

Country Link
US (1) US6080612A (zh)
EP (1) EP0959497B1 (zh)
JP (1) JP3792930B2 (zh)
KR (1) KR100281397B1 (zh)
DE (1) DE69932564T2 (zh)
TW (1) TW407359B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6388289B1 (en) * 1999-01-28 2002-05-14 Oki Electric Industry Co., Ltd. Semiconductor device having electrostatic discharge protection circuit
JP2001077368A (ja) * 1999-09-03 2001-03-23 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP4573963B2 (ja) 2000-08-08 2010-11-04 ルネサスエレクトロニクス株式会社 半導体装置
CN100452392C (zh) * 2003-05-22 2009-01-14 统宝光电股份有限公司 具厚膜多晶硅的静电放电防护元件、电子装置及制造方法
US6913959B2 (en) * 2003-06-23 2005-07-05 Advanced Micro Devices, Inc. Method of manufacturing a semiconductor device having a MESA structure
CN114361256A (zh) * 2021-12-28 2022-04-15 中国电子产品可靠性与环境试验研究所（（工业和信息化部电子第五研究所）（中国赛宝实验室）） 二极管结构及其制备方法、半导体器件结构及其制备方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0147249B1 (en) * 1983-09-19 1989-01-18 Fairchild Semiconductor Corporation Method of manufacturing transistor structures having junctions bound by insulating layers, and resulting structures
JPH0738435B2 (ja) * 1986-06-13 1995-04-26 松下電器産業株式会社 半導体装置の製造方法
US5930638A (en) * 1993-07-12 1999-07-27 Peregrine Semiconductor Corp. Method of making a low parasitic resistor on ultrathin silicon on insulator
KR0142797B1 (ko) * 1994-06-17 1998-08-17 문정환 실리콘-온-인슐레이터구조의 제조방법
US5889315A (en) * 1994-08-18 1999-03-30 National Semiconductor Corporation Semiconductor structure having two levels of buried regions
US5610790A (en) * 1995-01-20 1997-03-11 Xilinx, Inc. Method and structure for providing ESD protection for silicon on insulator integrated circuits
KR100331296B1 (ko) * 1995-12-20 2002-06-20 클라크 3세 존 엠. 에피택셜 핀치 저항기 및 그 형성 방법
FR2746544B1 (fr) * 1996-03-20 1998-05-15 Commissariat Energie Atomique Substrat de type silicium sur isolant pour la fabrication de transistors et procede de preparation d'un tel substrat
FR2756104B1 (fr) * 1996-11-19 1999-01-29 Sgs Thomson Microelectronics Fabrication de circuits integres bipolaires/cmos
FR2758004B1 (fr) * 1996-12-27 1999-03-05 Sgs Thomson Microelectronics Transistor bipolaire a isolement dielectrique

Also Published As

Publication number Publication date
KR19990087887A (ko) 1999-12-27
EP0959497A1 (en) 1999-11-24
EP0959497B1 (en) 2006-08-02
JPH11330439A (ja) 1999-11-30
JP3792930B2 (ja) 2006-07-05
KR100281397B1 (ko) 2001-02-01
DE69932564D1 (de) 2006-09-14
US6080612A (en) 2000-06-27
DE69932564T2 (de) 2007-10-25

Similar Documents

Publication Publication Date Title
JP2577330B2 (ja) 両面ゲ−ト静電誘導サイリスタの製造方法
TW494481B (en) Semiconductor device and manufacturing method thereof
TW497252B (en) Process of manufacturing semiconductor device
JP4793293B2 (ja) 炭化珪素半導体装置及びその製造方法
JP3184320B2 (ja) ダイヤモンド電界効果トランジスタ
TW200915434A (en) Blocking pre-amorphization of a gate electrode of a transistor
JPH07114184B2 (ja) 薄膜形シリコン半導体装置およびその製造方法
US4597163A (en) Method of improving film adhesion between metallic silicide and polysilicon in thin film integrated circuit structures
JP2836790B2 (ja) ダイヤモンド薄膜へのオーミック電極形成方法
JPS58115864A (ja) 半導体装置
JP2003318409A (ja) 半導体装置及びその製造方法
CN117253905A (zh) 一种具有浮岛结构的SiC器件及制备方法
JPH0799318A (ja) ダイヤモンド薄膜電界効果トランジスタ及びその製造方法
TW407359B (en) A method of forming an ultra-thin SOI electrostatic discharge protection device
WO2019119958A1 (zh) SiC功率二极管器件的制备方法及其结构
TW546836B (en) Semiconductor device and a method of manufacturing the same
CN108257856A (zh) 耐高温低功耗的SiC MOSFET功率器件的制备方法及其结构
JPH03173442A (ja) 接合形電界効果トランジスタ及び作製方法
TW200405471A (en) Semiconductor device and method of manufacturing semiconductor device
JPH0828502B2 (ja) 双方向性の電力用縦形ｍｏｓ素子およびそれの製造方法
WO2017161645A1 (zh) 薄膜晶体管及其制作方法、以及显示装置
TW200405431A (en) Method for manufacturing thin film transistor
TW563188B (en) Semiconductor device and method of manufacturing the same
JPH03101169A (ja) 半導体デバイス作製方法
CN111048523A (zh) 阵列基板及其制备方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent