TW401655B - Internal power circuit - Google Patents

Description

i1 A7 二： B7 五、發明説明（1 ) [發明所靥的技術領域] 本發明係關於一種發生半導體裝置中的預定電平電壓的 電路，特別是關於一種降低外部電源電壓而生成內部電源 1 '· . · 電壓的内部電源電路構造，更具體的是關於一種低消耗電 力的内部電源電路構造。 [習知技術] 經濟部中央標隼局員工消費合作社印製 有時在半導體積體電路内需要供給不依靠外部電源電壓 之一定電壓電平電壓的電壓源。作為這種情況，有如下的 情況。為了高密度、高積體化，而使為構成元件的半導體 元件细微化。由於所细微化的半導體元件其耐壓降低，所 Μ Μ這種所细微化的半導體元件為構成元件的半導體積體 電路需要降低其電源電壓（動作電源電壓）。然而，實用上 有時不能降低外部電源電壓。例如大記憶容量DRAM(動態 隨機存取記憶體）的情況，從元件的耐壓、動作速度及消 耗電力等觀點來看，可降低電源電壓（動作電源電壓）。然 而，為外部裝置的微處理機及邏輯LSI(大規模積體電路） 等，其構成元件不如DRAM细微化，所Μ那些電源電壓不能 像DRAM的電源電壓那樣降低。因此，使用DRAM及微處理機 等構築系統時，作為系統電源，使用微處理機及邏輯LSI 等需要的高電壓電平電源電壓。 系統電源，即外部電源電壓比較高時，在DRAM等需要低 動作電源電壓的半導體裝置方面，設f生内部降低外部電源 電壓而發生内部電源電壓的電路（內部降壓電路）。 圖20為概略顯示具備這種内部降壓電路的例如為DRAM之 4 (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部中夬標準局員工消費合作杜印製 401655 ' ............. ...........A7…....... .............. B7 五、發明説明（2 ) 半導體裝置全體構造的圖。在圖20中，半導體裝置900包 含傳達給與電源端子901之外部電源電壓EXV的外部電源線 902;傳達給與他方電源端子（以下稱為接地端子）903之他 务電源電壓（K下稱為接地電壓）Vss的他方電源線（K下稱 為接地線）904;及，K外部電源線902及接地線904上的電 壓EXV及Vss為兩動作電源電壓而動作，降低外部電源電壓 EXV而在内部電源線906上發生內部電源電壓VCI的內部降 壓電路905。此內部降壓電路905的構造說明於後，但此內 部降壓電路905具備K下功能：在外部電源電壓E XV的一定 範圍內，發生不受其變動影響的安定内部電源電壓VCI。 半導體裝置900更包含Μ内部電源線906及接地線904上 的電壓VCI及Vss為兩動作電源電壓而動作的內部電源使用 電路907;及Μ外部電源線902上的外部電源電壓EXV及接地 線904上的接地電壓Vss為兩動作電源電壓而動作的外部電 源使用電路9 0 8。此外部電源使用電路9 0 8連接輸出Λ轉冬 909，具備擔任和外部裝置之介面的功能。在半導體裝置 900内部，藉由使用内部降壓電路905而生成預定電壓電平 的内部電源電壓VCI，保證為其主要構成元件之内部電源 使用電路907所含的元件耐壓，同時謀求信號振幅減低改 善動作速度及低消耗電力化。 圖21為概略顯示圖25所示之内部降壓電路905構造的圖 。在圖21中，内部降壓電路905包含從給與外部電源端子 901的外部電源電壓EXV發生一定電壓電平之基準電壓Vref 的基準電壓發生電路910;比較内部電源線906上的內部電 本紙張尺度適用中國國家標準（CNS ) Α4規格（2ΙΟΧ297公釐） -------„----- (請先鬩讀背面之注意事項再填寫本頁) 訂 Q, -5 - 經濟部中央標準局員工消費合作社印製 401655 . i' r —……—............................................ ； A7 .....\ B7 五、發明説明（3 ) 源電壓VCI和基準電壓Vref的比較電路912;及，Μ依照此 比較電路912的輸出信號從外部電源端子901供給内部電源 線906電流的ρ通道M0S電晶體（絕緣閘型場效電晶體）914所 構成的驅動元件914。比較電路912於其正輸入接受內部電 源906上的內部電源電壓VCI，於負輸入接受基準電壓Vref 。比較電路912通常為差動放大電路所構成，差動地放大 內部電源電壓VCI和基準電壓Vref。其次，就動作加Μ簡 單說明。 從基準電壓發生電路910發生不依靠外部電源電壓EXV之 一定電壓電平的基準電壓Vref。內部電源線906上的内部 電源電壓VCI比此基準電壓V「ef高時，比較電路912的輸出 成為高電平，使驅動元件914成為斷開狀態。在此狀態下 ，不產生從外部電源端子90 1供給内部電源線906電流。另 一方面，内部電源電壓VCI比基準電壓Vref低時，使比較 電路912的輸出信號依照内部電源電壓VCI和基準電壓Vref 之差成為低電平，驅動元件914的導電率變大（成為導通狀 態）*驅動元件914從外部電源端子901供給内部電源線906 電流，使内部電源電壓906的電壓電平上升。利用比較電 路912、驅動元件914及內部電源線906的反饋環路，將内 部電源電壓VCI維持在基準電壓Vref的電壓電平。 [發明欲解決之課題] 圖22為顯示圖21所示之比較電路912具體構造一例的圖 。在圖22中，比較電路912包含構成比較內部電源電壓VCI 和基準電壓Vref之差動鈒的η通道M0S電晶體NT1及NT2;及 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐） 〇 (請先閲讀背面之注意事項再填寫本頁) ΙΦ------ΐτ------ "mi . - I HI - -- I n I— I I I n _i6S5 經濟部中央標隼局員工消費合作社印製 A7 B7 五、發明説明（4) 構成供給電晶體NT1及NT2電流之電流鏡電路的p通道MOS電 晶體PT3及PT4。M0S電晶體PT3從外部電源線 902供給M0S電 晶體NT1電流。MOS電晶體PT4從外部電源線90 2供給MOS電 晶體NT2電流。MOS電晶體NT1及NT2之璩極透過電流源CT5 連接接地線904。M0S電晶體PT3互相連接閘極和漏極，構 成電流鏡電路的主鈒。M0S電晶體PT3及PT4的尺寸相同時 *和流經M0S電晶體PT3的電流相同大小的電流會流經MOS 電晶體PT4。 其次，就動作加Μ簡單說明。内部電源電壓VCI比基準 電壓Vref高時，MOS電晶體ΝΤ1的導電率比M0S電晶體ΝΤ2的 導電率大，透過M0S電晶體NT1流動的電流比透過MOS電晶 體NT2流動的電流大。此M0S電晶體NT1從M0S電晶體PT3被 供給電流。M0S電晶體PT4供給M0S電晶體NT2透過此M0S電 晶體PT3流動的電流之鏡電流。由於M0S電晶體NT2不能全 部釋放從M0S電晶體PT4所供給的電流，所Μ節點920的電 位上升，圖21所示之驅動元件914的電導變小*停止從外 部電源端子901供給内部電源線906電流或減少供給電流量。 另—方面，内部電源電壓VCI比基準電壓Vref低時，相 反地透過M0S電晶體NT2流動的電流比透過M0S電晶體NT1流 動的電流大。由於M0S電晶體PT3供給流經M0S電晶體HT1的 電流’所Μ相應地透過M0S電晶體PT4流動的電流變小，來 自此M0S電晶體ρΤ4的電流全部透過M0S電晶體ΝΤ2及電流源 CT5釋放到接地線904。因此，節點920的電位降低，驅動 元件914的導電率變大，從外部電源端子901供給内部電源 本紙張尺度適用中國國家標準（CNS ) A4規格（21〇χ297公幻 ----I — (請先閱讀背面之注意事項再填寫本頁) 、?τ ............. 一 A7 .乂 B7 五、發明説明（5 ) 線906電流。 使用如上述的電流鏡型差動放大器構成比較電路時*在 外部電源線902和接地線904之間，一定電流透過定電流源 I .. CT5流動。於備用周期時，藉由使此定電流源CT5成為切斷 狀態，可減低此比較電路912的消耗電流。然而，於活性 周期時（半導體裝置實際動作的周期），由於經常一定電流 從外部電源線902流到接地線912，並且電流鏡型差動放大 器為電流驅動電路，需要流過比較大的電流（為了使節點 920的電位Μ高速變化），而要求定電流源CT5流過比較大 (請先聞讀背面之注意事項再填寫本頁) 動 一 電 驅。生 壓 動生發 降 驅發力 部 路面電 内 電方耗 的 大路消 力 。 放電低。電 題動之用路耗 問差壓可電消 的型電種源低 大鏡部一電種 較流内供部 一 比電的提內供 流用平係之提 電使電 的壓係 耗由壓 目電的 消藉 電之部目 有在定明內他 此係一發的其 因題成本平之 , 問生 ，電明 流種而 Μ 壓發 電這件所電本 的元 定 路 經濟部中央標隼局員工消費合作杜印製

準體 基 晶 一 電 第OS S--M 接 極 閘 在 備 具 路 電 源 電ΜΟ 部一 内第 Μ之型 段 月 Μ 一 S' IfST 夂一一 題^00 帛關壓 ΓΜS 第 此 接 遴 禮 骨 晶 電 Μ 自 各 的 間 之ΜΟ 點 二 節第 部 型 内電 一 導 第 二 和第 禮 晶 8 個 一 少 至 的 作 Τ08Π 態 模 體 極 輸 壓 電 β, 咅 内 和 點 節 源 電 接 ί a 壓基 電部 的內 上的 點極 節閘 部之 內體 一 晶 第電 5.cS 從 ο 及 體 晶 電 構 機 下 Μ 含 包 構 機 生 發 壓 ΜΟ電 出準 輸基 mi/ TJ 與部 給內 MO而此 出壓 。 輸電構 的準機 間基生 之二發 點第壓 節成電 出生準 8 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 4016B5 / 上’. _，....................Α7 '一; ...... Β7 五、發明説明（6 ) :抵銷對於輸出到內部電壓輸出節點的電壓值之第一、第 二及輸出MOS電晶體具有的臨界電壓影盤。 關於第二發明之内部電源電路具備在閘極接受第一基準 讀壓的P通道第一 Μ 0 S電晶體、連接電瓛節點和内部電壓輸 出節點之間的η通道輸出MOS電晶體及從來自第一 MOS電晶 體的電壓生成第二基準電壓而給與輸出MOS電晶體之閛極 的内部基準電壓發生機構。此内部基準電壓發生機構包含 連接此第一 MOS電晶體和第一内部節點之間的各自Μ二極 體模態動作的至少一個η通道MOS電晶體及抵銷對於輸出到 内部電壓輸出節點的電壓值之第一、第二及輸出MOS電晶 體具有的臨界電壓影響的機構。 經濟部中央標準局員工消費合作社印製 關於第三發明之内部電源電路具備在閘極接受第一基準 電壓，Κ生成比此第一基準電壓高的第二基準電壓的源跟 隨模態動作的Ρ通道第一 MOS電晶體；及，在閘極接受此第 一 MOS電晶體之源極電位，Μ從電源節點供給内部電壓輸 出節點電流的源跟隨模態動作的η通道輸出MOS電晶體。第 一 MOS電晶體結合成其源極透過電阻元件接受比施加於電 源節點的電壓高的電壓。 關於第四發明之內部電源電路具備在閘極接受第一基準 電壓，Μ源跟随模態傳達此第一基準電壓而生成比第一基 準電壓低的基準電壓的η通道第一 MOS電晶體；Μ電源節點 和内部電壓輸出節點之間所結合的源跟隨模態動作的η通 道第一輸出MOS電晶體；及，從第一 MOS電晶體傳達的電壓 生成比第一基準電壓高的第二基準電壓而施加於第一輸出 —9 — (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) Μ規格（210X 297公釐） 4〇16|5 A7 B7 五、發明説明（7 ) MOS電晶體之閘極的第一内部基準電壓發生機構。此内部 晶 ϋ S 輸SS 壓Μ0 電出 部輸 内一 於第 對及 銷 抵 構 S 8Χ ο 機 Μ 下一 W第 含之 包值 構壓 機電 生部 發内 壓的 電上 準點 基節 模 隨 跟 源Μ 從 構 機 生 發 壓 電 準 基 Β· ώ口 內 ..'.ο , 響面 影方 壓明 電發 界一 臨第 的在 體 第Me 的出 作輸 動與 態給 , 電 生 S 壓Μ0 電出 的輸 出 〇 輸極 證 間 晶 之 電體 晶 電 ο Μ 而 壓 電 準 基二 第 成 電 極 閘 其 照 依 擭 晶 電 部 内 給. 供 點 節 源 電 從 差 壓M0 電出 的輸 上 " 點此 節因 出 。 輸流 壓電 電點 部 節 內出 和輸 位壓 電 準 基 行 進 身 本 體 晶 電 (請先閱讀背面之注意事項再填寫本頁) 較 比 的 壓 電 部 內 和 壓 流 電 酤 ΒΗ^ 節 出 路 電 較 比 輸為生 壓作壓 s s B 部大準 內放基 給動一 供差第 而型從 果鏡是 結流只 較電構 比之機 該知生 習 如 用 使 需 無 照 依 發 壓 電 準 基 Β, 咅 內 晶 電 S ο Μ 出 輸 與 給 電 S ο Μ 於 對 銷 抵 於 而.由 壓 ， 電外 準此 基。 二 流 第電 成耗 消壓 低電 減界 可臨 ，的 極有 閘具 之體 體晶

St 動 響 影變 之性 特平“ 電iff 壓i 電的 體 晶 壓電 ss« 部Mo 内而 之更 即 以 數 參 造 製 因 受 不 也 ΠΒΖΠ 變 種 這 對 變 響 經濟部中央標隼局員工消費合作杜印製 ο Μ 1 第 道 通 ο Ρ 壓的 電作 部 動 内 態 的模 平隨 電跟 壓源 電 Μ 望從 希 ， 所面 成方 生明 地發 定二 安第 可在 第 成ΜΟ 生 一 壓第 電 〇 的極 出閘 輸之 體 體 晶 晶 電電 ΜΟ給 出達 輸傳 道 態 通模 1随 跟 源 是 只 澧 晶 電 第 的MO 極出 閘輸 該。 與小 與 給 而 壓 電 準 基 流 電 耗 消 其 壓 電 望 希 所 成 生 而 壓 電 準 基 跟 源Μ 壓 電 準 基二 第 此 受 接 極 在 擭 晶 電 出 輸 道 通 η 態到 模達 隨傳 跟而 源壓 M電 體部 晶内 ©& 勺 OS低 彳壓 電 的 點 節 此源 ’ 電 此與 因給 〇 比 作成 動生 態 -模作 隨動 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） -10- 401615 ., ................. .......... ............. .-. .................. ... ..... . ·... ....... A7 , B7 五、發明説明（8 ) 内部電壓輸出節點。輸出M0S電晶體進行内部電壓和第二 基準電壓的比較，不產生任何比較的電流消耗，可實現低 消耗電流特性。内部基準電壓發生機構並且只是從第一 MOS電晶體生成的電壓生成第二基举電壓，並且只是被要 求驅動輸出MOS電晶體之閘極電位，因此只是要求小的電 流驅動力，可用低消耗電流生成第二基準電壓。此外，對 於第一 M0S電晶體及輸出MOS電晶體具有的臨界電壓之内部 電壓的電壓電平的影響為內部基準電壓發生機構所抵銷， 所Μ即使因製造參數的變更而MOS電晶體的主要特性變動 ，也不受這種變動的影響，可安定地生成所希望電壓電平 的内部電壓。 在第三發明方面，第一 M0S電晶體Κ源跟隨模態動作， 經濟部中央標準局員工消費合作社印製 從第一基準電壓生成比此第一基準電壓高的第二基準電壓 ，只是Μ源跟隨模態動作，要生成此第二基準電壓，不需 要大的電流，可用低消耗電流生成第二基準電壓。依照此 第二基準電壓，輸出M 0S電晶體Κ源跟隨模態動作，從電 源節點供給内部電壓輸出節點電流，因此從此第二基準電 壓將只是輸出Μ 0 S電晶體的臨界電壓低的電壓輸出到內部 電壓輸出節點。只是輸出M0S電晶體Μ源跟隨模態動作而 生成所希望電壓電平的內部電壓，不需要將內部電壓和基 準電壓比較的比較電路，可減低消耗電流。此外，第一 M0S電晶體透過電阻元件接受比電源節點的電壓高的電壓β 因此，施加於此電源節點的電壓和第一基準電壓之差小時 ，也可安定地生成第二基準電壓而給與輸出M0S電晶體， -II - (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) Α4規格（210 X 297公釐） · · - *- · .. .... B7 五、發明説明（9 ) 在施加於電源節點之電壓低的動作環境中，也可安定地生 成所希望電壓電平的内部電壓。 在第四發明方面，第一 MOS電晶體K源跟隨模態傳達第 一基準電壓，此第一 MOS電晶體不要求大的電流消耗，此 第一 MOS電晶體可用小電流生成所希望電壓電平。輸出MOS 電晶體依照來自內部基準電壓發生機構的第二基準電壓， K源跟隨模態動作而從電源節點供給內部電壓輸出節點電 流，可安定地輸出Μ輸出MOS電晶體的臨卩電壓和第二基 準電壓之值所決定的電壓作為此内部電壓輸出節點上的内 部電壓。輸出MOS電晶體本身進行比較動作，所K不需要 比較內部電壓和基準電壓的比較電路，可減低電流消耗。 此外，内部基準電壓發生機構構成如下：抵銷對於此內部 電壓之第一 MOS電晶體及第一輸出MOS電晶體的臨界值電壓 帶來的影響；所Μ此內部電壓成為只為第一基準電壓所決 定的電壓電平，不會受到製造參數的變更造成M 0S電晶體 的臨界值電壓變動影響，可安定地生成所希望電壓電平的 內部電壓。 經濟部中央標準局員工消費合作社印製 [發明之實施形態] 本發明雖然最適當適用於從外部電源電壓生成内部電源 電壓的内部電源電壓發生電路（内部降壓電路），但也可適 用於一般從施加於電源節點（內部電壓源節點）的電壓生成 内部電壓的電路，在Κ下說明中，Μ符號「VCC」表示施 加於電源節點的電壓。 [實施形態1 ] -12- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） 4W6.§§ A71. B7 五、發明説明（10 ) 圖1為顯示為本發明第一實施形態之内部電源電路構造 的圖。在圖1中，內部電源電路包含结合於内部節點3和接 地節點之間，在其閘杨格受基準電壓（第一基準電壓）Vref的 1 I · P通道Μ 0 S電晶體（第一 Μ 0 S電晶體）Q 1 ;結合於電源節點1和 内部節點3之間之高電阻的電阻元件R1;結合於電源節點1 和内部電壓輸出節點4之間，在閘極接受内部節點3上的電 壓的η通道M0S電晶體（輸出M0S電晶體）Q2;及，結合於内部 電壓輸出節點4和接地節點之間的電容量C。 經濟部中央標準局員工消費合作杜印製 (讀先閱讀背面之注意事項再填寫本頁) 電阻元件R1具有比M0S電晶體Q1之導通電阻（通道電阻） 大許多的電阻值。電阻元件R1具有的電阻值最好在允許佔 有面積的範圍內儘量大（例如10ΜΩ :在此狀態下，電源電 壓VCC為5V時，流經此電胆元件R1的電流成為0.5wA，可 實現極低的消耗電流）。Μ 0 S電晶體Q 1只是透過電阻元件R 1 供給微小電流，在飽和領域動作，其閘極-源極間電壓等 於臨界電壓VTP的絕對值。即，此M0S電晶體Q1M源跟隨模 態動作。又，在以下說明中，「Κ源跟隨模態動作」表示 「M0S電晶體的閘極電位和源極電位之差等於其臨界電壓 的絕對值」的狀態。 因此，節點3的電壓大致Μ下式（1)表示： V3 = Vref+ 1VTP1 ...... (1 ) M0S電晶體Q2其閘極電位比漏極電位（電源節點1的電壓 VCC)低，在飽和領域動作，以源跟隨模態動作。因此，此 M0S電晶體Q2的源極電壓，即內部電壓輸出節點（M下只稱 為輸出節點）4上的内部電壓VINTM下式（2)表示： 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） ，〇 401655 • i' '： A7 . ...... B7 五、發明説明（11) V INT = V3-VTH = Vref+ I VTP I -VTN ...... (2) 在此，VTN表示MOS電晶體Q2的臨界電壓。 在式（2)中，右邊三項Vref、丨VTP丨及VTN都具有不依 靠電源電壓VCC的一定值。因此，從輸出節點4所輸出的内 部電壓VINT成為不依靠電源電壓VCC的一定電壓。此外， 式（2)的右邊第二項及第三項具有大致同程度之值且其溫 度係數大致相同，所Μ差值丨VTP丨-VTN大致成為0。在 此，一般M0S電晶體具有溫度相關性：溫度一上升，其臨界 電壓的絕對值就變小。從圖未示的基準電壓發生電路所給 與的基準電壓Vref不具溫度相關性時，此内部電壓VINT的 溫度相關性也大致成為0，不管動作溫度，維持一定的電 壓電平。 如一般所知，作為電源電路所要求的特性，最重要的特 性是負荷電流IL流動時的其輸出電壓變動。茲就負荷電流 I L流到輸出節點4時的特性，說明如下： 設負荷電流IL透過輸出節點4流動時的輸出電壓為VINT’ ，則Μ下式（3)給與負荷電流IL: 經濟部中央標準局員工消費合作社印製 IL= ( /S /2) (V INT-V INT ' ) 2 =(β /2) (Vref + I VTP I -VTN-V INT ' ) 2 · ··· 在此，/8為MOS電晶體Q2的導電係數，以下式（4)表示： /3=/30- W/L ...... (4) /9 0表示MM0S電晶體Q2中的電子移動度和單位閘極電容 量所表示的單位導電係數，L及W分別表示M0S電晶體Q2的 閘長及閘寬。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) -14 - 401655 s, A 7 B7 五、發明説明（12) 從式（3 )得到下式：

Vref+I VTP I - VTN-V I NT 1 = ( 2 · IL·/β 內部電源電壓VINT( = Vref+| VTPI -VNT)為電流不流到 M0S電晶體Q2時之輸出節點4的內部電壓。即，係M0S電晶 體Q2的閘極-源極間電壓等於此M0S電晶體Q2臨界值電壓 VTH的狀態，這種情況，電流幾乎不流到M0S電晶體Q2。因 此，内部電壓VIN和VINT’之差△ VINT表示負荷電流IL流動 時之輸出節點4的電壓變動。Μ下式（5)給與此電壓變動八 VINT： Δ V INT= (2 · 11/β )……（5)14 作為一般的使用條件，於將負荷電流IL為150m A時的電 壓變動△ V IHT設定成0. IV程度時，M0S電晶體Q2的單位導 電係數/50為40WA/V2程度，以下式給與設其閘長為0.4 w m時的閘寬W : W = 2 · IL · 1/ {β 0 · (Δ V ΙΝΤ) 2 ) =2 · 150 · 10 - 3 0.4/ (40 x 10 ~ 6 · 0. 12 ) = 120 · 1 0 - 3 / (400 · 10 - 9 ) 經濟部中央標準局員工消費合作社印製 =0.3· 106 (w m) 此外，如圖2(A)所示，考慮單純佈置此輸出MOS電晶體 Q2的情況。在圖2(A)中，閘極G的寬度W決定為0.3· 106 wm，閘極G的長度L及漏極D及源極S的長度也相等定為0.5 wra。這種情況，MOS電晶體Q2的佔有面積成為1.5wm· 3 ·105=4.5·105 μπι2 。此一大小在一般所使用之50mm2 尺寸的半導體晶片中只佔有0 . 9 程度的面積，不會伴隨晶 -15- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 401655 '' A7 B7 五、發明説明（13 ) 片面積的增大，可容易實琨具有充分大小電流供給能力的 M0S電晶體Q2。 此外，如圜2 ( B )所示，若將Μ 0 S電晶體Q 2形成「梳形形 I .. 狀」，則此Μ 0 S電晶體Q 2的佔有面積可減低到最大約1 / 2程 度。此處，在圖2(B)中，漏極領域D(D1〜Dn)及源極領域 S(S1〜Sn)交互隔開間隔配置且在鄰接的漏極領域D(D1〜 Dn)及源極領域S(S1〜Sn)之間配置閘極G(G1〜Gx)。漏極 領域D1〜Dn共同連接漏極線DL，漏極領域S1〜Sn共同連接 源極線SL，閛極G1〜Gx共同連接閘極線GL。 藉由此圖2(B)所示的連接，如圖2(C)所示，可實現並聯 連接多數M0S電晶體的構造。在圖2(C)中，具有閛極G1及 G2的M0S電晶體係源極S1共同，分別具有閘極G2及G3的M0S 電晶體共有漏極領域D2。因此，閘極Gl-Gx之數成為漏極 領域（或源極領域）之數的大致兩倍。因此，可設鬧極 G 1 - G X寬度為上述之值的1 /( 2 · X )倍，Μ 0 S電晶體Q 2的佔有 面積成為X · 1 /( 2 · X )= 1 / 2 •可締小佔有面積到大致一半。 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 如圖3(A)所示，於負荷電流IL直流地變化時，可具有十 分大的電流驅動力供給負荷電流I L。然而，藉由利用來自 此輸出節點4的内部電壓VINT的電路，在備用狀態的電路 會動作而急劇消耗大的電流，如圖3(B)所示，有時負荷電 流（消拜電流）I L會交流地變化。為了與這種交流的負荷電 流IL變化對應，在輸出節點4設置電容量C。利用充電到電 容量C的電荷，藉由供給此交流地變化的電流，補償Μ 0 S電 晶體Q2的回應遲媛|生成一定電壓電平的内部電壓VINT。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 401655 ' A7 B7 五、發明説明（l4 )

即，利用電容量c的充電電荷，藉由補償交流地變化的消 耗電流，可防止因此急劇變化的消耗電流而内部電壓VINT 急劇降低，可安定地供給所希望電壓電平的内部電壓VINT。 * : 於利用來自輸出節點4的内部電壓VINT之内部電路（圖未 示）動作時，電流不會急劇變化，僅直流地負荷電流I L變 化時或交流地變化的電流小時，電容量C無需特別設置。 [變更例1 ] 圖4為顯示本發明第一實施形態之内部電源電路第一變 更例構造的圖。在圖4中，在電源節點1和內部節點3之間 配置Μ電阻模態動作的p通道Μ 0 S電晶體Q 3。Μ 0 S電晶體Q 3 之閘極結合於接地電位。取代圖1所示的電阻元件R 1，藉 由使用Ρ通道MOS電晶體Q3，可得到Μ下優點：ρ通道MOS電 晶體Q3使用電洞作為其載子，此電洞與電子相比，移動度 小。因此，Ρ通道Μ 0 S電晶體Q 3 —般驅動力小，導電係數/3 小。因此，與使用多晶矽型電阻元件的情況相比，使用Ρ 通道MOS電晶體Q3時，可充分加大每單位面積的電阻值， 經濟部中央標準局員工消費合作社印製 (請先閲讀背面之注意事項再填寫本頁) 相應地可縮小電阻元件的佔有面積。Μ 0 S電晶體Q 3的導通 電阻（通道電阻：Μ 0 S電晶體Q 3的閘極連接接地電位，Μ 0 S電 晶體Q3經常在導通狀態）可依據其通道領域的表面雜質濃 度決定為適當之值。 作為Μ 0 S電晶體Q 3，也可Κ使用閘極電極结合於電源節 點1的η通道Μ 0 S電晶體。若η通道Μ 0 S電晶體的通道電阻十 分大，則可得到同樣的效果。 本紙張尺度適用中國國家標準（CNS ) Α4規格（210 X 297公釐） 一 £7 - A 7 B7 五、發明説明（15) [變更例2] 圖5為顯示本發明第一實施形態之第二變更例構造的圖 。在圖5所示的第二變更例方面，MOS電晶體Q1的源極（節 點3)结合於透過電阻元件R1施加高電壓VCCH的升壓節點5 。其他構造和圖1所示的構造相同，在對應部分附上同一 參照號碼。 此高電壓VCCH是比電源電壓VCC高的電壓。例如在半導 體記憶裝置方面，可將升壓電壓Vpp傳達到選擇字線上。 可利用這種升壓電壓Vpp作為高電壓VCCH。藉由利用此高 電壓VCCH，可得到Μ下的優點： 藉由MOS電晶體Q1之源跟隨模態的動作，將電壓Vref + I VTPI傳達到節點3。基準電壓Vref和電源電壓VCC之差 小時，考慮需要比電源電壓VCC提高節點3之電位的狀態。 這種情況，由於電流不流到電阻元件R1，所M MOS電晶體 Q 1 Κ源跟隨模態不動作，維持斷開狀態，節點3不能生成 所希望電平的電壓。因此，藉由將電胆元件R1的一方端連 , ----II (請先閱讀背面之注意事項再填寫本頁)

、1T 壓 電 高 受 接 接 準 基 和 C C V 壓 電 源 電 使 即 5 酤 atttt 節 壓 升 的 經濟部中央標準局員工消費合作杜印製 上 3 壓 電 源 點電 節及 在遍 Μ , 可此 也因 » 0 時生 近發 接地 ef定 vr安 壓壓 的 ’ 平圍 電範 壓的 電泛 望廣 希CC 所/ 使 成 生 地 定 安 上 3 壓 電 B- 咅 内 的 平 電 點望 節希 在所 可出 輸 可 地 應 相 壓 電 的 平 電 望 希 所 所 5 M0點 的 節 作壓 動升 圖態於 此模加 在阻施 , 電 。 又的果 示效 4 的但 圖 樣 ， 如同與 M到給 用得部 R1M 外 件可從 元也可 阻，CH 電換VC , 置 壓 面體電 方 晶高 造電的 ^ y - ? 構 的 示 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ 297公釐） AT B7 五、發明説明（16 ) 示 所 下 Μ圆 如 與 給 路 電 的 内 置 裝 一 同 於 設 從 可 也 構 路 電 之 Η C C V 壓 電 高 生 發 部 内 置 裝 體 導 半 在 示 顯 為 的 示 S .作 圖動 。 泵 圖電 的充 例的 一 器 造容 路 電 生 發 壓 電 LL 高 t 生 發 電 用 利 於 用 般 情 的 壓 電 高 的. 高 壓 電 源 電

點 節 源 電 Μ 含 包 路 電位 生電 發地 壓接 ^v IpBT 高點 ’ 節 中地 i6接 圖和 在S

電 作 動 為 S S 電 源 壓， 電作 源 勖 39 電而 的壓 器點 盪節 振將 形合 環耦 的容 號電 信用 衝利 脈， 之間 期之 ί 13 周 及 度 寬 0 底 ο 取 1 定點 預節 有接 具連 生0; 發11 ο IX 黏 節 和 酤 節 到 達 傳 化 變 位10 電點 的 節 4 D o f 酤 W3^ 節 源 電 接 連10 ο 點 10節 器接 容連 電1; 的10 05件 L元 澧 極 二 的 間 之 之 5 點 節 和 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 間的二極元件102;及節點5電壓安定化的安定電容器103。 二極體元件101其陽極連接電源節點1，其冷fe連接節點 105。二極體元件102其陽極連接節點105，其陰極連接節 點5。環形振證器110例如Μ所梯级連接的奇數级反相電路 所構成。二極體元件101及102也可Μ用M0S電晶體構成。 其次，就動作加以簡單說明。 從環形振盪器110輸出到節點10 4的脈衝信號從高電平降 低到低電平，此節點104的信號電位變化就透過電容器100 傳達到節點1 0 5。 節點105因電容器100的電容耦合（充電泵動作）而其電位 降低，但會為二極體元件101所迅速充電，充電到VCC-Vf 的電壓電平。此處，Vf為二極體元件101、102的正向下降 電壓。二極體元件102此時因節點5的電壓VCCH比節點105 的電壓高而在斷開狀態。 本紙張尺度適用中國國家標準（CNS > A4規格（210X 297公釐） -19- 4016S5 A7 B7 五、發明説明（17 從環形振盪器110傳達到節點104的脈衝信號從低電平上 升到高電平，隨著節點104的電位上升，因電容器100的電 容耦合（充電泵動作）而節點105的電位僅電壓VCC再上升（ •： j · 環形振邇器110的脈衝信號振幅為VCC)。隨著節點105的電 壓上升，二極體元件102成為導通狀態，電流從節點105流 到節點5(電容器103的一方電極節點），節點5的電壓電平 依照電容器100和安定電容器10i的電容比（通常10到100) 而上升。節點105和節點5的電壓差一成為Vf，二極體元件 102就成為斷開狀態。藉由反覆此動作，最後節點5之高電 壓VCCH的電壓到達Μ下式所表示的電壓電平： VCCH=2 · VCC-2 · Vf 設VCC = 5V、Vf = 0.7V，高電壓VCCH則成為8.6V，成為比 電源電壓VCC高很多的電壓電平。可極為減少流經連接施 加高電壓VCCH的升壓節點5之電阻R1的電流（由於實現MOS 電晶體Q1之源 跟隨模態的動作）。因此，此圖6所示之高 電壓發生電路的電流驅動力十分小即可，可充分減少此高 電壓發生電路的佔有面積。 經濟部中央標準局員工消費合作社印製 作為此高電壓發生電路，在如前述的動態型半導體記憶 裝置方面，也可K使用為使字線升壓信號等發生而^使用的 升壓電路。即，在半導體裝置内若設置在内部發生高電壓 的電路，則可利用該電路。 如以上，依照本發明第一實施形態，由於構成如下：使 用Μ源跟隨模態動作的P通道MOS電晶體而從基準電壓Vref 生成第二基準電壓，給與發生内部電壓的輸出MOS電晶體 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 20 (請先閱讀背面之注意事項再填寫本頁) _ Ο Λ - 'ύ§ί§55 .................'' Α7 ...... Β7 五、發明説明（18) Q2的閘極電壓；所Μ輸出MOS電晶體Q2M源跟隨模態動作， 可生成所希望電壓電平的內部電壓VINT，不需要比較内部 電壓和基準電壓的比較電路，可實規低消耗電流的内部電 .： 壓發生電路。 [實施形態2] 圖7為顯示為本發明第二實施彤態之内部電源電路的構 造的圖。在圖7中，內部電源電路具備從K源跟隨模態動 作之MOS電晶體Q1的輸出電壓生成第二内部基準電壓而給 與輸出MOS電晶體Q2之閘極的内部基準電壓發生電路10。 此内部基準電壓發生電路10包含互相串聯連接電阻元件R1 和MOS電晶體Q1之間且各自二極體連接（M二極體模態動作 )的η通道M0S電晶體Q5及Q6 ;連接在閘極接受節點《上的電 壓且其漏極結合於升壓節點5的η通道M0S電晶體Q7與M0S電 晶體Q7之源極和節點6(輸出M0S電晶體Q2之閘極）之間之二 極體連接的（以二極體模態動作）Ρ通道M0S電晶體Q8;及， 連接節點6和接地節點之間之高電阻的電阻元件R2。電阻 元件R1連接升壓節點5。 經濟部中央標隼局員工消費合作社印製

M0S電晶體Q5及Q6使其導通電胆（通道電阻）比電胆元件 R1的電阻值小很多。同樣，M0S電晶體Q7及Q8的導通電阻 (通道電阻）也比電阻元件R2的電阻值小很多。藉此，M0S 電晶體Q5、Q6及Q8W二極體模態動作，此外M0S電晶體Q7 Κ源跟隨模態動作（M0S電晶體Q7的閘極-源極間電壓等於 M0S電晶體Q7的臨界值電壓）。此內部基準電壓發生電路10 如下抵銷對於輸出M0S電晶體Q2形成的内部電壓VINT之M0S 本紙張尺度適用中國國家標準（CNS ) A4規格（210X2.97公釐） (請先閱讀背面之注意事項再填寫本頁) -21 - 1 A 7 7, B7 五、發明説明（19) 電晶體Q1及Q2具有的臨界值電壓帶來的效應（影響）。 MOS電晶體Q1的源極電位是Vref + I VTP丨。由於MOS電晶 體Q5及Q6M二極體模態動作，所下式（6)給與節點3的 電壓V v3 : V3=Vref+ 丨 VTP 丨 +2 · VTN ...... (6) VTN是MOS電晶體Q5及Q6的臨_電壓。在Μ下說明中，假 定η通道MOS電晶體全部具有相同的臨界值電壓VTN，p通道 MOS電晶體具有相同的臨界值電壓VTP。由於節點3的電壓 比升壓節點5的電壓電平低，所MMOS電晶體Q7從其閘極電 壓傳達臨界值電壓VTN部分低的電壓。MOS電晶體Q8K二極 體模態動作，產生電源電路丨VTPI的電壓下降。 因此，Μ下式（7)給與節點6的電壓V 6: V6 = V3-VTN- | VTP | = Vref+ I VTP I +2· VTN- I VTP I = Vref + VTN ...... (7) M下式（8)給與出現於輸出節點4上的電壓VINT:

V INT = V6-VTN 經濟部中央標準局員工消費合作社印製 =V r e f ...... ( 8 )

上式（8)不含MOS電晶體的臨界值電壓VTP及VTN之項。因 此，傳達於此輸出節點4上的內部電壓VINT具有只Μ基準 電壓Vref所決定的電壓電平，不受因製造參數變更而產生 變動之M0S電晶體的臨界值電壓影響，維持一定的電壓電 平。因此，可正確地生成所希望電壓電平的内部電壓。此 外，由於此内部電壓VINT只以基準電壓Vref所決定，所K -22- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) A4規格（210X25)7公釐） 經濟部中央標準局員工消費合作社印製 ^01655 ϋ ..... -. .. ----------------'7 .... - · ........ .........- . -......................._,.f B7 五、發明説明（20) 無需考盧包含於內部基準電壓發生電路10内之構成元件的 動作參數，無需考慮其佈置等，設計容易。 此外，由於只Μ基準電壓Vref決定內部電壓VINT的電壓 ： 電平，所Μ也無需謀求包含於内部基準電壓發生電路10内 之M0S電晶體的臨界值電壓最適當化，製造容易。 此外，由於從升壓節點5供給内部基準電壓發生電路10 電流，所Μ即使電源電壓VCC和基準電壓Vref之差小時， 也可Μ使内部基準電壓發生電路10安定地動作，可遍及電 源電壓VCC廣泛的電壓範圍安定地生成所希望電壓電平的 内部電壓V IHT。 又，在圖7所示的構造方面，也可Μ取代電阻元件R1及 R2而分別使用以電阻模態動作的M0S電晶體。此外，也可

Κ將電源電壓VCC施加於升壓節點5。但是，電源電壓VCC 需比基準電壓Vref高2· VTNJK上。. 如Μ上，依照本發明第二實施形態，由於從在閘極接受 第一基準電壓Vref的Κ源跟隨模態動作之M0S電晶體Q1的 輸出電壓利用內部基準電壓發生電路生成第二內部基準電 壓而給與輸出M0S電晶體Q2之閘極，所以和第一實施形態 同樣，輸出M0S電晶體Μ源跟随模態動作而生成内部電壓 VINT，不需要比較此內部電壓和基準電壓的比較電路，可 實現低消耗電力。此外，由於内部基準電壓發生電路具備 Μ下功能：對於此内部電壓V INT抵消M0S電晶體Q1及Q2具有 的臨界值電壓帶來的影響；所Μ内部電壓VINT和第一基準 電壓Vref相等，即使製造參數等變更，也可以安定且確實 氏張尺度適用中國國家標準（CNS ) A4規格（210X2.97公釐） _ q % _ ------------1^-- (請先閱讀背面之注意事項再填寫本頁)

、1T 經濟部中央標隼局員工消費合作社印製 本紙張尺度適用中國國家標隼（CNS ) A4規格（210 X 297公釐） ^〇H5b \ Z .......A7…...... … B7 五、發明説明（21) 地生成所希望電壓電平之電壓電平的内部電壓。 [實施形態>] 圖8為顯示為本發明第三實胞形態之内部電源電路的構 * ： I ： 造的圖。在圖8中，内部電源電路包含在閘極接受第一基 準電壓Vref，K源跟隨模態動作的p通道MOS電晶體Q1;從 此MOS電晶體Q1生成的電壓生成第一基準電壓而給與輸出 MOS電晶體Q2之閘極的第一内部電壓發生電路12;從第一内 部電壓發生電路12輸出之節點6上的第二基準電壓再生成 第三基準電壓而傳達到節點7上的第二内部電壓發生電路 14;及，連接輸出節點4和接地節點之間，其閘極接受節點 7上的第三基準電壓的p通道MOS電晶體Ql 1。 第一內部電壓發生電路12具備和圖7所示之内部基準電 壓發生電路10同樣的構造，在這些對應的構成元件附上同 一參照號碼。

第二内部電壓發生電路14包含互相串聯連接節點6和節 點7之間的分別二極體連接的η通道M0S電晶體Q9及p通道 M0S電晶體Q10。高電阻的電阻元件R2連接節點7和接地節 點之間。M0S電晶體Q9及Q10的導通電阻設定為比電阻元件 R 2的電阻值小很多的值。其次，就動作加Μ說明。和先前 第二實施形態的情況同樣，Μ V6=Vref+VTN 給與節點6的電壓V6。MOS電晶體Q9及Q10只是因高電阻的 電阻元件R 2而微小電流流動，K二極體模態動作，使臨界 值電壓VTN及I VTPI的電壓下降分別產生。因此，以 -24 - (請先閱讀背面之注意事項再填寫本頁)

經濟部中央標準局員工消費合作杜印製 401655 ........—·7 ..............j ~ B7 五、發明説明（22 )

V7 = Vref+ VTN-VTN- I VTP I = Vref- I VTP I 給與節點7的電壓V7。輸出節點4上的内部電壓VINT比基準 •： .： 電壓Vref上升，p通道M0S電晶體（第二輸出電晶體）Q11就 導通，使内部電壓VINT的電壓電平降低。内部電壓VINT比 基準電壓Vref低時，M0S電晶體Q11成為斷開狀態。在此狀 態下，M0S電晶體Q2的閘極-源極電壓比臨界值電壓VTN大 ，M0S電晶體Q2導通，從電源節點1供給輸出節點4電流， 使内部電壓VIHT的電壓電平上升。 藉由設置使此輸出節點4放電的M0S電晶體Q11，可得到 Μ下優點：在連接輸出節點4的配線和傳達比此內部電壓 VINT高之電壓的配線之間，因某些原因而產生直流的耦合 (形成電流流動之通路的耦合），內部電壓VINT的電壓電平 上升時，M0S電晶體Q11成為導通狀態，使此上升的内部電 壓VINT降低到預定的電壓電平。 安定化的電容考（：設於輸出節點4上，可使此輸出節點4 之内部電壓VINT的振鈐等平滑化。然而，圖未示的内部電 路等動作，急劇消耗大電流而内部電壓VINT的電壓電平降 低時，大的負荷電流會透過M0S電晶體Q2流動。因此大的 負荷電流IL而内部電壓VINT的電壓電平急劇上升時，輸出 節點4上的內部電壓VINT有使振鈐產生的可能性。因此， 在這種情況*藉由M0S電晶體Q11導通，可使這種振鈐停止 ，可將内部電壓VINT的電壓電平安定地維持在所希望的電 壓電平。M0S電晶體Q2及Q11具有大的電流驅動能力，以便 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） _ 9 ς _ ------------- (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局員工消費合作杜印製 'ί ... ..... ....... · -<y ；—ι- ..... ... - ... Β7 五、發明説明（23) 可充分供給内部電路消耗的消耗電流。因此，即使此輸出 節點4上之内部電壓VINT的電壓電平變化，也可使此内部 電壓VINTM高速恢復到預定的電壓電平（Vref)。 又，在圖8所示的構造方面，節點6和節點7之間的MOS電 晶體Q9及Q10也可Μ調換其連接順序。節點6和節點7之間 的電壓差為VTN+丨 VTPI即可。 此外，當然MOS電晶體Q9及Q10還具備Μ下功能：此内部 電壓VINT為基準電壓Vref時，抵銷帶給MOS電晶體Q11定位 之輸出節點4上的髙電平側電位之MOS電晶體Q11及Q1的臨 界值電壓影響。 [變更例] 圖9為顯示本發明第三實施形態變更例的圖。圖9係圖8 所示的内部電源電路之中，只顯示P通道MOS電晶體Q10及 Q11。在圖9所示的內部電源電路構造方面，使MOS電晶體 Q 1 1之臨界值電壓V T P b的絕對值比Μ 0 S電晶體Q 1 0之臨界值 電壓VTPa的絕對值小。MOS電晶體Q11於滿足以下關係時導 通： V INT> Vref- I VTPal + I VTPb I > Vref 因此，内部電壓VINT為基準電壓Vref的電壓電平時， MOS電晶體Q11在斷開狀態。内部電壓VINT比基準電壓Vref 少許降低時，圖未示的MOS電晶體Q2導通。即使内部電壓 1/INT比基準電壓Vref少許上升，M0S電晶體Q11也不導通。 此外，此時M0S電晶體Q2成為斷開狀態。M0S電晶體Ql 1成 為導通狀態時，M0S電晶體Q2成為斷開狀態。因此，可防 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 0 e (請先閱讀背面之注意事項再填寫本頁)

mm.-;一".…— mm.-;一".…— 經濟部中央標準局員工消費合作杜印製 五、發明説明（24) 止M〇s電晶體Q2及Q11都成為導通狀態。MOS電晶體Q2及Q11 為供給内部鼋路的動作電流而具有大的電流驅動能力。考 慮內部電鹰VINT為基準電壓Vref時，MOS電晶體Q2及QU在 其導通狀態和斷開狀態的境界領域動作之間，比較大的貫 通電流會從锺源節點1流到接地節點。因此，如上述，藉 由使M〇s電晶體Q2及Q11的至少一方經常成為斷開狀態，可 防止從電源節點1流到接地節點的貫通電流’可實現低消 耗電流的内部電源電路。 圖10為顧示圖9所示的M0S電晶體Q10及Q11之調整臨界值 電壓構造的圖。如圖10所示，M0S電晶體Q10其反向閘（基 板領域）連接本身的源極。M0S電晶體Q11之反向閑（基板領 域）連接成接受電源電壓vcc° M0S電晶體Q10互相連接其基 板領域.和源極’不產生反向閛效應。另一方面’ M0S電晶 體Q11在其反向間接受電源電壓VCC’所Μ產生此反向阐效 應，臨界值電歷VTPb的絕對值比M0S電晶體Q10之臨界值電 壓的絕對值大。藉此，内部電壓VINT比基準電壓Vref增加 預定值Μ上時，可使M0S電晶體Q11成為導通狀態。又’給 與M0S電晶體Q11之反向閘的電壓若是比其源極電壓，即輸 出節點4上之電壓VINT高的電壓即可，也可Κ是高電壓 VCCH 〇 此外，作為M0S電晶體Q10及Q11的臨界值電壓調整方法 ，也可以使用Μ下方法：藉由將砷等N型雜質離子注入M0S 電晶體Q11的通道領域*加大M0S電晶體Q11之臨界值電壓 的絕對值。 本紙張尺度適用中國國家標準（CNS ) Μ規格（210 X 297公釐） ---------丨| (請先閱讀背面之注意事項再填寫本頁) 訂 一 Α7 Β7 五、發明説明（25 ) 在 :?體 下 晶 如電 成OS 構Μ 直 於 由 ， 的 態用 形電 施放 實置 三 設 第間 明 之 發點 本節 照地 依接 ’ 和 上 點 Μ節 如出 通 Ρ 於 加 施 而 壓 電 準 基 部 内 二 第 成 生 壓 電 準 基 部 内1 第 從 的 Τ Ν I V 壓 電 Β· 咅 内 使 gpΜ 所 極 閘 之 體 晶 電 S ο Μ 出 輸 用 電 且 放 並，此 壓 電 部 內 此 使 即 立 可 也 時 升 上 平 電 壓 電 平 電 壓 電 的 電 望態 希形 所施 持實 維和 實現 確實 現Μ 實可 可也， , 平外 電此 壓 〇 電路 的電 望源 希電 所部 到內態 復的形 恢平施 mK 身 效 的 樣 同 TJ 4 態 形 施 實 電 壓 實 及 造 構 路 電 源 電 部 内 之 態 形 施 實 4 第 明 發 本 為 示 顯 為 1X 11 圖 壓 電 準 基 受 接 極 0¾ war* 在 含 包 路 電 源 電 部 内 中 1 τ—t 圖 在 ο _ 的

通 P 此 從 電生 OS發 彳壓 電 β 咅 Q1内 flfl »nD 晶 壓 電電 OS準 1M基 i 部 内 的 二 作第 動成 態生 模位 隨電 跟極 源源 M的 11 , Q ef體. vr晶 經濟部中央標準局負工消費合作社印製 電路16;從此MOS電晶體Q1生成的内部電壓生成第三基準電 壓的内部電壓發生電路18;及依照內部電壓發生電路18的 輸出電壓，使節點6的電位放電的p通道M0S電晶體（112。内 部電壓發生電路16具備實質上和圖8所示的構造相同的構 造，在對應的部分附上同一參照號碼，其詳细說明省略。 内部電壓發生電路18包含在閘極接受節點3上的内部電 壓，Μ源跟隨模態動作的η通道M0S電晶體Q13;互相串聯連 接M0S電晶體Q13和節點8之間且各自Κ二極體模態動作的ρ 通道Μ 0 S電晶體Q 1 4及Q 1 5 ;及，連接節點8和接地節點之間 之高電阻的電阻元件R 3。電姐元件R 3的電阻值比Μ 0 S電晶 體Q13〜Q15的導通電阻（通道電阻）大許多。M0S電晶體Q13 (請先閱讀背面之注意事項再填寫本頁)

本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 28 經濟部中央標準局員工消費合作社印製 ............ A7 . B7五、發明説明（26 ) 其漏極連接升壓節點5。MOS電晶體Q12在此構造中，於使 MOS電晶體Q8M二極體模態動作時，此MOS電晶體Q8的電流 驅動力比MOS電晶體Q7具有的電流驅動力大許多即可。其 次，就動作加Μ說明。 節點6的電壓V6和圖8所示之第三實施形態的情況同樣， 為Vref+ VTN。在此狀態下，輸出MOS電晶體Q2進行和第二 實施形態的情況同樣的動作。 另一方面，從節點3上的電壓V3K下式給與節點8上的電 壓： V8=V3-VTN-2 · | VTP | = Vref + VTN- I VTP I ...... (9) 以下式給與節點6上的電壓V6和節點8上的電壓V8之差： V6-V8= | VTP I 因此，MOS電晶體Q12其源極-閘極間電位差等於本身的 臨界值電壓，所Μ在導通狀態和斷開狀態的境界動作。節 點6上的電壓V6例如因雜訊影響而上升時，M0S電晶體Q12 時 低 降 6 V 壓 電 的 上 6 點 節 0 低 降 6 V 壓 霄 的 上 6 酤 節 此 通 導 體 晶 電 S ο Μ 因 但 態 狀 通 導 不 為 成 2 11 Q 體 晶 電 S ο Μ 使 升路 上電 位生 電 發 其壓 的 6 黏 節 使 遴 禮 AWHn 晶 電 此 因 置 設 由 藉 上 6 酤 節 8 第 及 時 升 01上 體而 晶訊 電雜 0S因 彳壓 電 的 電 部 内 高 Μ 可 出內 輸將 將可 可地 ’ 應 此相 藉， 。 平 平 電 電定 壓 一 電在 定持 預保 到壓 低電 降極 壓閘 電的 V .出 壓輸 電地 準應 基相 在 ’ 持時 維升 NT上 I 6 V V 壓壓 電 電 部 的 平 電 壓 電 的 禮 晶 電 6 極 點閘 節 為 因 極 源 其 也 (請先閱讀背面之注意事項再填寫本頁)

本紙張尺度適用中國國家標準（CNS ) A4規格（2ΙΟ'〆297公釐） -29- 4016S5 A7............. B7 五、發明説明（27) 間電位變大，電流從電源節點1流到輸出節點4，内部電Μ VINT的電壓電平上升。 如以上，依照本發明第四實施形態，由於構成如下：輸 I .. 出MOS電晶體的閘極電位上升時，立即利用MOS電晶體Q12 使該電位降低；所K可將輸出MOS電晶體的閘極電位安定地 維持在預定的電壓電平，相應地可將內部電壓VINT的電壓 電平正確地維持在所希望的電壓電平。 [實施形態5] 圖12為顯示為本發明第五實施形態之内部電源電路構造 的圖。在圖12中，内部電源電路除了圖5所示的構造Μ外 ，還包含作為使輸出節點4放電之第二輸出MOS電晶體的ρ 通道MOS電晶體Q11及從節點3上的電壓生成第三內部基準 電壓而傳達到MOS電晶體Q11之閘極的内部電壓發生電路20 。内部電壓發生電路20包含在閘極接受節點3上的電壓， 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) Μ源跟隨模態傳達節點3上的電壓的η通道M0S甯晶體Q15; 使從M0S電晶體Q15所傳達的電壓降低而傳達到節點7之Μ 二極體模態動作的Ρ通道MOS電晶體Q16;及連接節點7和接 地節點之間的電阻元件R4。節點7連接M0S電晶體Q11之閘 極。電阻元件R4的電阻值比M0S電晶體Q15及Q16的導通電 阻（通道電阻）大許多。因此，Μ 0 S電晶體Q 1 6 Μ二極體模態 動作，此外Μ 0 S電晶體Q 1 5 Μ源跟隨模態動作。Μ 0 S電晶體 Q15之漏極連接升壓節點5。其次，就動作加以說明。Κ Vref+丨VTP丨給與節點3上的電壓3。因此，節點7上的電 壓V7為 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） _ q Λ _ 經濟部中央標準局員工消費合作杜印製 ...... * T - · . ... ..... ..... - .· Μ ------j - ....... ..... A 7 Β7 五、發明説明（2S)

V7 = Vref+ I VTP I -VTN- I VTP I =Vref-VTN MOS電晶體Q2K源跟隨模態動作，將輸出節點4上之内部 電壓VINT低的一方的電壓電平定位在Vref=| VTM -VTN。 另一方面，MOS電晶體Q11同樣以源跟隨模態動作，將此 節點4上之内部電壓VINT高的一方的電壓電平定位在 Vref-VTN+ I V T P | 。即，内部電壓V I N T成為

VINT=Vref+ I VTP 丨-VTN 內部電壓VINT的電壓電平上升時，MOS電晶體Q2導通，從 電源節點1供給輸出節點4電流。另一方面*内部電壓VIHT 上升時，M0S電晶體Q11導通，使此輸出節點4放電，使內 部電壓VINT的電壓電平降低。藉此，即使內部電壓VINT的 電壓電平上升時，也可確實地使内部電壓VINT恢復到預定 的電壓電平。此處，使M0S電晶體Q2及Q11的電流供給能力 十分大，内部電路消耗的電流急劇變化而内部電壓VINT變 動，該變動也會充分地為M0S電晶體Q2及Q11的大電流驅動 力所吸收，Μ保證安定電平的内部電壓VINT。 如Μ上，依叚车發明第五實施形態，由於構成如下：依照 來自内部電壓發生電路20的第三基準電壓和内部輸出節點 4的電壓之差，使第二輸出M0S電晶體Q11成為専通或不導 通狀態；所以即使內部電壓VINT上升時，也可Κ使此内部 電壓Μ高速復原到預定的電壓電平。 [實施形態6 ] 圖13為顯示本發明第六實施形態之內部電源電路構造的 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐） _ qi _ ----------1—^^.-- (請先閱讀背面之注意事項再填寫本頁)

、1T 經濟部中央標準局貝工消费合作社印製 . . ··-·.·. —J η 7 ............. B7 五、發明説明（29 ) 圖。在此圖I3中’內部電源電路包含在閘極接受基準電壓 Vref ,以源跟随模態動作的P通道H〇S電晶體Q1;從MOS電晶 體Q1生成的甯靡生成第二基準電壓的第—内部基準電壓發 生電路10;連接電源節點1和_出節點4之間，在閘極接受 來自第一内部甯歷發生電.路1〇的基準電壓的輸出M0S電晶 體Q2;從M0S鼋晶體Q1生成的電壓生成第三基準電壓的第二 內部基準電座發生電路20;及連接輸出節點4和接地節點之 間，在閘極接受此第二内部電壓發生電路20生成的第三基 準電壓的p通道M0S電晶體（第二輸出M0S電晶體）qii。安定 化的電容量c連接輸出節點4° 第一内部基準電壓發生電路1〇包含從M0S電晶體Q1生成 的電壓生成第一基準電壓的内部電壓發生電路12;抑制節 點6(輸出M0S電晶體Q2之阐極）的電位上升的p通道m〇s電晶 體Q12;及，生成'控制此M0S電晶體Q12導通/不導通的基準 電壓的第二内部電壓發生電路18。第一內部電壓發生電路 12包含 互相串聯連接節點3和M0S電晶體Q1之間且各自M 二極體模態動作的η通道M0S電晶體Q5及Q6;以源跟隨模態 傳達節點3上的電壓的η通道M0S電晶體Q7;及，使從M0S電 晶體Q7所給與的電壓再降低之Μ二極體模態動作的ρ通道 M0S電晶體Q8。M0S電晶體Q8之閘極及漏極連接節點6。M0S 電晶體Q7之漏極連接升壓節點5。 第二内部電壓發生電路18包含以源跟隨模態傳達節點3 上的電.壓的η通道M0S電晶體Q13;使來自此M0S電晶體Q13的 電壓降低之互相串聯連接且各自Μ二極體模態動作的Ρ通 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -------'J---II (請先閣讀背面之注意事項再填寫本頁) 訂 4016&5 A7 B7 五、發明説明（30) 道M0S電晶體Q14及Q15;及連接節點8和接地節點之間之高 電阻的電阻元件R3。節點8連接M0S電晶體Q12之閘極。 此第一內部基準電壓發生電路10的構造及動作和圖11所 ,I ·. 示之第一及第二內部電壓發生電路16及18的構造及動怍相 同。節點6上的第二基準電壓Vref + VTN因抑制其變動而保 持在一定的電平。 第二内部基準電壓發生電路20包含從第一内部基準電壓 發生電路10所含的M0S電晶體Q6傳達到節點9上的電壓生成 第三基準電壓的第三內部電壓發生電路22;抑制此第三基 準電壓（節點7上的電壓）的電壓電平上升的p通道M0S電晶 體Q28;及，生成控制M0S電晶體Q28導通/不導通的電壓的 第四内部電壓發生電路24。 經濟部中央標隼局員工消費合作社印製 (請先閩讀背面之注意事項再填寫本頁) 第三内部電壓發生電路22包含K源跟隨模態傳達節點9 上的電壓的η通道M0S電晶體Q2 5;及，互相串聯連接M0S電 晶體Q25和節點7之間且各自Μ二極體模態動作的ρ通道M0S 電晶體Q26及Q27。此第三內部電壓發生電路22具備Μ下功 能：對於Μ 0 S電晶體Q 1 1以源跟隨模態傳達到輸出節點4上的 電壓抵銷M0S電晶體QU及Ql、Q6的臨界值電壓帶來的影響。 第四内部電壓發生電路24包含Μ源跟隨擇？節點9上的 電壓的η通道M0S電晶體Q21;互相串聯連接M0S電晶體Q21和 節點19之間且各自Μ二極體模態動作的ρ通道M0S電晶體 Q22、Q23及Q24;及連接節點19和接地節點之間之高電阻的 電阻元件R 5。電阻元件R 5的電阻值設定為比Μ 0 S電晶體Q 2 1 〜Q24之導通電阻（通道電阻）大許多的值。其次，就動作 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 401655 ...... a7- B7 五、發明説明（3 1) 加Μ說明。 第一內部基準電壓發生電路10的動作和圖11所示者相同 *其詳細說明省略，只就第二內部基準電壓發生電路20的 ； .： 動作加Μ說明。 在節點9上給與Μ下式所示的電壓V9:

V9=Vref+ I VTP I +VTN M0S電晶體Q21其漏極連接升壓節點5，Μ源跟隨模態動 作，M0S電晶體Q22〜Q24W二極體横態動作。即，M0S電晶 體Q21〜Q24分別僅其臨界值電壓使電壓降低而傳達。因此 ，以下式給與節點19上的電壓V19:

V19=V9-VTN-3 I VTP I =Vref-2 I VTP I 另一方面，MOS電晶體Q25其漏極連接升壓節點5，以源 踉隨模態動作，此外M0S電晶體Q26及Q27M二極體模態動 作。因此，以下式給與節點7上的電壓V7 :

V7=V9-VTN-2 I VTP I =Vref- i VTP I 經濟部中央標準局員工消費合作杜印製 (請先閱讀背面之注意事項再填寫本頁) 節點7上的電壓V7比Vref- I VTPI高，MOS電晶體Q28的 源極-閘極間電位就比I VTP丨大，MOS電晶體Q28導通，使 節點7上的電壓V7降低。因此，節點7上的電壓V7保持在一 定的電壓電平。 M0S電晶體Q11依照此節點7上之電壓V7的電壓電平，傳 達V7+I VTPI =Vref的電壓。因此，此輸出節點4上的内部 電壓VIHT保持在基準電壓Vref的電壓電平。内部電壓VINT 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） _ q y) _ 經濟部中央標準局員工消費合作社印製 401655 • ,* .....： Α7......... Β7 五、發明説明（32) 上升時，M0S電晶體Q11導通，使內部電壓VINT降低到預定 電壓電平。内部電壓VINT降低時，M0S電晶體Q2導通，使 內部電壓VINT恢復到預定電壓電平。 如K上，依照本發明第六實施形態，由於對於輸出節點 4設置Μ源跟隨模態動作的充電用輸出M0S電晶體Q2及放電 用輸出M0S電晶體Q11，分別將一定的基準電壓給與這些輸 出M0S電晶體之閘極，所Μ可用低消耗電流生成具有所希 望電壓電平的內部電壓VINT。此外，由於設置抑制這些輸 出M0S電晶體Q2及Q11之閘極電位上升的機構，所Μ可防止 輸出M0S電晶體的閘極電壓超過需要地變高，可正確地生 成所希望電壓電平的内部電壓。 [實施形態7] 圆14為顯示為本發明第七實施形態之內部電源電路構造 的圖。在圖14中，内部電源電路包含在閘極接受基準電壓

Vref，Μ源跟隨模態傳達此基準電壓Vref的p通道M0S電晶 體Q1;從此M0S電晶體Q1生成的内部電壓生成第二基準電壓 的內部基準電壓發生電路10;及結合於電源節點1和輸出節 點4之間，在閘極接受來自第一内部基準電壓發生電路10 的第二內部基準電壓，將第二内部基準電壓以源跟隨模態 傳達到輸出節點4的η通道M0S電晶體Q2。

第一內部基準電壓發生電路10包含串聯連接節點3和M0S 電晶體Q1之間且各自Μ二極體模態動作的η通道M0S電晶體 Q4〜Q6;在閛極接受節點3上的電壓，Μ源跟隨模態動作的 η通道M0S電晶體Q31;使來自M0S電晶體Q31的電壓降低之Κ 氏張尺度適用中國國家標準（CNS ) Α4规格（210X297公釐） _ _ (請先閲讀背面之注意事項再填寫本頁)

AT, B7 五、發明説明（33 )

二極體模態動作的P通道MOS電晶體Q32;及在閘極接受從 MOS電晶體Q32傳達到此節點21的電壓，以源跟隨模態傳達 到節點6而生成第二基準電壓的η通道MOS電晶體Q35。MOS I ： 電晶體Q31及Q35之漏極連接升壓節點5。節點3透過電阻元 件R1連接升壓節點5。 此內部基準電壓發生電路10還包含結合於節點6和接地 節點之間的Ρ通道M0S電晶體Q12 ;及，生成控制M0S電晶體 Q12導通/不導通的第三基準電壓的内部電壓發生電路18。 .M0S電晶體Q12K源跟隨模態動作。 内部電壓發生電路18包含互相串聯連接節點21和節點8 之間之各自Μ二極體模態動作的η通道M0S電晶體Q33及 Q34;及，連接節點8和接地節點之間之高電阻的電阻元件 R3。電姐元件R3的電阻值設定為比M0S電晶體Q31〜Q34之 導通電阻（通道電阻）大許多的值。其次，就動作加Μ說明 M0S電晶體Q4〜Q6全部Μ二極體模態動作（電阻R1的電阻 值十分大）。因此，Μ下式給與節點3上的電壓V3:

V3 = Vref + 3 -Vl/J + I VTP I 經濟部中央標準局員工消費合作社印製 MOS電晶體Q31K源跟隨模態動作，使其閘極電位臨界值 電壓VTN部分降低而傳達到源極。M0S電晶體Q32M二極體 模態動作。因此，以下式給與節點21上的電壓V21:

V21 = V3-VTN- I VTP I =Vref+2 · VTN Μ 0 S電晶體Q 3 5 M源跟隨模態動作，使閘極電位，即節點 21的電壓臨界值電壓VTN部分降低而傳達到節點6。因此， 36 (請先閱讀背面之注意事項再填寫本頁) 本纸張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 經濟部中央標隼局員工消費合作杜印製 401655 A7 B7 五、發明説明（34) 以下式給與節點6上的電壓V6 :

V6=V21-VTH =Vref+VTN ... ‘ ： 和圖13所示的構造不同，輸出用M0S電晶體Q2之閘極透 過一級的M0S電晶體Q35連接升壓節點5。因此，於電源接 通時，升壓節點5的電位上升時，節點6上的電壓以高速上 升，相應地來自輸出節點4的内部電壓K髙速上升。因此 ，電源接通後可Μ高速使内部電壓VINT到達預定電壓電平。 内部電壓發生電路18之M0S電晶體Q3 3及Q3 4都Μ二極體 模態動作。因此，以下式給與節點8上的電壓V8:

V8 = V21-VTN- I VTP I

= Vref + VTN- I VTP I M OS電晶體Q12M源跟隨模態動作。因此，節點6的電壓 V6比Vref + VTN上升時，M0S電晶體Q12導通，使此節點6上 的電壓V6降低到預定的電壓電平。因此，即使節點6上的 電壓因雜訊等而上升時，也可Μ高速使節點6的電壓恢復 到預定電壓電平，相應地可生成安定電平的内部電壓VINT。 如Μ上，依照本發明第七實施形態，由於將輸出M0S電 晶體Q2之閘極透過一級的M0S電晶體Q35结合於電源節點（ 升壓節點），所以可加速電源接通時之輸出M0S電晶體的閘 極電位上升，相應地可加速内部電壓VINT的上升。 [實施形態8 ] 圖15為顯示為本發明第八實施形態之内部電源電路構造 的圖。在圖15中，輸出M0S電晶體Q2和依照M0S電晶體Q1生 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） _ 〇 7 _ (請先閱讀背面之注意事項再填寫本頁)

401655 -·-， ，. A7 *, ---- - B7_____ 五、發明説明（35 ) 成的電壓設定此輸出M〇s電晶體Q2的閘極電位的第一内部 基準電壓發生電路1〇構造和圖14所示的構造相同，在對應 的部分附上同一參照符號，其詳细說明省略。 I : 此内部電源電路還包含從依照傳達到節點39上的M0S電 晶體Q1之輸出電壓所生成的電壓生成第三基準電壓的第二 内部基準電壓發生電路2〇;及在閘極接受此第二内部基準 電壓發生電路20的輸出電壓，以源跟隨模態動作的p通道 M0S電晶體Qii。M0S電晶體（^丨结合於輸出節點4和接地節 點之間。將第一内部基準電壓發生電路1〇所含之M0S電晶 體Q5生成的電壓（M0S電晶體Q5的漏極電壓）傳達到節點39 上0 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 第二内部基準電壓發生電路20包含依照節點39上的電壓 ’到節點7生成第三基準電壓的內部電壓發生電路22;抑制 節點7上的電壓上升的p通道m〇s電晶體Q28;及，設定此MOS 電晶體Q28的閘極電位的第二內部電壓發生電路24。第一 内部電壓發生電路22包含在閘極接受節點39上的電壓，K 源跟隨模態動作的n通道M0S電晶體Q41;互相串聯連接M0S 電晶體Q41和節點41之間且各自Μ二極體模態動作的P通道 M0S電晶體Q42及Q43;及將節點41上的電壓W源跟隨模態傳 達到節點7的η通道M0S電晶體Q46。M0S電晶體Q41及Q46之 漏極連接升壓節點5。M0S電晶體Q35及Q46之漏極也可Μ结 合於施加電源電壓V C C的電源節點1。 第二内部電壓發生電路2 4包含互相串聯連接節點41和節 點48之間之各自Μ二極體模態動作的η通道M0S電晶體Q44 本紙張尺度適用中國國家標準（CNS > Α4規格（210X297公釐） _ q 8 - 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（2I0X297公釐） 401655 , .......Λ Α7 ' Β7 五、發明説明（36) 及Ρ通道MOS電晶體Q45 ;及，連接節點48和接地節點之間之 高電阻的電阻元件R2。電阻元件R2的電阻值比MOS電晶體 Q41〜Q 45的導通電阻（通道電阻）大許多。其次，就動作加 Μ說明。 Μ下式給與節點39上的電壓V39:

V39=Vref+ I VTP I +2 · VTN MOS電晶體Q41M源跟隨模態動作，使此節點39上的電壓 V39臨界值電壓VTN部分降低而傳達。M0S電晶體Q42及Q43 都Μ二極體模態動作。因此，Μ下式給與節點41上的電壓 V41 ：

V41=V39-VTN-2 | VTP I =Vref+VTN- i VTP I MOS電晶體Q46M源跟隨模態動作，使節點屢臨界值電 壓VTN降低而傳達到節點7。因此，Μ下式給與節點7上的 電壓V7。

V7=V41-VTN

= Vref- I VTP I 另一方面，MOS電晶體Q44及Q45M二極體模態動作，所 下式給與節點48的電壓V48:

V48 = V41-VT/V- I VTP I =Vref-2 I VTP I MOS電晶體Q28若是節點7上的電壓\/7比Vref-丨 VTPi高 就導通，使節點7上的電壓V7降低。因此，節點7上的電壓 V7安定地維持在預定的電壓電平。M0S電晶體Q11若是輸出 ^39— (請先閲讀背面之注意事項再填寫本頁)

-n^i 、一^^^1 mu n^i In— ^un m^— Hi n 1^1 nn ml In In ^^^1 HI 40|655 , A7 '' B7 五、發明説明(对） 節點4上的電壓VINT比基準電壓Vref高就導通，使此内部 電壓VINT的電壓電平降低。因此，可將來自輸出節點4上 的電壓VINT安定地保持在一定基準電壓Vref的電壓電平。 1 ' I ·. 在此圖15所示的構造方面，MOS電晶體Q11之閘極透過一 鈒的MOS電晶體Q46結合於升壓節點5(或電源節點I)。因此 ，和第一内部基準電壓發生電路10所含的MOS電晶體Q35效 果同樣，電源接通後可Μ高速使節點7上的電壓上升。因 此，電源接通後可Μ高速使M0S電晶體Q11成為斷開狀態， 可將輸出節點4上的內部電壓VINTM高速上升到預定的電 壓電平。 又，也可Μ使Μ 0 S電晶體Q 1 1之臨界值電壓的絕對值比 M0S電晶體Q42、Q43、Q28及Q1之臨界值電壓的絕對值大。 可確實地抑制透過M0S電晶體Q2及Q11從電源節點1流到接 地節點的貫通電流。 經濟部中央標準局員工消費合作社印製 (讀先閱讀背面之注意事項再填寫本頁) 如Μ上，依照本發明第八實施形態，由於輸出節點充電 用的輸出M0S電晶體Q2和輸出節點4放電用的第二輸出M0S 電晶體Q 1 1之閘極都透過一级的Μ 0 S電晶體结合於電源節點 (升壓節點），所Μ電源接通後可Μ高速使這些輸出M0S電 晶體Q2及Q11的閘極電位上升，相應地可加速輸出節點4上 的內部電壓VINT上升，電源接通後可Μ高速生成安定的内 部電壓V ΙΝΤ。 [實施形態9 ] 圖16為顯示為本發明第九實施形態之內部電源電路構造 的圖。在圖16中，内部電源電路包含在閘極接受基準電壓 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） _ /i _ 經濟部中央標準局員工消費合作杜印製 ' A7 B7 五、發明説明（38 )

Vref > Μ源跟隨橫態動作的η通道MOS電晶體T1 ;將此MOS電 晶體Τ1生成的電壓Μ二極體模態傳達到節點Ν3的ri通道MOS 電晶體Τ4;從節點Ν3上的電壓生成基準電壓的內部基準電

I 壓發生電路10;及，结合於電源節點1和輸出節點4之間， 在其閘極接受内部基準電壓發生電路10生成而傳達到節點 6的第二基準電壓的η通道M0S電晶體Q2。節點Ν3透過高電 阻的電阻元件R11结合於接地節點。 内部基準電壓發生電路10包含Μ源跟隨模態傳達節點Ν3 上的電壓的Ρ通道M0S電晶體Τ4;及串聯連接M0S電晶體Τ4和 節點6之間且各自Μ二極體模態動作的η通道M0S電晶體Τ8 及T9。節點6透過高電阻的電阻元件R12連接升壓節點5。 M0S電晶體Τ1之漏極連接電源節點1。是因為M0S電晶體Τ1 生成比基準電壓Vref低的電壓。之所Κ節點6透過電胆元 件R12結合於升壓節點5，是因為為了將比基準電壓Vref高 的電壓傳達到節點6，即使電源電壓V C C和基準電壓V r e f之 差小時，也安定地生成預定電壓電平的第二基準電壓。其 次，就此圖16所示的内部電源電路動作加Μ說明。 電阻元件Rl 1具有比M0S電晶體Τ1及Τ4之導通電阻（通道 電阻）大許多的電阻值。M0S電晶體Τ1Κ源跟隨模態動作， 使給與其閘極的基準電壓Vref臨界值電壓VTN降低而傳達 。Μ 0 S電晶體T 4 Μ二極體模態動作，使來自此Μ 0 S電晶體T 1 的電壓再僅臨界值電壓的絕對值丨VTP丨降低。因此，以 下式給與節點Ν3上的電壓V3:

V3 = Vref-VTN- I VTP I 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） —z ·)— ---1--\----- (請先閲讀背面之注意事項再填寫本頁) 訂 ..ΟΊ. 經濟部中央標準局員工消費合作杜印製 401JI5 Α7 Β7 五、發明説明（39 ) 使MOS電晶體T7〜T9的導通電阻（通道電阻）比電阻元件 R12的電阻值小許多。因此，MOS電晶體T7M源跟隨模態動 作，使給與其閘極的電壓V3僅臨界值電壓的絕對值上升。 • · .：

MOS電晶體T8及T9 K二極體模態動作，分別使其臨界值電 壓VTN的電壓下降。因此，Μ下式給與節點6上的電壓V6: V6=V3+ | VTP | +2 · VTN =Vref+VTN 由於MOS電晶體Q2M源跟隨模態動作，所以傳達到輸出 節點4的內部電壓VINT等於基準電壓Vref。輸出節點4的內 部電壓VINT降低時，M0S電晶體Q2的閘極-源極間電壓比臨 界值電壓VTN大，M0S電晶體Q2從電源節點1供給輸出節點4 電流，使内部電壓VINT上升。 在此圖16所示的構造方面，内部基準電壓發生電路10也 具有K下功能：對於内部電壓V INT抵銷M0S電晶體Q2及Tlil有 的臨界值電壓帶來的影響；即使產生製造參數等變更，也 可K安定地生成預定電壓電平的内部電壓VINT。此外，和 先前的實施形態同樣，輸出M0S電晶體Q2M源跟隨模態動 作，不需要比較内部電壓VINT和基準電壓Vref的比較電路 ，可減低消耗電力。 [實施形態10] 圖17為顯示為本發明第十實施形態之内部電源電路構造 的圖。在圖17所示的內部電源電路方面，除了圖16所示的 構造Μ外，還設置使輸出節點4放電的p通道Μ 0 S電晶體 Q11;設定此Ρ通道M0S電晶體Q11的閘極電位的ρ通道M0S電 本紙張尺度適用中國國家標準（CNS ) Α4規格（210 X 297公釐） _ ^ _ (請先閲讀背面之注意事項再填寫本頁)

訂 401655 A7 B7 經濟部中央標準局員工消費合作社印製 五、 發明説明（40) 晶 體T5;及抵銷此p通道M0S電晶體T5具有的臨界值電壓丨 VTP丨帶給内部電壓VIHT的電壓值的影響的P通道M0S電晶 體 1 ： T10 ° ... M0S電晶體T5連接M0S電晶體T4和節點N5 之間，Μ二極體 模 態動作 。M0S電晶體T10連接M0S電晶體T8和M0S電晶體T9 之 間，Μ 二極體模態動作。M0S電晶體T8之漏極節點（節點 7) 結合於 輸出M0S電晶體Q11之閘 極。其他 構造和圖16所示 的 構造相 同，在對應的部分附上 同一參照 符號。其次，就 動 作加Μ 說明。 電阻元 件R11的電阻值比M0S電 晶體T1、 Τ4及Τ5的導通電 阻 (通道電阻）大許多。因此，以 下式給與 節點Ν3的電位 V3 ： V 3 = V r e f-VTN-2 i VTP 1 電阻元 件R12的電阻值比M0S電 晶體T7〜 Τ 1 0的導通電胆 (Ϊ 1道電阻）大許多。因此，這些 M0S電晶體T7〜T10的閘極 -源極間電壓等於各自的臨界值電壓和絕對值。因此，分 別 以下式 給與節點6及7上的電壓 V6 及 V7 : V7=V3+ 1 VTP 1 +VTA/ =Vr ef- | VTP 1 V6 = V7 + 1 VTP 1 +VTN =Vre f+ VTN 因此， 由於MOS電晶體Q2及Qll Μ源跟隨 模態動作，所Κ 輸 出節點 4上的電壓VINT成為基準電壓Vre f的電壓電平。 即 ，此内 部電壓VINT比基準電壓 Vref 高， Μ 0 S電晶體Q 1 1就 本紙張尺度適用中國國家標準（CNS ) A4規格（210 X 297公釐） -43 - 請 閱 讀 背 意 華 項 再 f 本 頁

訂 «1055 ι· /1 Ζ Α7 Β7 五、發明説明（41') 導通，使此電壓降低。另一方面，內部電壓VINT降低時， MOS電晶體Q2導通，從電源節點1供給輸出節點4電流*使 内部電壓VINT上升。 又，在此圖17所示的構造方面，也可Μ使MOS電晶體Q 11 之臨界值電壓的絕對值比MOS電晶體Τ4、Τ5及Τ10之臨界值 電壓的絕對值大。可防止從電源節點1流到接地節點的貫 通電流發生。 如Μ上，依照本發明第十實施形態，由於構成如下：對 於輸出節點設置充電用及放電用之各自Κ源跟随模態動作 的輸出MOS電晶體，將一定的內部基準電壓給與這些輸出 MOS電晶體之閘極，同時此一定的内部基準電壓不出現對 於内部電壓VINT之輸出MOS電晶體具有的臨界值電壓及在 閘極接受基準電壓Vref之MOS電晶體的臨界值電壓影響；所 K可用低消耗電流安定地生成預定電壓電平的內部電壓 V I N T ° [實施形態1 1 ] 經濟部中央標準局員工消費合作社印製 圖18為顯示為本發明第十一實施形態之内部電源電路構 造的圖。在圖18中，内部電源電路係從接受依照第一基準 電壓Vref所生成的內部電壓之第一内部節點N3上的電壓生 成第二基準電壓而給與輸出MOS電晶體Q1之閘極的內部基 準電壓發生電路10所含的内部電壓發生電路12構造和圖7 所示的構造不同。除了內部電壓發生電路12構造及未設置 使輸出節點4放電的輸出MOS電晶體Q11M外，此圖18所示 的內部電源電路構造和圖17所示的內部電源電路構造相同 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) -~~= 401655 Α7 Β7 五、發明説明（42 ) 碼 號 照 參 1 同 上 附 分 部 的 應 對 在 閘 在 含 包 2 IX 路 電 生 發 壓 S φϋΖΓ 部 内 晶 Β S ο Μ 道 通 Ρ 的 作 nxsn 態 模 隨 跟 源 M S 且Mo 壓接 電連 的聯 上串 3 Ϊ N 相 點互 節和 7 T 體 經濟部中央標準局員工消費合作社印製 ®晶體T7和節點N8之間且各自M二極體模態動作的η通道 MOS電晶體Τ8及Τ11;及互相串聯連接節點Ν8及Ν21之間且各 自Μ = ®體模態動作的ρ通道m〇S電晶體Τ10及η通道MOS電 晶體T9° MOS電晶體T9及Τ10也可Μ交換其位置。節點Ν21 透過高電阻的電阻元件^以結合於升壓節點5。 内部電壓發生電路12還包含结合於升壓節點5和內部節 點6之間’其閘極结合於節點Ν21的η通道MOS電晶體Q35;及 結合於節點6和接地節點之間且其閘極结合於節點以的口通 道MOS電晶體Q12。 使Μ 0 S電晶體Τ 7〜Τ 11的導通電阻（通道電阻）比電阻元件 R12的電阻值小很多。因此，這些MOS電晶體Τ7〜Τ11的閘 極-源極間電壓等於各自之臨界值電壓的絕對值。MOS電晶 體Q35及Q12K源跟隨橫態動作。其次，就動作加Μ說明。 節點Ν3上的電壓V3和圖17所示的實施形態同樣。MOS電 晶體Τ7Κ源跟隨模態動作，此外MOS電晶體Τ8及Τ11Μ二極 體模態動作。因此，Μ下式給與節點Ν8上的電壓V8: V8=V3+ I VTP I +2 · VTN = Vref + VTN- I VTP I 節點N8上的電壓V8給與MOS電晶體（Π 2之閘極。因此， M0S電晶體Q12若是節點6上的電壓V6比Vref + VTN高就導通 ，使節點6上的電壓V6降低。藉此，即使節點6上的電壓V6 ϋ張尺度適用中國國家標準（CNS M4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標隼局員工消費合作社印製 A7 B7 五、發明説明（43) 的電壓電平降低到預定電壓電平。 由於節點N8和節點N21之間的MOS電晶體T9及T10M二極 體模態動作，所KJW下式給與節點N21的電壓V21:

V 2 1 = V 8 + I V Τ Ρ ϊ + V T N =Vref+2 · VTN 節點H21结合於MOS電晶體Q35之閘極。節點N21的電壓比 升壓節點5上的高電壓1/CCH低。因此，MOS電晶體Q35M源 跟隨模態動作，節點6上的電壓V6成為

V6 = Vref + VTN 節點6結合於輸出MOS電晶體Q1之閘極。由於電源節點1 的電壓VCC比內部電壓VINT高，所以連接M0S電晶體Q1之輸 出節點4的導通端子作為源極發揮作用。因此，内部電壓 VINT比節點6的電壓V6臨界值電壓VTN降低時，M0S電晶體 Q1導通，從電源節點1供給輸出節點4電流。另一方面，輸 出節點4上的内部電壓VINT和節點6的電壓V6之差比臨界值 電壓VTN小，就使M0S電晶體Q1成為斷開狀態。因此，此輸 出節點4的電壓VINT等於基準電壓Vref。 在此圖18所示的構造方面，内部節點6也透過一级的M0S 電晶體Q35連接升壓節點5。因此，電源接通時，節點上的 電壓Μ高速上升，相應地M0S電晶體Q1導通，電源接通後 以高速使輸出節點4上的内部電壓VINT上升。因此，電源 接通後可以高速使内部電壓VINT到達預定電壓電平。 又，M0S電晶體Q35之漏極也可以取代升壓節點5而結合 於電源節點1。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁)

經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐） 431655 ι Α7 Β7 五、發明説明（44 ) 如以上，依照本發明第十一實施形態，由於將輸出MOS 電晶體Q1之閘極透過一级的MOS電晶體結合於升壓節點（或 電源節點），所K電源接通後可Μ高速使此輸出MOS電晶體 ‘.： ... 的閘極電位上升，相應地電源接通後可Κ高速使内部電壓 V IN Τ到達預定電壓電平。 此外，即使輸出MOS電晶體Q1的閘極電位因雜訊等影響 而上升時，也利用MOS電晶體Q12以高速放電，所K可防止 MOS電晶體Q1的閘極電位不必要地長期變髙，相應地可防 止内部電壓VINT随著此内部節點6上的電位上升而上升， 可安定地生成一定電壓電平的內部電壓VINT。 [寶施形態1 2 ] 圖19為顯示為本發明第十二實施形態之内部電源電路構 造的圖。在圖19中，設定結合於電源節點1和輸出節點4之 間之η通道MOS電晶體Q1的閘極電位的第一内部基準電壓發 生電路10構造和圖18所示的第一内部基準電壓發生電路10 構造相同，在對應的部分附上同一參照號碼，其詳细說明 省略。 在圖1 9中，還設置設定結合於輸出節點4和接地節點之 間之Ρ通道M0S電晶體Q11的閘極電位的第二内部基準電壓 發生電路20。為了對於此第二内部基準電壓發生電路20生 成預定電壓電平的内部電壓，在第一内部基準電壓發生電 路1 0之Μ 0 S電晶體Τ 5和電阻元件R 1 1之間遷設置Κ二極體模 態動作的Ρ通道M0S電晶體Τ6。M0S電晶體TG之漏極結合於 節點Ν 4 9。由於使Μ 0 S電晶體Τ 6的導通電阻（通道電阻）比電 -47 - (請先閱讀背面之注意事項再填寫本頁)

經濟部中央標準局員工消費合作社印製 401655 Λ Α7 _____Β7 __ 五、發明説明（45 ) 阻元件R11的電阻值小很多，所M MOS電晶體Τ6使從MOS電 晶體Τ5所給與的電壓其臨界值電壓的絕對值部分降低而傳 達到節點Ν 4 9。

I 第二基準電壓發生電路20包含在閘極接受節點Ν49上的 電壓，W源跟隨棋態動作的ρ通道H0S電晶體Τ41;連接M0S 電晶體Τ41和節點Ν48之間之Κ二極體模態動作的η通道M0S 電晶體Τ42;互相串聯連接節點Ν41和節點Ν48之間且各自以 二極體模態動作的Ρ通道M0S電晶體Τ43及η通道M0S電晶體 Τ44;連接節點Ν41和升壓節點5之間之高電阻的電胆元件 R22;在閛極接受節點Ν41上的電壓，以源跟随模態動作之 結合於電源節點1和節點7之間的η通道M0S電晶體Τ46;及連 接節點7和接地節點之間且其閘極結合於節點Κ48的ρ通道 M0S電晶體Τ28。M0S電晶體Τ28以源踉隨模態動作。 電胆元件R22的電阻值比M0S電晶體Τ41〜Τ44的導通電胆 (通道電阻）大很多。因此，這些M0S電晶體Τ41〜Τ44分別 使其閘極-源極間電壓等於臨界值電壓的絕對值。其次， 就動作加Μ說明。 從M0S電晶體Τ6以下式所示的電壓V49傳達到節點Ν49:

V49=Vref-3 丨 VTP I -VTN 利用M0S電晶體T41及T42，K下式給與節點N48的電位 V48 ：

V48=V49+ | VTP I =VTN =Vref-2 I VTP I MOS電晶體T28其漏極结合於接地節點，將節點7和節點 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 48 (請先阶讀背面之注意事項再填寫本頁) ---^---------.-----ΊΙΒ------IT------- . J---Γ — 經濟部中央標隼局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） #01655 ", A7 B7 五、發明説明（46) N 48的電位差維持在其臨界值電壓的絕對值。即，節點7的 電壓V7比Vref-| VTPI高，MOS電晶體T28就導通。因此， 可防止節點7的電壓因雜訊等影響而上升時，MOS電晶體 1 .. Q11的閘極電位不必要地長時間上升。藉此，即使內部電 壓VINT上升時，也可確實地將内部電壓VINT維持在預定的 電壓（Vref )電平。 另一方面，利用Μ二極體模態動作的MOS電晶體T43及 Τ44將Μ下式所示的電壓V41傳達到節點Η41上： V=V48+VT+ I VTP |

= Vref + VTN- I VTP I

由於MOS電晶體T46的閘極電位比其漏極電位（電源節點 1)的電壓低，所以M0S電晶體T46M源跟隨模態動作。因此 ，M0S電晶體T46將Μ下式所表示的電壓V7傳達到節點7 : V7=V41-VTN

= Vref- I VTP I 利用MOS電晶體T46及T28可將節點7的電壓V7維持在一定 的電壓電平Vref- | VTP I 。 在此圖19所示的構造方面，除了先前圖18所示的實施形 態11構造Μ外，更於電源接通時，可透過一級的M0S電晶 體Τ46使節點7的電位Μ高速上升，相應地電源接通後可以 早的定時將M0S電晶體Q11設定成斷開狀態。藉此，電源接 通後可透過M0S電晶體Q1M高速使輸出節點4充電而使内部 電壓VINT以高速到達預定電壓電平。 如Μ上，依照本發明第十二實施形態的構造，由於將輸 -49 - (請先閩讀背面之注意事項再填寫本頁)

401655 ’ ί、 Α7十 Β7 五、發明説明（47 ) 出MOS電晶體Q1及Q11之閘極透過一鈒的MOS電晶體结合於 電源節點或升壓節點，所K電源接通後可Μ高速使這些輸 出MOS電晶體的閘極電位上升，相應地可Μ高速使内部電 '； ,： 壓到達一定電壓電平。 此外，由於内部基準電壓發生電路抵銷對於輸出MOS電 晶體輸出的內部電壓VINT之這些MOS電晶體具有的臨界值 電壓及在閘極接受基準電壓Vref之MOS電晶體的臨界值電 壓影響，所以不會受到製造參數的影響，可安定地生成預 定電壓電平的基準電壓。 又，電阻元件R22也可K结合於電源節點1。此外，MOS 電晶體T46之漏極也可Μ結合於升壓節點5，並且MOS電晶 體Q35之漏極也可以结合於電源節點1。 [發明之效果] 經濟部中央標準局員工消費合作杜印製 (請先閔讀背面之注意事項再填寫本頁) 依照關於申請專利範圍第1項之發明，由於構成如下：利 用第一導電型第一 MOS電晶體從第一基準電壓生成内部電 壓，將此内部電壓再用Μ至少一個二極體模態動作的第二 MOS電晶體電平變換而傳達到第一内部節點上，再從該第 一内部節點上的電壓生成第二基準電壓而給與連接電源節 點和輸出節點之間的輸出MOS電晶體之閘極；所Μ輸出MOS 電晶體依照給與該閘極的第二基準電壓，Μ源跟隨模態動 作而生成預定電壓電平的内部電壓，無需設置進行内部電 壓和基準電壓之比較的比較電路，可用低消耗電力生成預 定電壓電平的内部電壓。此外，由於此輸出MOS電晶體的 閘極電壓設定成抵銷輸出MOS電晶體、第一及第二MOS電晶 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐） _ κ; Λ _ 401655 ? 、 s' ..............." A7....................... B7 五、發明説明（48 ) 體具有的臨界值電壓帶給内部電壓的電壓值之影響的電壓 電平，所Μ即使因製造參數的變更而MOS電晶體的臨界值 電壓變動，也不會受到此變動的影響，可生成所希望電壓 ... 電平的内部電壓。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 依照關於申請專利範圍第2項之發明，由於構成如下.·ρ 通道第一 MOS電晶體在閘極接受第一基準電壓，Μ源跟隨 模態動作而生成内部電壓，將此内部電壓利用以至少一個 二極體模態動作的η通道第二MOS電晶體提高該電壓電平而 傳達到第一内部節點，從此第一内部節點上的電壓生成第 二基準電壓而給與連接電源節點和内部電壓輸出節點之間 的η通道輸出MOS電晶體之閘極；所Μ第二基準電壓輸出MOS 電晶體Μ源跟隨模態動作而生成内部電壓，不需要進行内 部電壓和基準電壓之比較的比較電路，可得到低消耗電力 的内部電壓電路。此外，由於第一及第二Μ 0 S電晶體分別 以源跟隨模態及二極體模態動作，所以其消耗電流小，相 應地可實現低消耗電流的内部電源電路。此外，由於內部 基準電壓抵銷對於内部電壓的電壓值之輸出MOS電晶體和 第一及第二MOS電晶體的臨界值電壓帶來的影響，所Μ即 使因MOS電晶體製造參數的變更而臨界值電壓變動，也不 會受到任何變動的影響，可安定地生成所希望電壓電平的 内部電壓。 依照關於申請專利範圍第3項之發明，由於將發生第二 基準電壓的電路用以源跟隨模態傳達第一内部節點上的電 壓的η通道源跟随MOS電晶體和從為此源跟隨MOS電晶體所 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） _ 51 - 401655 AT, B7 經濟部中央標準局員工消費合作社印製 五、發明説明（49 傳達的電壓生成第二基準電壓之Μ二極體模態動作的P通 道MOS電晶體構成，所以各構成元件可用低消耗電流實琨 其動作模態，而可減低此電路部分的消耗電流。此外，藉 由將這些構成元件用η通道MOS電晶體及ρ通道MOS電晶體構 成，可確實且容易地抵銷第一及第二MOS電晶體及輸出MOS 電晶體的臨界值電壓影響。 在關於申請專利範圍第4項之發明方面，由於结合成第 二MOS電晶體透過高電阻元件结合於升壓節點且内部節點 發生機構從此升壓節點接受電流，所Κ即使基準電壓和施 加於電源節點的電源電壓之差小時，也可確實地生成所·# 望電壓電平的内部電壓及第二基準電壓。 依照關於申請專利範圍第5項之發明，由於從第一基準 電壓生成第三基準電壓而施加於結合於輸出節點和接地節 點之間的Ρ通道放電MOS電晶體之閘極，所Μ此第二輸出 MO S電晶體Μ源跟隨模態動作，於輸出節點上的內部電壓 上升時，使此内部電壓降低，而可安定地將内部電壓維持 在所希望的電壓電平。 此外，藉由生成第三基準電壓的電路部分設置抵銷第一 及第二MOS電晶體及第二輸出MOS電晶體具有的臨界值電壓 帶給內部電壓之影響的機構，不會受到製造參數變動的影 響，可確實地將内部電壓維持在所希望的電壓電平。 依照關於申請專利範圍第6項之發明，由於將發生第二 内部基準電壓的電路部分用各自Μ二極體模態動作的η通 道MOS電晶體及ρ通道MOS電晶體構成，所Μ可確實地抵銷 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ 297公釐） 52 ,I-^ II C (請先閱讀背面之注意事項再填寫本頁) 、1Τ 40165,5 Μ Β7 五、發明説明（50 第 之 平 電 壓 電 的 壓 電 部 内ΜΟ 之出 出輸 輸 二 體第 晶 及 電體 OS晶 Η δ53s« 輸Mo 二 二 第第 於及。 對 一 響 影 壓 電 值 界 臨 的 體 晶 電 第 圍 範 利 專 請 申 於 關MO 照出 依輸 7 第 ， 照 位 依電 置的 設上 於 點 由節 ， 部 明内 發一 之第 項和 位 電 極 閘 的 體 晶 電 時使 高即 壓K 電所 準， 基構 二機 第的 比電 位放 電極 極閘 閘之 的體 體 晶 晶 電 電OS s Μ Mo出 出輸 輸一 一 第 第此 此使 於， 第 此 使 MO速 出高 輸 Μ 一 可 第也 此， 時 ， 升低 上降 而位 響電 影極 等閘 訊的 雜體 因 晶 位電 電OS 極丨 閘 的 體 晶 電 出 輸 相 平 電 壓 電 望 希。 所壓 在電 持部 維内 平的 電平 壓電 電壓 的電 壓望 電希 準所 基成 二 生 第可 將地 可應 第 圍 範 利 專 請 串 於 關 照 依 項 8 第 在 於 由 ο Μ 電 放 道 通 ， Ρ 明置 發設 之間 之 點 節 地 接 和 極 閘 之 體 晶 電

出 晶 俞 S 電 S ο Μ 電 放 再 壓 電 準 基 二 第 比 位 電 的 酤 節 部 内 一 第 使 且 擅 Μοβ 晶 電 S ο Μ 電 放 此 到 達 傳 而 低 降 值 對 絕 的 壓 電 值 界 臨 之 體 晶 可 作 39 態 模 隨 跟 源Μ 體 晶 電 S ο Μ 電 放 此Μ 所 極 閘 之 體 壓 電 定 預 在 持 維 位 電 極 閘 的 體 晶 電 S ο Μ 出 輸1 第 將 地 實 確 , ^ II (請先閱讀背面之注意事項再填寫本頁) 訂 經濟部中央標準局員工消費合作杜印製 項 預9r 成第 生圍 地範 定利 安專 可請 地申 應於 相關 ’ 照 平依 電 壓 電 Β· 咅 內 的 平 電 壓 電 定 明 發 之 利 專 請 申 到 於 由 電 放 的 電 的此 點受 節接 部和 内體 一 晶 第電 將OS 用 極 閘 之 澧 H0A ί fi 曰 gni 電的 OS達 彳傳 態 模 遘 項躂 8 跟 第源 圍M 範壓 隨 跟 源 道 通 η 跟 極希 ! 二所 道vxf _ ΗΠ 各地 且實 接確 隨 體望 連可 聯K 串所 相 ， 互成 個構MO 兩體電 之晶放 壓電到 電OS達 的 Μ 傳 通 傳 0電 體旳旳 flfl 白 白 晶作平 電動電^ ^ Μ 彳模電 之 晶 電 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） 53 五、發明説明（51 —ΑΤ~ Β7 下 如 成 構 於 由 明 發 之 項 ο 11 第 圍 範 利 專 請 Φ 於 關 〇 照 極依 閘 合 結 間 之 黏 節 地 接 和 點 Μ 節一 出第 輸從 在且 體卩 晶力 電施 S®而 M0壓 出電 輸準 二 基 第三 道：第 通成 生 壓 電 出 輸 的 體 晶 電

P 作 Μ 動 出態 輸模 二 隨 第跟 於源 極 閛 之 禮 晶 電 輸 制 抑 升 上 Μ0壓 出電 輸部 二 内 第的 Μ上 所點 Μ i§ 晶 電 可 的影 體之 晶來 電帶 OS壓 iu 電 值 臨 的 有 具 節内含IJ 出的包 i 分 β. 咅 路ΜΟ 電 一 的第 希壓和 所電壓 成準電 生基值 地三界 定第臨 平 aaa SR 0 電 望 外出 此輸 。二 壓第 電銷 部抵 安 此 生 發 於 由 (請先閱讀背面之注意事項再填寫本頁) /Λ . . 晶 電 響 影 的 ， 更 明 變 發 數。之 參 壓項 造電11 製部第 if内圍 受的範 會平利 不電專 Μ 壓請 所電申 , 望於 構希關 機所照 的成依 響生 地 實 確 可 三 第 此 生 發 於 由 部第 内此 二將 第 和 體 晶 電ΜΟ OS道 Μ 通 一 n 第S ί 接作模 連動隨 成態跟 構模源 分體 Μ 部極壓 路一一電 電 Μ 的 的之點 壓間節 電之部 準點內 基節二 援 晶 電 通 η 的 晶 S S ο 生 J 而體 壓 晶 8 鬣 的OS 達 Μ 貧 傳 所 S 旳 晶 作 電動 OS態 Μ模 道 通 ni極 隨二 跟以 源之 此壓 從電 受準 接基 , 三 及第 通 Ρ 經濟部中央標準局員工消費合作社印製

第 銷 抵 地 實 確 可M 出 輸 一 影 第的 及值 壓壓 電 電 值的 界壓 臨電 的部 體内 晶給 電帶 OS壓 fi 電 值 界 臨 的 有 具 體 晶 電 此作 ο 39 響態 外 模 隨 跟 源 或 態 模 Hun 極 二Μ 體 晶 L 電 π電 ΜΟ耗 之消 路此 電少 此減 ’ 可 :结接 下件點 如元節 成阻壓 構電升 於高從 由過也 , 透路 明體電 發晶的 之電壓 項OS電 12IM準 第131基 通 圍η»三 範的第 利作生 專動發 請態且 申模.點 於體節 關極壓 照二一升 依 Κ 於 將合 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ 297公釐） 54 五、發明説明（52 ) 部 内 使 所 A7 B7 時 小 差 壓 電 的 壓 電 準 基 第 和 於 合 。 結 壓置 電設 準於 基由 三 ， 第明 的發 平之 電項 M13 電第 ®望圍 ®希範 所利 成專 生請 地申 實於 確關 流可照 電也依 受’ 之 電體 放晶 道電 .逋OS ρ Μ 的電 間放 之此 點再 節位 地電 接的 和點 極節 閘部 之內 體 二 晶第 電使 S . .,0 及 Μ 擭* ^ 輸曰日 I S HSS 第ΗΟ 極 閘 之 體 晶 電 S ο Μ 電 放 到 達 傳 而 低 降 值 對 絕 的 壓 電 值 界 &g 經濟部中夬標準局員工消費合作杜印製 的機構，所Μ可使放電MOS電晶體Μ源跟隨模態動作，可 抑制第二M0S電晶體的閘極電位上升，可安定地將第二輸 出M0S電晶體的閘極電位維持在預定的電壓電平。 依照關於申請專利範圔第14項之發明，由於用將第二內 部節點的電壓以源跟隨模態傳達的η通道源跟隨 M0S電晶 體及從傳達到此源跟隨M0S電晶體的電壓生成傳達到放電 M0S電晶體之閘極的電壓之互相串聯連接且各自Μ二極體 模態動作的三個Ρ通道Μ 0 S電晶體構成將電壓傳達到此放電 M0S電晶體之閛極的部分，所以可確實地將放電M0S電晶體 的閘極電位維持在預定的電壓電平。此外，由於這些M0S 電晶體以源跟隨模態或二極體模態動作，所Μ可用低消耗 電流生成所希望電壓電平的電壓而施加於放電M0S電晶體 之閘極。 依照關於申請專利範圍第1 5項之發明，由於在包含將第 一基準電壓Κ源跟隨模態傳達而生成比此第一基準電壓高 的第二基準電壓的第一 M0S電晶體及在閘極接受此第一 M0S 電晶體傳達的電壓而從電源節點供給内部電壓輸出節點電 流之Μ源跟隨模態動作的η通道輸出M0S電晶體的電路方面 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） (諳先閱讀背面之注意事項再填寫本頁)

-55 - 五、發明説明（53 ) A7 7 B7 酤 節 壓 升 之 壓 電 的 高 壓 Mo® 一 的 第點 將節 ’ 源 電 比 加 施 件 元 阻 8 過 透 於 合 結 極 源 之 體 晶 電 和 壓 電 準 基 使 即 Μ 所 第 、S谦 平:f 電 壓 電 望 希 所 成 生 地 實 確MO 可出 也輸 ， 於 時加 小施 差而 之壓 壓電 電準 源基 電二 及 遍 可 極 閘 之 晶 電 内 平 電 壓 電 的 望 希 所 成 生 地 定. 安 圍 範 壓 電 的 泛 廣 C 0 VC壓 壓電 電部 利節生 專地壓 請接電 申和準 在點基 於 節 二 由出第 , 輸此 明於從 發合及 之结體 項置晶 16設電 第再OS 圍 ， 範面 利方 專明 請發 申之！ 睡 於項 d 關15的 照第間 依圍之 範點 出 輸二 第 道 出 輸二 第 此 於 加 施 而 壓 電 準 基 三 第 的 低 壓 電 準 基二 第 比 成 上 點 節 出 輸 制 抑 地 實 確 可M 所 構 機 的 極 閘 之 體 晶 電 電 β, 0 內 的 平 電 壓 電 望 希 所 成 生 地 定 安 可 升 上 壓 電 部 内,° 的壓 需 不Κ 所 作 nsn 態 模 隨 跟 源Μ 都 擭 晶 電 (請先閱讀背面之注意事項再填寫本頁)

*1T 路 電 較 比 的 壓 電 準 基 和 ΜΟ壓 出電 輸部 , 内 外較 此比 要 流 電 耗 消 低 減 可 利 專 請 申 在 於 由 。 明 路發 電之 源項 電17 部第 內圍 的範 力利 電專 耗請 消申 低於 現關 實照 可依 經濟部中央標準局員工消費合作社印製 此 和 及的 體作 下晶動 如電態 成OS模 構ΙΜ體 道 ’ 極 通 面nil 一 方的 Μ 明達自 發傳各 之態且 項模接 16隨連 第跟聯 圍源串 範 Κ 體 壓 電 準 基二 第 將 用 利 通 Ρ 晶 將 電體 OS晶 ΙΜ電 道 S 通ΜΟ 壓 電 準 基 三 第 的 二 平 第電 於壓 加電 施望 壓希 電所 準成 基生 三地 第實 出 輸 極 閘 之 禮 晶 電 確這 可於 Μ 由 所’ ;外 此 減 可Μ 所 作 態 模 禮 極二 或 態 模 隨 跟 源 Μ 體 晶 電 S ο Μ 些 流 電 費 消 其 少 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X25>7公釐） 56 A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明 ’54 ) 1 1 1 依 照 關 於 請 專 利範圍第 18項 之 發 明，由於用 將 第- -内 1 部 節 點 的 電 壓 以 源 跟隨模態 傳達 的 第 一源跟隨M0S電晶 體 1 I t 使 該 第 一 源 跟 隨 MOS電晶體的電壓降低二極體模態 動 請 1 1 作 的 P通道MOS 電 晶 體及將Μ 此二 極 體 模態動作的 Ρ通道 M0S 讀 背 | 面 I 電 晶 體 的 輸 出 電 壓 Κ源跟隨 模態 傳 達 而生成第二 基 準電壓 意 1 1 的 第 二 源 跟 隨 MOS電晶體構成內部電壓兹ί機構 ，所Μ 可 事 項 1 再 1 1 用 低 消 耗 電 流 確 實 地生成所 希望 電 壓 電平的第二 基 準電壓 0 此 外 藉 由 使 用 ρ通道MOS 電晶 體 及 η通道M0S電 晶 體 可 本 頁 '〆 1 確 實 且 容 易 地 抵 銷 對於内部 電壓 的 電 壓值之第一 M0S電 晶 1 1 體 及 第 一 輸 出 MOS電晶體的臨界值電壓帶來的影響 > 1 1 依 昭 關 於 申 請 專 利範圍第 19項 之 發 明，由於在 申 請專利 1 訂 1 I 範 圍 第 18項 之 發 明 方面，再 設置 依 照 第二基準電 壓 和Μ二 極 體 模 態 動 作 的 Ρ通道MOS電 晶體 的 輸 出電壓，於 此 第二基 1 1 準 電 壓 上 升 時 使 輸出Μ 0 S電晶體的閘極電位降低之機 構 1 1 9 所 Η 即 使 第 一 輸 出MOS電晶體的閘極電位因雜訊等影 響 1 ω 而 上 升 也 可 使 其 確實地恢 復到 所 希 望的電壓電 平 ，可將 1 輸 出 MOS電晶體的閘極電位確實地維持在所希望的電壓 電 I 平 0 1 I I 依 昭 關 於 申 請 專 利範圍第 20項 之 發 明，由於用 使 Μ二極 1 1 體 模 態 動 作 的 Ρ通道MOS電晶 體的 輸 出 電壓再降低 f 各自Μ 1 1 二 極 體 模 態 動 作 且 互相串聯 連接 的 P通道M0S電晶 體 及η 通 1 1 道 MOS電晶體； 及 結 合於輸出 M0S電晶體之閘極和接地節 點 1 I 之 間 的 Ρ通道放電MOS電晶體 構成 此 輸 出M0S電晶體的閘 極 1 1 電 位 降 低 機 構 ；η 〒Μ這些MOS 電晶 體 以 二極體模態 或 源跟隨 1 1 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 一 57 — ....... A 7 B7 五、發明説明（55) 模態動作，而可用低消耗電流確實地抑制輸出MOS電晶體 的閘極電位上升。 依照關於申請專利範圍第21項之發明，由於在申請專利 •' ,： 範圍第18項之發明方面，再設置結合於輸出節點和接地節 點之間的P通道第二輸出MOS電晶體及從第一 MOS電晶體的 輸出電壓生成比此輸出電壓低的第三基準電壓而施加於第 二輸出MOS電晶體之閘極的機構，所以可使第二輸出MOS電 晶體Μ源跟隨模態動作，用低消耗電力藉由抑制内部電壓 上升，可實現安定地生成預定電壓電平的內部電壓之電路 。此外，由於構成如下：此第二基準電壓發生電路抵銷第 二輸出Μ 0 S電晶體的臨界值電壓及第一 Μ 0 S電晶體的臨界值 電壓帶給内部電壓的影響；所Κ即使因製造參數的變更而 臨界值電壓變動，也可確實地生成所希望電壓電平的內部 電壓。 依照關於申請專利範圍第22項之發明，由於用使第一 MOS電晶體的輸出電壓上升而輸出之各自Κ二極體模態動 作且串聯連接第二内部節點和第一 MOS電晶體之間的多數η 經濟部中央標準局員工消費合作社印製 (諳先閱讀背面之注意事項再填寫本頁) 通道MOS電晶體；將此第二內部節點的電壓以源跟隨橫態傳 達的源跟隨M0S電晶體；使此源跟隨M0S電晶體的輸出電壓 降低之互相串聯連接且各自以二極體模態動作的多數P通 道M0S電晶體；及將這些多數M0S電晶體輸出的電壓以源跟 隨模態彳成第三基準電壓的源跟隨M0S電晶體構成生成 第三基準電壓的電路部分；所Μ只是各Μ 0 S電晶體以源跟隨 模態或二極體模態動作，可減低這些電路部分的消耗電流 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） _ c; 8 _ 五、發明説明（56

Af, B7 化 變 壓 電 出 輸 的 體 晶 電 平 電 壓 電 望 希 所 成 生 地 實 M0確 一 可 第 K 使所 壓 ， 8 Kfe 值電 界準 臨基 些三 這第 用成 只生 且而 壓 電 準 基 三 第MO 的道 外 此 用 使 由 藉 者 兩 禮 晶 電 臨 通 1 η 的 及體 體 晶 晶 電 8 S 霄 ο s Μ Mo出 道 輸 通一 >第 銷 抵 地 實 確 可 的 壓 電 部 內 給 帶 壓 電 值 界 臨 的 晶 電 S ο Μ 0 1 響 第影 及之 壓平 電電 值 壓 界電 S 申ΜΟ聯 在道串 於通相 由 h 互 ，數之 明豸作 ^0使 發：動 之下態 項如模 23成體 第構極 圍 ， 二 範面 K 利方自 專明各 請發用 申之壓 於項電 關 2 出 照第輸 依圍的 範體 利 專 晶 的 接 二 第 於 合 结 與 給 低 降 澧 晶 電 S ο Μ 道 通 Ω 及 擭 晶 電 S ο Μ 道 通 禮 晶 電 (請先閱讀背面之注意事項再填寫本頁) 用 電 放 的 間ΜΟ 之出 點輸 節二 地第 接此 和將 極可 閘Κ 之所 極 閛 之 ΜΟ體 出 晶 輸電 S 位 ΜΟ電 道極 通閘 的 晶 電 Ρ 出 輸二 第 制 抑 可 平 電 壓 電 的 定 預 在 持 維 態 模 隨 跟 源 Μ 第 而 響 影 等 訊 雜 因 止 防 可 升 上 位 電 極 閘 的 澧 晶 電 可 地 二 應以 相體 ’ 晶 態電 S 狀 ο 開 斷 為 成 期 長 地 要 必 不 體 晶 電 元 成 構 些 這 是 ΜΟ只 些地 這應 於相 由 ’ , 作 外 動 此態 。 模 壓随 電跟 部源 內或 的作 Μ 定動 出安態 輸成模 生體 極 .消 件 經濟部中央標隼局員工消費合作社印製 -,φI-------ΐτ------J---1 出 輸 請的 申 構 在機 。 於降 力由下 電 ， 壓 耗明電 消 發照 的之依 分項置 部 2 設 路第再 電圍 -此範面 低利方 減專明 可請發 , 申 之 流於項 電關20 小照第 微依圍 耗 範 利 專 時 升 上 Μ0位 出電 輸極 二 閘 第的 和體 壓 晶 電電 位 電 極 閘 的 續 晶 電 出 輸二 第 此 使 Μ 閘 出的 輸體 二 晶 第電 fc S 肚 ο ϋ 於 閘而 的響 體影 晶等 電訊 S 隹 ο 斜 Μ因 ϋ 體 二曰日 Ϊ 電 第 S 制Μ0 抑出 可輸 Μ 二 所第 ’ 止 構防 機可 的， 低升 降上 位位 電電 極極 本纸張尺度適用中國國家標準（CNS ) Α4規格（2丨Ο X 297公釐） A7 B7 經濟部中央標準局員工消費合作社印製 五、發明説明（57 ) 其 閘 極 電 位 上 升 f 不 必 要 地 長 期 成 為 斷 開 狀 態 9 不 會 受到 雜 訊 等 影 響 而 可 確 實 地 生 成 所 希 望 電 壓 電 平 的 内 部 電 壓0 依 照 關 於 申 .： 請 專 利 範 圍 第 25項 之 發 明 由 於 用 將 ·. 第 一基 準 電 壓 Η 源 跟 隨 模 態 傳 達 的 η通道第- -M0S 電 晶 體 9 從 此第 一 M0S電晶體傳達的電壓生成比第- -基準電壓高的第二基 準 電 壓 的 第 一 內 部 基 準 電 壓 發 生 機 構 及 在 閘 極 接 受 此 第一 内 部 基 準 電 壓 發 生 機 構 輸 出 的 第 二 基 準 電 壓 且 結 合 於 電源 節 點 和 内 部 電 壓 輸 出 節 點 之 間 的 第 — 輸 出 Μ 0 S電晶體構成 内 部 電 源 電 路 所 >λ 輸 出 Μ 0 S電晶體以源跟随模態動作， 可 容 易 生 成 所 希 望 電 壓 電 平 的 內 部 電 壓 〇 由 於 輸 出 M0S電 晶 體 進 行 内 部 電 壓 和 基 準 電 壓 的 比 較 動 作 > 所 以 •fnr 需 多餘 設 置 比 較 内 部 電 壓 和 基 準 電 壓 的 比 較 電 路 可 減 低 電 路消 耗 電 力 〇 此 外 此 第 二 基 準 電 壓 會 抵 銷 第 一 Μ 0 S電晶體及 第 一 輸 出 M0S電晶體具有的臨界值電壓因内部電壓的電壓 值 造 成 的 影 響 9 所 Μ 即 使 因 製 造 參 數 的 變 更 而 這 些 M0S電 晶 體 的 臨 界 值 電 壓 變 動 1 也 不 會 受 到 這 些 變 動 的 影 響 ，可 確 實 地 生 成 所 希 望 電 壓 電 平 的 内 部 電 壓 0 依 照 關 於 串 請 專 利 範 圍 第 26項 之 發 明 > 由 於 在 申 請 專利 範 圍 第 25項 之 發 明 方 面 內 部 基 準 電 壓 發 生 機 構 用 使 此第 一 Μ 0 S電晶體的輸出電壓降低之Μ二極體模態動作的p 通道 第 一 降 低 M0S電晶體， 將此第- -降低M0S 電 晶 體 的 輸 出 電壓 Μ 源 跟 隨 模 態 傳 達 的 Ρ通道第- -源跟隨M0S 電 晶 體 及 使 此第 一 源 跟 隨 M0S電晶體傳達的電壓上升之各自Κ二極體模態 fTtl, 動 作 且 串 聯 連 接 第 一 源 跟 隨 Μ 0 S電晶體ΐ α第- -輸出M0S 電晶 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -60 - 請 先 閱 讀 背 意 事 項 再 填 寫 本 頁 五、發明説明（5忌 通 g η 電 的值 間界 之臨 極的 明 Β τπ*** Mtifl 之 晶 體電 道 壓 A7 B7 Μ 第 些的 這平 用電 利壓 Μ電 所望 ’ 希 成所 構成 體生 晶 地 電賁 OS® 彳可 電 0 ^ 二 部可 全r i流 曰30^ 電 耗 MO消 的其 件 Μ 元-所 成 ， 構作 此 動 於態 由模 ， 體 外極 此 二 。 或 壓態 電模 準隨 基跟 由 ， ， 件 者元 再成 ο構 壓為 電作 準體 基晶 二 電 第OS 的彳 平 電 壓及 電體 望 晶 希電 所OS in« 成 生 流 »rm 月 耗使 消於

道 通 P 道 通 ο Μ 出 輸 銷 抵 壓 電 值 ΘΓ 臨 些 這 用 利 地 實 確 可M 所 第響 及影 體之 晶 值 電壓 '> 電 的 壓 電 部 内 給 帶 壓 電 值 界 臨 的 體 晶 電 利 專 請 申 在MO 於一 由第 ’ 受 明接 發接 之連 項聯 27串 第用 圍 ， 範面 利方 專明 請發 申之 於項 關25 照 第 依圍 範 擐 晶 電 S 多 MO的 一 作 第動 的態 點模 節體 部極 内 二 一 % 第自 到各 出且 輸間 而之 低點 降節 其部 使內 並 一 壓第 電和 出體 輸晶 的電 道 通 (請先閱讀背面之注意事項再填寫本頁) 1. 、*! 體 晶 電 i 出 的輸 達 一 傳第 數態接 模 隨 跟 源 Μ 壓 電 的 上 0 Mai隨 , 晶 < IPS跟 部SS源 内MO一 一 隨第 第跟和 將源體 ;一晶 第 電 道OS 通彳 點 節 出 輸 的 S 晶 ί 電 及 S *> 塞 連 珉 串 相 互 有 具 晶 電 S ο Μ 道 通 η 數 多 的 作 態 模 擭 極二Μ 自 各 且 間 之 \—/ 極 源 經濟部中央標牟局員工消費合作社印製 些 這 照 依 地 實 確 可 ΜΟΜ 道所 通 ; PS構 個機 一 生 少發 至 壓 及 電 體準 基界 部臨 內的 成體 構 晶 構電 機OS 升 上 位 電 的 禮 晶 電 第 的 平 電 壓 電 望 希 所 成 生 €MO f些 這 或 態 模 隨 跟 源M 禮 晶 B ^llr 於 由 外 此 ο 壓 電 準 基 消 Μ 所 作 e'wlj> ΠΒΖΠ 態 模 體 極 電OS壓 OSIM電 Μ 道 g 道通 g 通P 0的電 的作部 構動内 機態於 升模對 上體銷 位極抵 電 二 地 於 Μ 實 由數確 , 多 可 外的Μ 此用所 。 低 ， 小降個 分位一 十電少 可比數 流數體 電體晶 耗晶電 本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ 297公釐） A 7 B7 經濟部中央標準局員工消费合作杜印製 五、發明説明（59 ) 1 1 1 值 之 第 一 輸 出 Μ 0 S電晶體及第- 一 M0S 電 晶 體 的 臨界值電壓 帶 1 來 的 影 響 9 可 容 易 且 確 實 地 生 成 第二 基 準 電 麗。 1 I 依 昭 關 於 申 請 專 利 1 ： 範 圍 第 28項 之發 明 » 由 於在申請專 利 請 先 1 1 1 範 圍 第 25項 之 發 明 方 面 9 再 設 置 结合 於1窜- 源 跟隨Μ 0 S電晶 讀 背 1 體 的 輸 出 節 點 1 使 此 第 一 源 跟 隨 模態 M0S電晶體的輸出電 意 1 I 壓 上 升 而 生 成 第 三 基 準 電 壓 之 kk 二極 體 模 態 動作的第一 二 事 1 再. I 極 體 型 MOS電晶體； 及 在 閘 極 接 受 此第 -* 二 極 體型M0S電晶 fcgjjSjsBsy 體 的 輸 出 電 壓 且 结 合 於 内 部 電 壓 輸出 節 點 和 接地節點之 間 本 頁 1 的 P通道第二輸出MOS 電 晶 體 ;所Μ即使內部電壓上升時 1 1 也 可 利 用 此 第 二 輸 出 MO S電晶體Κ高速使內部電壓恢復到 1 1 預 定 的 電 壓 電 平 〇 此 外 由 於 使 用第 一 二 極 體型Μ 0 S電晶 1 訂 1 I 體 生 成 第 三 基 準 電 壓 所 Μ 可 容 易生 成 可 確 實抵銷此第 二 輸 出 MOS電晶體及第- -MOS 電 晶 體 具有 的 臨 界 值電壓帶給 内 1 1 I 部 電 壓 的 電 壓 值 之 影 響 的 第 三 基 準電 壓 〇 此 外，由於使 用 1 1 二 極 體 型 MOS電晶體生成第三基準電壓 所K此M0S電晶 體 1 ① 的 消 耗 電 流 可 十 分 小 〇 此 外 由 於第 二 輸 出 M0S電晶體Μ Ϊ | 源 跟 隨 模 態 動 作 » 所 Μ 可 確 實 地 抑制 内 部 電 壓的上升。 4 i 依 昭 關 於 申 請 專 利 範 圍 第 30項 之發 明 9 由 於在申請專 利 1 1 1 範 圍 第 29項 之 發 明 方 面 y 内 部 電 壓發 生 機 構 包含依照第 一 1 1 内 部 節 點 的 電 位 和 第 二 基 準 電 魔 ，此 第 二 基 準電壓上升 時 1 1 使 第 一 輸 出 Μ 0 S電晶體甲 ]閘極電位的機構， 所以即使因雜 1 1 訊 等 影 響 而 第 一 輸 出 MOS電晶體的閘極電位上升，也可Μ 1 I 高 速 使 此 閘 極 電 位 降 低 » 可 將 第 一輸 出 M0S電晶體的閘極 1 1 電 位 確 實 地 維 持 在 所 希 望 的 電 壓 電平 9 相 應 地可抑制以 源 1 1 -62 - 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） 經濟部中央標準局貝工消費合作社印製 A 7 ..... B7五、發明説明（6〇 ) 跟隨模態動作的第一輸出MOS電晶體輸出之内部電壓的電 壓電平上升。 依照關於申請專利範圍第31項之發明，由於在申請專利 範圍第29項之發明方面，再設置將第二内部節點的電位以 源跟隨模態傳達到第一輸出Μ 0 S電晶體之閘極的p通道七邊跟 隨M0S電晶體，所Μ第一輸出M0S電晶體的閘極電位比第二 内部節點的電位和該第二源跟隨M0S電晶體之臨界值電壓 的絕對值之差高時，此第二源跟隨M0S電晶體Μ高速導通 ，可使第一輸出M0S電晶體的閘極電位降低，可將第一輸 出M0S電晶體的閘極電位維持在預定的電壓電平。 依照關於申請專利範圍第3 2項之發明，由於在申請專利 範圍第25項之發明方面，再設置结合於輸出節點和接地節 點之間的Ρ通道第二輸出Μ 0 S電晶體及從第一 Μ 0 S電晶體的 輸出電壓生成比第二基準電壓低的第三基準電壓而施加於 第二輸出M0S電晶體之閘極的第二内部基準電壓發生機構 ，所Μ可使第二輸出M0S電晶體Μ源跟隨模態動作，相應 地可抑制内部電壓的上升，可安定地生成所希望電壓電平 具 構 機 生 發 壓 電 準 基 ΠΡ 咅 内二 第 此 於 由 外 此 ο 壓 電 Β· ώη 内 的 二 第 之 平 電 的 壓 電 之 出 輸 體 晶 電 S ο Μ 出 輸二 第 於 對 銷 抵 有 ΜΟ構 出機 輸的 體 晶 電 第 及 響將 影地 之實 來確 帶可 壓 ’ 電響 值 影 θ>. 勺 罗 0Μ 臨更 的變 體數 晶 參 電造 S ο 氣 -Μ到 受 會 不 Μ 所 定 設 平 電 壓 電 部 内 平明 電發ΜΟ 壓之 一 電項第 的33將 望第用 希圍 ， 所範面 在利方 專明 請發 串 之 於項 1132 照 第 依 圍 範 利 專 請 串 在 於 由 壓 電 出 輸 的 澧 晶 電 (請先閱讀背面之注意事項再填寫本頁)

本紙張尺度適用中國國家標準（CNS ) Α4規格（210Χ297公釐） -63-

B 6 ,—\ 明説 明發五 聯 $ 串M0 相道 互 且 作 態 槙 體 極二 Μ 自 各 之 點 節 部 内 二M0 第一 到第 達接 傳連 通 P 數 多 的 間 之 點 節 部 內 一 第 和 擭 晶 電 使此 而接 達 連 傳聯 態串 模相 隨互 跟W 源 Μ 位 電 的 點，隨 節跟 部源 内 一 1 第 第道 此通 ?Γ Ρ 將旳 體升 晶 上 電其 Β 晶 電 S ο 多使 Μ 的且 隨作成 跟動構 源態所 一 模體 第體晶 電 數第 第Me 和道 體通 晶1 隨 跟 源 ® ^ S 曰日S Λ- 1 ο • , 1 Μ 間 之 酤 節 一 少 至 及 輸 的 體 晶 i 電 3 極 S 的 二 Μ 升 Μ 道上 自通壓^ ^ Μ 且，出 三 準 構第基 機成部 升生内 上而二 壓達第 電傳成 將 及 第 電發 準壓 基電 的 壓 構 機 生 跟 源MOMO Μ 隨照 壓跟依 電源只 的二 可 點第Μ 節道所 部通： 内1 態 模 隨 構的 體體 晶 晶 電電 地 實 確ΜΟ 可些 ， 這 壓 ’ 電外 準此 基 。 三 壓 第電 成準 生基 壓 三 電第 準的 基平 一 電 第壓 從電 壓望 電希 值所 界成 臨生 電 流 電 耗用 消使 其於 ’ 由 作’ 動外 態此 模。 體 流 極電 二 耗 或消 態 的 模分 隨部 跟路 源電 是此 只低 Β咸 晶 可 道 通 (請先閱讀背面之注意事項再填寫本頁) 出 輸二 第 之 平 電 的 壓 電 之 ΜΟ出 道輸 通體 η 晶 和 電 體 S m ο 曰曰 Μ 電 出 澧 晶 8 輸第 二 及 第體 於晶 對電 i S 銷 ο 抵 地 實 確 可 Μ 所 經濟部中央標準局負工消費合作社印製 内 的 定 安 成 生 可 響 影 之 來 帶 壓 電 值 界 臨 的 體 晶 S®® MO電 一 部 利壓 專 電 請的 申 點 在 節 於 部 由内 . 一 明第 發照 之依 項置 34設 第再 圍 ’ 範面 利方 專明 請發 申之 於項 關33 照 第 依圍 範 出 輸二 第 使 時 升 上 壓 電 準 基 三 第 此 於 壓 電 準 基 三 第 和 影 等 訊 雜 因 使 即 以 所 構 機 的 低 降 壓 電 極 閘 的 禮 晶 ^8 平 電 壓 電 ΜΟ的 出定 輸預 二 到 第復 此恢 而其 響使 地 實 確 可 也 升 上 位 電 極 閛 的 體 晶 電 出 輸二 第 止 防 可 地 應 相 本紙張尺度適用中國國家標準（CNS ) Α4規格（210 X 297公釐） 64 B7 五、發明説明（64) Q1……p通道MOS電晶體（第一 MOS電晶體）、 Q2……輸出MOS電晶體， 10……第一内部基準電壓發生電路， 12……第一內部電壓發生電路， 14……第二內部電壓發生電路， Q11……輸出M0S電晶體， 18......内部電壓發生電路， 20……第二內部基準電壓發生電路。 又，圖中，同一符號表示同一或相當部分。 經濟部十央標隼局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 經濟部中央標準局員工消費合作杜印製 A 7 …J'r. B7 五、發明説明（62) 電晶體不必要地長期成為斷開狀態，可確實地生成所希望 電壓電平的内部電壓。 依照關於申請專利範圍第35項之發明，由於在申請專利 範圍第33項之發明方面，再設置使第二內部節點的電壓以 源跟隨模態上升而傳達到第二輸出MOS電晶體之閘極的p通 道第三源跟隨MOS電晶體，所K第二輸出MOS電晶體的閘極 電位比第二内部節點的電壓和此第三源跟隨MOS電晶體之 臨界值電壓的絕對值之差高，此第三源跟隨MOS電晶體就 導通，而可將第二輸出MOS電晶體的閘極電位確實地維持 在所希望的電壓電平，可防止第二輸出MOS電晶體不必要 地長期成為斷開狀態。 [圖式之簡單說明] 圖1為顯示為本發明第一實施形態之內部電源電路構造 的_。 圖2為顯示圖1所示之輸出MOS電晶體平面佈置的圖。 画3為說明圖1所示之內部電源電路動作特性的圖。 圖4為顯示本發明第一實施形態之第一變更例構造的圖。 圖5為顯示本發明第一言第二變更例構造的圖。 圖6為顯示使圖5所示的高電壓發生之高電壓發生電路構 造一例的画。 圖7為顯示為本發明第二實施形態之內部電源電路構造 的圖。 圖8為顯示為本發明第三實施形態之内部電源電路構造 的圖。 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） _ r r; _ (請先閱讀背面之注意事項再填寫本頁)

A7 B7 經濟部中央標準局員工消費合作社印製 五、 發明説明（63 ) 圖 9為顯示本發明第三實施J 衫態之變更例要部構造的圖。 圖 10為 顯示 圖 9所示之構造具體例的圖 〇 圖 1 1為 顯示 1 : 為 本發明 第 四 實 施 形 態 之 內 部 電 源 電 •: 路 構 造 的 圖 〇 圖 12為 顯示 為 本發明 第 五 實 施 形 態 之 內 部 電 源 電 路 構 造 的 圖 〇 圖 13為 顯示 為 本發明 第 >、- 實 施 形 態 之 內 部 電 源 電 路 構 造 的 圖 〇 圖 1 4為 顯示 為 本發明 第 七 實 施 形 態 之 內 部 電 源 電 路 構 造 的 圖 〇 圖 1 5為 顯示 為 本發明 第 八 實 施 形 態 之 內 部 電 源 電 路 構 造 的 圖 0 圖 16為 顯示 為 本發明 第 九 實 施 形 態 之 内 部 電 源 電 路 構 造 的 圖 0 圆 17為 顯示 為 本發明 第 十 實 施 形 態 之 内 部 電 源 電 路 構 造 的 圖 0 圖 18為 顯示 為 本發明 第 十 一 實 施 形 態 之 内 部 電 源 電 路 構 造 的 圖0 圖 1 9為 顯示 為 本發明 第 十 二 實 施 形 態 之 內 部 電 源 電 路 構 造 的 圖0 圖 20為 概略 顯 示習知 半 導 體 裝 置 之 内 部 構 造 的 圖 〇 圖 2 1為 顯示 習 知内部 電 源 電 壓 發 生 電 路 構 造 的 圖 〇 圖 22為 顯示 圖 2 1所示 之 比 較 器 構 造 一 例 的 圖 〇 [元件編號之說取 " 寫 本 頁 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） -66 - 請 hj 閱 讀 背 面 '意 事 項 再 訂

Claims (1)

1. ^01655 A8 B8 C8 D8 六、申請專利範圍 1. 一種内部電源電路，其特徵在於：具備在閘極接受第 一基準電壓的第一導電型第一絕緣閘型場效電晶體；連接 於前述第一絕緣閘型場效電晶體和第一內部節點之間之各 自Μ二極體連接的至少一個第二絕緣閘型場效電晶體；連 接於電源節點和内部電壓輸出節點之間，依照給與該閘極 的電壓在前述電源節點和前述内部電壓輸出節點之間形成 電流路徑的輸出絕緣閘型場效電晶體；及從前述第一内部 節點上的電壓生成第二基準電壓，將前述第二基準電壓給 與前述輸出絕緣閘型場效電晶體的内部基準電壓發生機構 ，前述内部基準電壓發生機構包含Μ下機構：抵銷對於輸 出到前述內部電壓輸出節點的電壓值之前述第一、第二及 輸出絕緣閛型場效電晶體具有的臨界值電壓影響者。 經濟部中央標準局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) 2. —種內部電源電路，其特徵在於：具備具有接受第一 基準電壓之閘極、结合成接受接地電位之一方導通端子及 他方導通端子的第一 ρ通道絕緣閘型場效電晶體；連接於電 源節點和內部電壓輸出節點之間，從前述電源節點供電流 給前述内部電壓輸出節點而生成内部電壓的η通道輸出絕 緣閘型場效電晶體；及從前述他方導通端子上的電壓生成 第二基準電壓而給與前述輸出絕緣閘型場效電晶體之閘極 的内部基準電壓發生機構，前述内部基準電壓發生機構包 含連接於前逑第一 Ρ通道絕緣閘型場效電晶體之他方導通 端子和第一内部節點之間，各自Κ二極體模態動作的η通 道第二絕緣閘型場效電晶體；及抵銷對於前述內部電壓的 電壓值之前述第一、第二及輸出絕緣閛型場效電晶體具有 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） _ 1 - 經濟部中央標準局員工消費合作社印製 A8 Βδ C8 D8 六、申請專利範圍 的臨界值電壓影響的機構者。 3 .如申請專利範圍第2項之内部電源電路，其中前述内 部基準電壓發生機構具備在閘極接受前述第一内部節點上 的電壓，將該接受的電壓以源跟隨模態通道源跟隨絕 緣閘型場效電晶體；及结合於前述源跟隨絕緣閛型場效電 晶體，從Μ前述源跟隨模態所傳達的電壓生成前述第二基 準電壓之二極體連接的ρ通道絕緣閘型場效電晶體。 4 .如申請專利範圍第2項之内部電源電路，其中前述η通 道第二絕緣閘型場效電晶體透過高電阻元件结合於施加比 施加於前述電源節點之電壓還高的電壓之升壓節點上，而 且前述内部基準電壓發生機構结合成在前述升壓節點接受 電流。 5 .如申請專利範圍第2項之内部電源電路，其中再具備 第二內部基準電壓發生機構，該第二內部基準電壓發生機 構包含结合於前述内部電壓輸出節點和接地節點之間的Ρ 通道第二輸出絕緣閘型場效電晶體；及抵銷前述第一、第 二電晶體及前述第二輸出絕緣閘型場效電晶體的臨界值電 壓給與前述内部電壓之影響的機構，.從前述第一基準電壓 生成第三基準電壓，將該生成的第三基準電壓施加於前述 第二輸出絕緣閘型場效電晶體之閘極。 6 .如申請專利範圍第3項之内部電源電路，其中再具備 第二内部基準電壓發生機構，該第二内部基準電壓發生機 構包含結合於前述内部電壓輸出節點和接地節點之間的Ρ 通道第二輸出絕緣閘型場效電晶體；及抵銷前述第一、第 本纸張尺度適用中國國家標準（CNS ) Α4規格（210 X 297公釐） _ 〇 _ (請先閱讀背面之注意事項再填寫本頁)

   訂 ，泉 經濟部中央標準局員工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 二電晶體及前述第二輸出絕緣閛型場效電晶體的臨界值電 壓給與前述内部電壓之影響的機構，從前述第一基準電壓 生成第三基準電壓，將該生成的第三基準電壓施加於你1¾二 輸出絕緣閘型場效電晶體之閘極。 7.如申請專利範圍第4項之內部電源電路，其中再具備 第二内部基準電壓發生機構，該第二内部基準電壓發生機 構包含 结合於前述内部電壓輸出節點和接地節點之間的 P通道第二輸出絕緣閘型場效電晶體；及抵銷前述第一、第 二電晶體及前述第二輸出絕緣閘型場效電晶體的臨界值電 壓給與前述内部電壓之影響的機構，從前述第一基準電壓. 生成第三基準電壓，將該生成的第三基準電壓施加於前述 第二輸出絕緣閘型場效電晶體之閘極。 δ.如申請專利範圍第5項之內部電源電路，其中前述第 二内部基準電壓發生機構包含各自κ二極體連互相串聯 連·#通道絕緣閛型場效電晶體及P通道絕緣閘型場效電晶 體。 9.如申請專利範圍第6項之内部電源電路，其中前述第 二内部基準電壓發生機構包含各自Μ二極體連接且互相串 聯連接的η通道絕緣閘型場效電晶體及ρ通道絕緣閘型場效 電晶體。 1 〇 .如申請專利範圍第7項之内部電源電路，其中前述第 二內部基準電壓發生機構包含各自以二極體連接且互相串 聯連接的η通道絕緣閘型場效電晶體及ρ通道絕緣閘型場效 電晶體。 本紙張尺度適用中國國家標準（CNS ) Α4規格（210 X 297公釐） _ 2 - (請先間讀背面之注意事項再填寫本頁) 裝_ 訂 ___泉 C. 經濟部中央標準局員工消費合作社印製 A8 Βδ C8 D8\、申請專利範圍 1 1 .如申請專利範圍第2至1 0項之任一項之内部電源電路 ，其中再具備放電機構，該放電機構接受前述第一輸出絕 緣閛型場效電晶體之閛極的電位和前逑第一内部節點上的 電位，回應前述第一輸出絕緣閘型場效電晶體的閘極電位 比前述第一基準電壓高，使前述第一輸出絕緣閘型場效電 晶體之閘極放電到接地電位電平。 1 2 .如申請專利範圍第2至1 0項之任一項之内部電源電路 ，其中具備結合於前述第一輸出絕緣閘型場效電晶體之閛 極和接地節點之間的Ρ通道放電絕緣閘型場效電晶體；及使 前逑第一内部節點上的電位比前述第二基準電壓再僅低於 前述放電絕緣閘型場效電晶體之臨界值電壓的絕對值而傳 達到前述放電絕緣閛型場效電晶體之閛極的機構。 13. 如申請專利範圍第12項之内部電源電路，其中前述 傳達機構具備接受上述第一内部節點上的電壓而Μ源跟隨 形態傳達的η通道源絕緣閘型場效電晶體；及互相串聯連接 於前述源絕緣閛型場效電晶體和前述第一輸出絕緣閘型場 效電晶體之閘極之間且各自Κ二極體連接的兩個Ρ通道絕 緣閘型場效電晶體。 14. 如申請專利範圍第2至4項之任一項之内部電源電路 ，其中再具備第二内部基準電壓發生機構，該第二内部基 準電壓發生機構包含結合於前述内部電壓輸出節點和接地 節點之間的Ρ通道第二輸出絕緣閘型場效電晶體；及抵銷帶 給前述内部電壓輸出節點上之內部電壓的電壓值之前述第 一絕緣閘型埸效電晶體及前述第二輸出絕緣閛型場效電晶 本紙張尺度適用中國國家標準（CNS ) Α4規格（210 X 297公釐） I s^n vi^^i t-^i Mflf — -^m n k ' o\i (請先閱讀背面之注意事項再填寫本頁) •裝 訂 Θ泉 六、申請專利範圍 8 8 8 8 ABCD 埸 二 型第 閘述 緣前 絕於 一 加 第施 述而 前壓 從 電 , 準 構基 機 三 的第 響成 影生 壓 壓 電電 值的 界出 臨輸 的體 晶 電 體效 極 閘 之 體 晶 電 效 場 型 閘 緣 絕 出 輸 利 專 請 申 如 電 準 基 部 内二 第 ! 晶通 體 I Π m 電 J 曰m S 的 電M0達 效道傳 發部述 JIE壓内前 述 前 中 其 路 電 源 電 部 内 之 項 4 1X 第 圍 場 型 閘 緣 絕一 第 述 前 接 備 具 構 機 生 I 態 接 通 ηί形連 的隨聯 作跟串 動源相 態 Μ 互 模壓及 體電 ，’ 極的 二 上 Κ 點 之節 間部 之内 點 二 節第 部 内 二 將 第： 和 體 晶 電 效 場 型 閘 緣 絕 随 跟 源 體道 閘通 緣 Ρ 絕數 出多 輸的 二 接 第連 述體 前極 和 二 體 Κ 晶 自 電 各 效之 場間 型之 閘極 緣閘 絕之 隨體 跟 晶 源電 述效 前場 於型 體 晶 電 效 場 型 閘 緣 絕 道 述 前 中 其 路 電 源 電 部 内 之 項 5 IX 第 圍 範 利 專 請 甲 如 道 通 η 的 態 模 體 極二 絕二 第 個一 少 至 逑 前 於 含 包 體 晶 電 機 生 發 壓 電 準 基 部 内二 第 述 前 且 而 內 體 晶 電 效 場 型 閘 緣 具 再 中 其 路 電 源 電 ο 部 流内 受 項 接14 點 I 節 壓 升 述 前 申 合 . 结17 構 第 圍 範 利 專 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印裝 趙 过 Ρ 前 的 於間 合 之 结點 備節 地述 接前 和從 極 及 閘 之 體 晶 效 場 型 閘 緣電 絕放 出二 輸 二 第 第 道 體 晶 電 效 場 型 閘 緣 第閘 的之 成體 生 晶 該電 將效 ’ 場 壓型 電閘 準緣 基絕 四電 第放 成 二 生第 壓述 電前 的於 上加 點施 節壓 部電 内準 二 基 第四 壓 電 準 基 部 内 三 第 述 前 構 機 生 發 壓 S AN 準 基 部 内 三 第 的 極 晶述 伊 nr 效及 埸體 型晶 緣效 絕場 一 型 第閘 述緣 前絕 銷道 抵通 : η 構的 機態 下模 Μ 體 含 極 包 二 構述 機前 生 、 發體 第 述 前 給 帶 壓 電 值 ΘΓ 臨 的 體 晶 電 效 場 型 閘 緣 絕 電 放二 第 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 5 ABCD 經濟部中央標準扃貝工消費合作社印裝 六、申請專利範圍 輸出絕緣閘型場效電晶體之閘極的電位之效應。 18. 如申請專利範圍第17項之内部電源電路，其中前述 第三内部基準電壓發生機構具備以下機構：比從前述第二 内部基準電壓發生機構所輸出的第三基準電壓僅前述放電 絕緣閘型場效電晶體之臨界值電壓的絕對值使其再降低而 傳達到前述放電絕緣閘型場效電晶體之閘極，前述傳達機 構具備在閘極接受前述第一内部節點的電壓而Μ源跟隨模 態傳達的η通道源絕緣閘型場效電晶體；及接受前述源絕緣 閘型場效電晶體傳達的電壓之各自互相串聯連接且各自Μ 二極體連接的三個Ρ通道絕緣閘型場效電晶體。 19. 一種内部電源電路，其特徵在於：具備在閘極接受第 一基準電壓，以源跟隨模態動作，生成比前述第一基準電 壓高的第二基準電壓的ρ通道第一絕緣閘型場效電晶體；及 在閘極接受前述第一絕緣閘型場效電晶體的源極電位，從 電源節點供給內部電壓輸出節點電流之Κ源跟随模態動作 的η通道輸出絕緣閘型場效電晶體，前述第一絕緣閘型埸 效電晶體结合成其源極透過電阻元件接受比施加於前述電 源節點之電壓高的電壓者。 20. 如申請專利範圍第19項之内部電源電路，其中再具 備结合於前述内部電壓輸出節點和接地節點之間之以源跟 隨模態動作的Ρ通道第二輸出絕緣閘型場效電晶體；及從前 述第二基準電壓生成比前述第二基準電壓低的第三基準電 壓而施加於前述第二輸出絕緣閘型場效電晶體之閘極的内 部基準電壓發生機構。 —^n n a^fl— —^n 4 vi^ In— nv I ί Ji ml ml nn n nn ^^^^1 一OJfn^i nn— -- - -= 1. ^1^11 HJb (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS〉A4規格（210X297公釐） 6 經濟部中央標準局員工消費合作社印裝 A8 B8 C8 D8六、申請專利範圍 21 .如申請專利範圍第20項之内部電源電路，其中前述 內部基準電壓發生機構包含接受前述第二基準電壓而K源 跟隨形態傳達的η通道M0S電晶體；及和前述η通道絕緣閛型 場效電晶體串聯連接且以二極體模態動作而生成前述第三 基準電壓的Ρ通道絕緣閘型場效電晶體。 22. 如申請專利範圍第2項之內部電源電路，其中前述内 部基準電壓發生機構具備在閘極接受前述第一内部節點的 電壓之Κ源跟隨模態動作的η通道第一源跟随絕緣閘型場 效電晶體；接受前述第一源跟随絕緣閘型場效電晶體傳達 的電壓而使其降低之Μ二極體模態動作的ρ通道絕緣閘型 場效電晶體；及在閘極接受前述Κ二極體模態動作的ρ通 道絕缘閘型埸效電晶體的輸出電壓而生成前述第二基準電 壓之Μ源跟陳模態動作的η通道第二源跟隨絕緣閘型場效 電晶體。 23. 如申請專利範圍第22項之内部電源電路，其中再具 備Κ下機構：依照前述Μ二極體模態動作的絕緣閘型場效 電晶體的輸出電壓和前述第二基準電壓，前述第二基準電 壓上升時使前述輸出絕緣閘型場效電晶體的閘極電位降低。 24. 如申請專利範圍第23項之内部電源電路，其中前述 閛極電位降低機構再具備使前述以二極體模態動作的ρ通 道絕緣閘型場效電晶體的輸出電壓再降低之各自二極體連 接且互相串聯連接的由η通道及Ρ通道絕緣閘型場效電晶體 構成的電壓下降機構；及依照前述電壓下降機構的輸出電 壓使前述輸出絕緣閘型場效電晶體的閘極電位放電的Ρ通 道放電用絕緣閘型場效電晶體。 25. 如申請專利範圍第22項之内部電源電路，其中再具 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） -7 _ --L--l·.---Ί ^------訂-------杲 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 A8 B8 C8 D8六、申請專利範圍 備结合於前述内部電壓輸出節點和接地節點之間的P通道 第二輸出絕緣閘型場效電晶體；及從前述第一絕緣閘型場 效電晶體的輸出電壓生成比前述輸出電壓低的第三基準電 壓而施加於前述第二輸出絕緣閘型場效電晶體之閛極的第 二内部基準電壓發生機構，前述内部基準電壓發生機構包 含Μ下機構：抵銷對於前述内部電壓值之前述第一絕緣閘 型場效電晶體及前述第二輸出絕緣閘型場效電晶體的臨界 值電壓帶來的影響。 26. 如申請專利範圍第25項之内部電源電路，其中前述 第二内部基準電壓發生機構具備结合成接受前述第一絕緣 閘型場效電晶體的輸出電壓，使該輸出電壓上升而輸出之 各自以二極體連接且串聯連接於前述第二内部節點和前述 第一絕緣閘型場效電晶體之間的多數η通道絕緣閘型場效 電晶體；在閘極接受前述第二内部節點上的電壓，Κ源跟 隨模態傳達該接受的電壓的η通道第三源跟随絕緣閘型場 效電晶體；使前述第三源跟隨絕緣閘型場效電晶體傳達的 電壓降低之互相串聯連接且各自Μ二極體模態動作的用多 數Ρ通道絕緣閘型場效電晶體所構成的第二電壓降低機構； 及在閘極接受前述第二電壓降低機構的輸出電壓，Κ源跟 隨模態傳達而生成前述第三基準電壓的η通道第四源跟随 絕緣閘型場效電晶體。 27. 如申請專利範圍第25項之内部電源電路，其中再具 備使前述第二電壓降低機構的輸出電壓再降低之各自以二 極體模態動作且互相串聯連接的用Ρ通道及η通道絕緣閘型 本紙張尺度適用中國國家標準（CNS〉Α4既格（210X297公釐〉 ---------^ ------、玎------s ----- (請先閱讀背面之注意事項再填寫本頁) 六、申請專利範圍 A8 B8 C8 D8 第 述 前 於 接 連 及 g 接 構連 機和 低極 降閘 壓之 B 豊 四 晶 第 電 的效 成場 構型 所閘 體緣 晶 絕 電 出 效輸 場 二 之 點 節 照 依 閘體 緣 晶 絕電 出效 輸.場 二 型 第閛 述緣 前絕 使 電 壓放 電三 出第 輸的 的 電 構放 機極 低鬧 降之 壓體 電 晶 四 電 第效 述場 前型 專 請 申 路 電 源 電 部 内 之 項 述 前 和 壓 電 出 輸 的 構 機 2 低 第？ 0 β 壓 範 電 三 第 述 前 如 ΛΠ、 . 照 28依 備 具 再 中 其 出 輸 二 第 型。 閘構 緣機 絕的 出低 輸降 二 位 第 電 逑極 前閘 ’ 該 位 使 電時 極升 閘上 的位 體 電 晶極 電閜 效的 場體 型晶 閘 電 緣效 絕場 (請先閱讀背面之注意事項再填寫本頁) .裝- 經濟部中央標準局員工消費合作社印製 第降 受 壓 接電 極準 閛基 在 一 備第 具述 ‘‘前 使 而 達 傳 態 模 隨 跟 源 Μ 路 電 源 電 部 内 <11 種 於 在 徵 特 其 壓 電 準 基 第 道 通 節 場 出型 輸閘 壓 緣 的電絕 低部出 内 和 點 節 源 電 於 的 合作 结動 ;態-體Μ第 晶 f 述 隨 L 電 前效Μ從 場Α·'及 >J♦,S ，_ IF間晶 II之I电 纟點效 輸晶 一 電 第效 道場 通型 Ί _ Ms St 緣 絕 壓 一 含 電第包 準的構 基極機 二閘生 第 之 發 的體壓 高 晶 電 壓電準 電效基 準場部 基型内 一 閛述 第緣前 述絕， 前出構 比輸機 成一生 生第發 壓述壓 電 前 電 的於準 達加基 傳施部 體而内 構第 機述 下 前 Μ 銷 抵 值 壓 電 B· 咅 內 的 上 點 節 出 輸 壓 電 B- 音 内 述 前 於 對 型 閘 緣 絕 出 輸 - 第 述 前 及 體 晶 電 效 場 型 閘 緣 絕 者" 響Μ一 0 |电0 之 β 述 音 來^前 帶&受 之 壓 接 項 電 9 備 值Μ2Λ W圍* 臨g機 5 β y 有Ϊ發 專 具 壓 體 電 申 晶 卩準 電$ 基 效 3 部 場 内 述 前 中 其 電 效 場 型 閘 緣 絕 訂 '.泉 M♦，壓 之體電 低晶出 降電輸 其效.的 使場體 而型晶 壓閘電 電緣效 出絕場 輸低型 的降閘 體一緣 晶 第絕 道低--ί 甫J 舉 PL-P達 的 傳 eim能I suk_E 能Ihpt 澧 原 極漼 極 fM 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） 9 經濟部中央標準局負工消費合作社印製 A8 B8 C8 D8 六、申請專利範圍 該接受的電壓上升的P通道第一源跟隨絕緣閘型場效電晶 體；及使前述第一源跟隨絕緣閘型場效電晶體傳達的電壓 再上升而輸出前述第二基準電壓之各自Μ二極體模態動作 且串聯連接於前述第一源跟隨絕緣閛型場效電晶體和前述 第一輸出絕緣閘型場效電晶體之閛極之間的η通道絕緣閘 型場效電晶體。 31.如申請專利範圍第29項之內部電源電路，其中前述 內部基準電壓發生機構具備接受前述第一絕緣閘型場效電 晶體的輸出電壓並降低而輸出到第一內部節點之串聯連接 於前述第一絕緣閘型場效電晶體和前述第一内部節點之間 且各自Μ二極體模態動作之用多數ρ通道絕緣閘型場效電 晶體所構成的第一電位降低機構；在閘極接受前述第一内 部節點上的電壓，Μ源跟隨模態傳達，使該接受的電壓上 升的ρ通道第一源跟隨絕緣閘型場效電晶體；及互相串聯連 接於前逑第一輸出絕緣閘型場效電晶體和前述第一源跟隨 絕緣閘型場效電晶體之源極之間且各自Κ二極體模態動作 之具有多數η通道絕緣閛型場效電晶體及至少一個ρ通道絕 緣閛型場效電晶體的電位上升機構，包含於前述電位上升 機構内的ρ通道絕緣閜型場效電晶體數目比包含於前述電 位降低機構内的多數二極體模態動作的Ρ通道絕緣閘型場 效電晶體之數目少1。 3 2 .如申請專利範圍第2 9項之内部電源電路，其中再具 備结合於前述第一源跟隨絕緣閛型場效電晶體之源極，將 前述第一源跟隨絕緣閘型場效電晶體的輸出電壓以二極體 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X 297公釐） ---^裝丨丨 (請先閱讀背面之注意事項再^寫本頁) 、1T 泉 經濟部中央標準局員工消費合作社印製 A8 Βδ C8 D8 、申請專利範圍 模態傳達並使其上升，生成第三基準電壓的第一二極體型 絕緣閘型場效電晶體；及結合於前述内部電壓輸出節點和 接地節點之間，在閘極接受前述第一二極體型絕緣閘型場 效電晶體的輸出電壓的Ρ通道第二輸出絕緣閘型場效電晶 體。 33. 如申請專利範圚第29項之内部電源電路，其中前述 內部基準電壓發生機構包含串聯連接於前述第一絕緣閛型 場效電晶體和第一内部節點之間之各自Μ二極體模態動作 而使前述第一絕緣閘型場效電晶體的輸出電壓降低的多數 Ρ通道絕緣閘型.場效電晶體；在閘極第一内部節點上的. 電壓，Κ源跟隨模態傳達，使該接受的電壓上升的ρ通道 第一源跟隨絕緣閘型場效電晶體；互相串聯連接於第二內 部節點和前述第一源跟隨絕緣閘型場效電晶體之間且各自 Κ二極體模態動作，使前述第一源跟隨絕緣閛型場效電晶 體的輸出電壓上升的多數二極體連接的η通道絕緣閛型場 效電晶體；互相串聯連接於前述第二內部節點和第三内部 節點之間且各自Μ二極體模態動作的η通道絕緣閘型場效 電晶體和Ρ通道絕緣閛型場效電晶體；及在閘極接受前述第 三內部節點的電位，Μ源跟隨模態傳達而發生前逑第二基 準電壓的η通道絕緣閘型場效電晶體。 34. 如申請專利範圍第33項之內部電源電路，其中前述 內部基準電壓發生機構再具備依照前述第一内部節點的電 位和前述第二基準電壓，於前述第二基準電壓上升時使前 述第一輸出絕緣閘型場效電晶體的閘極電位降低的機構。 本纸張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） _ ! ! _ (請先閱讀背面之注意事項再填寫本頁) 裝· 訂 © 泉 401655 S D8 六、申請專利範圍 包 再 中 其 路 電 源 電 B- 咅 內 之 項 3 3 第 圍 範 利 專 請 申 如 傳 態 模 隨 3X 源 以 而 位 電 的 點 節 B- 咅 内二 第 述 前 受 接 極 閘 在 含 第 道 通 P 的 極 閘 之 體 晶 電 效。 場體 型晶 閘 電 緣效 絕場 出型 輸閘 一 緣 第絕 述隨 前跟 到源 達 二 第 圍 範 利 專 請 申 如 輸電 壓效 電 場 部 型 内 閛 述緣 前絕 於出 合輸 结 二 備第 具道場 再通型 中5P蘭 « ^ « ’ 絕 r 之 ， 路 K 一« ^ Μ 源 ώ 述 麻电iftl則 剖 従 内β及 之 — 節體 項 9r出晶 基極 三 閘 第之 giM txj}-"iJ 低晶 壓 電 電效 準場 基型 二 閘 第緣 述絕 前出 比輸 成 二 生第 壓述 電 前 出於 輸 加 的施 體而 晶 壓 電 電 效準 構 機 生 發 壓構 電 機 準下 基以 部 含 内包 二 構 第機 的生 發 壓 電 準 基 部 内二 第 述 前 SM 晶 電 效 場 型 閘 緣 絕一 第 述 前 銷 抵 帶 壓 電 。 值 應 界效 臨之 的值 有壓 具電 體的 晶 上 電點 效 節 場出 型輸 閘壓 緣 電 絕部 出内 輸述 二 前 第在 述現 前出 .及給 述 前 中 其 路 電 源 電 B- 咅 内 之 項 6 3 第 圍 範 利 專 請 申 如 效 二 電 場K效 型自場 閘各型 緣之閘 絕點緣 一 節絕 第部一 述内第 1則二 述 使第前 備到於 具達接 構傳連 機而聯 生低串 發降相 壓壓互 電 電 且 準 出作 基輸動 部的態 內體模 二 晶 體 第電極 (請先閱讀背面之注意事項再填寫本頁) 、βτ 泉 經濟部中央標準局員工消費合作社印製 第 述 前 和體 體 晶 晶 電 Ρ 數 多 的 間 之 點 節 部 内 第 述 前 將 效而 場達 型傳 閘態 緣模 絕隨 道跟 通源 以 位 電 的 點 節 B- 咅 内 1S se 晶 電 效 場 型 閘 緣 絕 隨 艮 S 源一 第 道 ifil P 第 的述 升 前 上接 其連 fee 幺P 使 ® 第 和 晶 電 效· 場 型 閘 緣 絕 隨 跟 源 串節 巨 ί 吾 互內 © ^ Μ S |电 用af出 曰g 之:0輸 電 丨 動1¾體 場 態 _, 晶 型 模 電 閘 體 ，效 脣彖 極纟場 S 一一"型 道 Ml«_ 通 自 P 緣 各個絕 且 一 隨 間少跟 之至源 點及 一 體 晶 電 S .ο Μ 道 通 第 述 前 使 成 前 到 達 傳 而 升 上 本紙張尺度適用中國國家標準（CNS ) A_4規格（210X297公釐） A8 B8 C8 D8 六、申請專利範圍 述第二内部節點的電位上升機構；及將前述第二內部節點 的電壓K源跟隨模態傳達而生成前述第三基準電壓的η通 道第二源跟隨絕緣閘型場效電晶體。 38. 如申請專利範圍第37項之内部電源電路，其中再具 備依照前述第一内部節點的電壓和前述第三基準電壓，前 述第三基準電壓上升時使前述第二輸出絕緣閘型場效電晶 體的閘極電位降低的機構。 39. 如申請專利範圍第37項之内部電源電路，其中再具 備使前述第二内部節點的電壓Μ源跟隨模態上升而傳達到 前述第二輸出絕緣閘型場效電晶體之閘極的ρ通道第三源 跟隨絕緣閘型場效電晶體。 !ί ]—IT (請先閱讀背面之注意事項再填寫本頁) .裝. 、-° € 泉 經濟部中央標準局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐）