TW308712B - - Google Patents
Download PDFInfo
- Publication number
- TW308712B TW308712B TW085101127A TW85101127A TW308712B TW 308712 B TW308712 B TW 308712B TW 085101127 A TW085101127 A TW 085101127A TW 85101127 A TW85101127 A TW 85101127A TW 308712 B TW308712 B TW 308712B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- pattern
- capacitor
- semiconductor device
- layer pattern
- Prior art date
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 56
- 229920005591 polysilicon Polymers 0.000 claims description 56
- 239000004065 semiconductor Substances 0.000 claims description 30
- 239000003990 capacitor Substances 0.000 claims description 25
- 238000003860 storage Methods 0.000 claims description 25
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 17
- 239000010931 gold Substances 0.000 claims description 17
- 229910052737 gold Inorganic materials 0.000 claims description 17
- 238000004519 manufacturing process Methods 0.000 claims description 16
- 229920002120 photoresistant polymer Polymers 0.000 claims description 16
- 229910021332 silicide Inorganic materials 0.000 claims description 15
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 15
- 239000000758 substrate Substances 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 14
- 125000006850 spacer group Chemical group 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 6
- 239000002184 metal Substances 0.000 claims description 6
- 238000005530 etching Methods 0.000 claims description 5
- 238000010438 heat treatment Methods 0.000 claims description 5
- 229910052721 tungsten Inorganic materials 0.000 claims description 5
- 239000010937 tungsten Substances 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 claims description 4
- 239000000126 substance Substances 0.000 claims description 4
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 4
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000009413 insulation Methods 0.000 claims description 3
- 239000008367 deionised water Substances 0.000 claims description 2
- 229910021641 deionized water Inorganic materials 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 claims description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims 1
- KPHJVEBKDSTNMH-UHFFFAOYSA-N [Si].[He] Chemical compound [Si].[He] KPHJVEBKDSTNMH-UHFFFAOYSA-N 0.000 claims 1
- 239000000203 mixture Substances 0.000 claims 1
- 229910052750 molybdenum Inorganic materials 0.000 claims 1
- 239000011733 molybdenum Substances 0.000 claims 1
- -1 tungsten nitride Chemical class 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- JUJWROOIHBZHMG-UHFFFAOYSA-N Pyridine Chemical compound C1=CC=NC=C1 JUJWROOIHBZHMG-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000001788 irregular Effects 0.000 description 2
- 230000002265 prevention Effects 0.000 description 2
- 229910052693 Europium Inorganic materials 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- OGPBJKLSAFTDLK-UHFFFAOYSA-N europium atom Chemical compound [Eu] OGPBJKLSAFTDLK-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- UMJSCPRVCHMLSP-UHFFFAOYSA-N pyridine Natural products COC1=CC=CN=C1 UMJSCPRVCHMLSP-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- KHDSWONFYIAAPE-UHFFFAOYSA-N silicon sulfide Chemical compound S=[Si]=S KHDSWONFYIAAPE-UHFFFAOYSA-N 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/964—Roughened surface
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Description
經濟部中央標準局員工消費合作社印掣 A7 B7 1— ..................... .............................................................................................................. .................. — —丨丨· ----------------- — 五、發明説明(1 ) 發明背景 本發明係關於高積體半導體裝置之電容器及其製法, 特別係醑於設有棰定儲存電極之dram記憶單元電容器,其 經由於儲存電棰表面形成多傾半導體晶粒而增加電容,及 其製法。 欲趕上近來積體密度的改良,多棰加倍DRAM記憶單元 電容器儲存電極表面積之方法引人注目其中一種方法為 於儲存電極外表面形成半球形晶粒(HS(;)聚矽層俾增加表 面積。 第1 A- 1 E圖為電容器習知製法之剖面說明圖。 第1A圖顯示形成間隔物20之步驟。詳言之,第一至第 三絕緣層如一層氧化物層,一層矽気化物層及另一層氧化 物層依序沈積於半導體基材10上。然後形成接觸孔18供曝 露出半導體基材的預定區,形成方式係藉光石版印刷法於 第一至第三絕緣層上形成圖樣,同時形成第一至第三絕緣 層圖樣12,14及16。其次由矽氮化物層形成的間隔物20於 接觭孔18侧壁上形成。 第1B圖顯示光阻圖樣24之形成步驟。聚矽層22沈積於 第1 A圖所得結構之整體表面上•完全埔滿接觸孔18。然後 使用儲存電極光單於聚矽層22上於接觸孔18上方形成光阻 圖樣24。 第1 C圖顯示形成聚矽層圖樣22a之步驟。亦即經由使 用光阻圖樣24作為光單蝕刻聚矽層22形成覆蓋接觸孔18之 聚矽層圖樣22a。 本紙張尺度適用中國國家標率(C:NS ) A4規格(21«Χ2ι)7公飨; (請先閱讀背面之注意事項再填寫本頁) 裝· 、-° A7 B7 viuC7i2 五、發明説明(2 ) 第ID圖顯示沈積HSG聚矽層26之步驟。移開光阻圖樣24 後HSG聚矽層26沈積於所得結構體之整個表面上。 第1E圖顯示完成電容器之步驟。詳言之,HSG聚矽層26 Μ各向異性蝕刻而電隔離聚矽層圜樣22a與吡鄰聚矽層圖 樣。結果•於第三絕緣層圖樣16上介於阑吡鄰聚矽層圖樣 間及於聚矽層圖樣22a上表面形成的HSi;聚矽層26被蝕刻因 而被去除。此處如附圖所示,聚矽層圏樣22a之上表面係 於HSG聚矽層26之不均勻表面影蠼下蝕刻,形成具有不規 表面凸起的變形聚矽層圔樣22b。此處於變形聚矽層圖樣 22b側壁上部部分(A)也連同HSG聚矽層2(,蝕刻,如此曝露 出變形的聚矽層圖樣22b。結果僅於變形聚矽層圜樣22b側 壁之下部形成HSG聚矽層圖樣26a。 然後使用常用方法於半導體裝置整體表面上(此處形 成儲存電極,儲存電極包括變形的聚矽層圖樣22b及HSG聚 矽層圖樣26a),依序沈積一層介電層(未顯示出)和一層屏 電極導電層(未顯示出)而完成電容器。 如前述HS(;聚矽層係以各向異性方式蝕刻而使吡鄰儲 存電極彼此電絕緣。此處不僅於聚矽層圖樣上表面及第三 絕緣靨圖樣之HSG聚矽層被蝕刻,同時於聚矽層圖樣側壁 上部形成的HS(;聚矽層&被蝕刻。如此由於變形聚矽層圖 樣有極不規則的表面凸起及受損表面,故可能出現過度漏 電流。又儲存電極表面積變成小於期望者,原因為變形的 聚矽層圖樣側壁上部曝靄出。 發明概述 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X 297公釐) HI an nn km *nl in Λ ^nm fn in UK ^^^1 、vs (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 經濟部中央標準局員工消費合作社印製 A7 —---- -B7__ 五、發明説明(3) 欲解決前述問題,本發明之目的係提供一棰高積體半 導體装置電容器其可倍增儲存電棰表面積並減少漏電流。 本發明之另一自的係提供前述電容器之製法。 如此欲達成前述第一目的,提供一種高積體半導體裝 置電容器,其中儲存電極係由於整個表面上的多個半球形 晶粒組成。 欲逹成前述第二目的提供一棰製造高積體半導體装置 電容器之方法,包括r列步驟:於半導體基材上依次形成 第一至第三絕緣層圖樣,金屬層園樣及第四絕緣層圖樣及 形成接觸孔供曝露半導體基材中的預定區;於接觸孔钿壁 上形成間隔物;於所得結構體整醱表面上形成導電層完全 缜滿接觸孔;於導電層上於接觴孔t方形成光阻圖樣;經 由使用光阻圖樣作為蝕刻光軍,依序蝕刻導電層及第四絕 緣層而形成導罨層圖樣及變形的第四絕縴層,供曝露出接 觸孔周圍的金屬層圖樣;於移開光阻圖樣所得結構體之整 體表面上沈積HSG <半球形晶粒〉聚矽層;經由曝露的金羼 層與其上面之HSG聚矽層反應而介於變形的第四絕緣層圖 樣間形成金颶矽化物層;及使用化學溶液移開金颶矽化物 層。如此於導電圖樣之頂面及侧面形成由導電層圍樣與HSG 聚矽層組成的儲存電極。 圖示之簡單說明 本發明之前述g的及優點經由參照附匾詳細說明較佳 具醱例將顯然自明,附圖中: 第1A1E圖為解說根據習知技術之電容器製法之剖面 本紙張尺度適用中國國家標準(CNS ) A4規格(210>:2〇7公釐)
In n i 1^1 ^^^1 In n^i nn i nn 、va (請先閲讀背面之注意事項再填寫本頁)
五、發明説明(4 ) 圖.) 第2園爲說明根據本發明之電容器結構體之剖面圖; 及 第3A-3F圖為解說根據本發明之電容器製法之剖面圈 0 發明之詳細說明 經濟部中央標準局員工消費合作社印製 ---------裝-- (請先閱讀背面之注意ί項再填.¾本頁) 第2圖舉例說明本發明之電容器之結構,參考號碼30 表示半導體基材;參考號碼32表示於半導體基材30上形成 的第-層絕緣層圖樣且含可曝露出預定部分之接觸孔;參 考號碼34表示於第一絕緣層圖樣32上形成的第二絕緣層圖 樣;參考號碼36表示於第二絕续層圖樣34上形成的第三絕 緣層圖樣;參考號碼40a表示於第三絕縐層圖樣36上方有 餾間隔瓌繞接觸孔形成的變形的第四絕緣層圖樣;參考號 碼44表示經由第一、第二及第Η絕緣層_樣32,34及36形 成的且與變形的第四絕緣層圖樣40a連結的、與接觸孔側 壁上形成的間隔物;參考號碼4fca表示於變形的第四絕緣 層圖樣40a上形成的導電層圖樣且缜滿間隔物40所圍繞的 接觸孔,及參考號碼50a表示於導電層園樣46a表面上形成 的HSG聚矽層匾樣。此處導電層圖樣46a及於其上方形成的 HSG聚矽層圖樣50a組成霣容器之儲存電極。 如第2圖所示,本發明中,由於可於儲存電極整體表 面上形成未經蝕刻或未受損的HSG聚矽層画樣,故可擴大 儲存電極之表面積。 第3A3F圖為解說第2圖所示本發之電容器製法之製 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X 297公f ) 經濟部中央標準局員工消費合作社印製 A7 ---__ B7 五、發明説明(5 ) 程步班剖面圖。 第3A圖顯示形成間隔物44之步驟。首先第二及第三絕 緣層及氧化物層•矽氦化物層及另一氧化物層依序沈積於 半導鐮基材30頂上。然後選自鋳層,銪氣化物層及富鎢鹌 氦化物層之任一種金羼層沈積於第三絕緣層上。隨後第四 緣層例如矽気化物層或氧化物層沈積於金屬層上作為防止 矽化層。經由對第一至第三絕縐層*金鼷層及第四絕緣層 形成圖樣且同時形成第-•至第三絕緣層圖樣32、34及36金 鼷層圖樣38及第四絕緣層圖樣40可形成接觸孔40供曝露出 半導體基材30之預定區。 其次,於半導髏基材整體表面1:形成矽氣化物層後, 此處形成接觸孔42,由矽氣化物層形成的間隔物44係經由 Μ各向異性方式蝕刻於半導體基材整體表面上形成的矽気 化物層而於接觸孔42側壁上形成。此處,第四絕緣圖樣40 及間隔物44作爲隨後製程中當金屬層圖樣38與矽化物層反 應時之矽化防止層。 第3Β圖顯示形成光阻層圖樣48之步騄。導電層46聚矽 層係於第四絕緣層圖樣40上形成,完全填滿接觭孔42。使 用儲存電極光罩於導電層46上接觸孔42 h方形成光阻圖樣 48 〇 第3C圖顯示形成導電圖樣46a及變形第四絕緣層圖樣 40a之步驟。經由使用光阻圖樣48作為蝕刻軍,導電層46 及第四絕緣層圖樣4f)M各向異性方式蝕刻去除,因而形成 導電層圖樣46a及變形的第四絕緣層圖樣40a。此處,曝露 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210x 2^7公缝) -1 ^^1 I. I I— I - -'士^. I 1^1 -----I In -I I- ^^1 US--a (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印裝 A7 ___B7 五、發明説明(6 ) 環繞接觸孔42金鼷層38。 第3D画顯示形成HSG聚矽層50之步驟。最初移去光阻 圖樣48。然後使用常用方法於光阻圖樣48已經被去除的半 導體基材整體表面上沈積HSG聚矽層50。 第3E圖顯示本發明之恃擻性金鼷矽化物層52形成步驟 。詳言之,本發明中沈積HSG聚矽層50之半導體基材於550 〜700¾溫度加熱處理。金颶矽化物層52如鎢矽化物層係 經由HSG聚矽層50 (於介於變形的第四絕緣層40a間之區域 檫示爲” B”形成 > 與其下方之金羼層圖樣38進行化學反應形 成。如此可使導電層圖樣46a頂面及側面上之HSG聚矽層圖 樣50a保持完整。此處前述加熱處理係藉快速熱處理方法 或使用爐之方法進行。 第3P圖顯示儲存電極之完成步驟。金颶矽化物層52係 經由使用ΝΗ«0Η,H202及去離子水之化學溶液去除。如此 由導電層圖樣46a及HSG聚矽層圖樣50a製成的儲存電極可 藉去除金颶矽化物層52完成。此處,儲存電極與吡鄰的儲 存電極間電絕縐,而於儲存電極整體表面上形成物理上未 受損的HSG聚矽層圖樣50a。 最後本發明之電容器係經由於所得結構體整體表面上 依次沈積介電層(未顯示出)及導電層(未顯示出)而完成。 如前述限據本發明之較佳具體例,金屬層係經由介於 變形的第四絕緣層圖樣間形成的HSG聚矽層與其下方之金 颺層圖樣進行化學反應形成。然後金颺矽化物層使用濕式 蝕刻法將儲存電極與吡鄰的儲存霣極隔離而去除。如此於 本紙張尺度適用中國國家標準(CNS ) Λ4規格(210X 297公缓:! —I; I» ί n 1^1 ^^1 t m m ^^1 In ml (請先閱讀背面之注意事項再填寫本頁) ^08712 A7 B7 五、發明説明(7 ) 導電圖樣頂面及側面上形成的HSG聚矽層圖樣可避免蝕刻 及損壊。如此電容器之電容可藉擴大由導電層圖樣及HSG 聚矽層圖樣組成的儲存電極表面積面增加。同時漏電滾大 減0 需注意本發明非僅限於前述較佳具體例,業界人士顯 然易知於附隨之申請專利範圍界定的本發明之精餹及範圍 内可做出多種變化及修改。 元件檷號對照 (請先閱讀背面之注意事項再填寫本頁) 裝. 經濟部中央標準局員工消費合作社印繁 10,30. ...半導體基材 12,1 4, 16,32,34,36 —— 絕緣層圖樣 18,42. ...接觸孔 20,44. 間隔物 22----聚矽層 22a_ · . ·聚矽層圖樣 22b----變形聚矽層圖樣 24_ _ ·.光阻層 26,50____HSG聚矽層 2 6 a , 5 0 a .... H S G聚矽層圖樣 38.. ..金颶層 40——第四絕緣層圖樣 40a. ...變形第四絕緣層圖樣 46____導電層 46a ....導電層圖樣 48.. ..祀阻圖樣 52____金颺矽化物層 本紙張尺度適用中國國家標準(CNS ) A4規格(210X297公t ) 10
Claims (1)
- A8 B8 C8 D8 六、申請專利範圍 ι·一種製造高積髏半導體裝置之電容器之方法,包括下 列步驟: U)於半導體基材上依序形成第一至第三絕緣層 圖樣,金羼層圖樣及第四絕緣層圖樣及形成接觸孔供 曝靄出半導體基材中之預定區域; <b)於接觸孔側壁上形成間隔物; (c >於步驟(b >所得結構體之整膿表面上形成導電 層供完全填滿接觸孔; (d) 於導電層上於接觸孔上形成光阻圖樣; (e) 經由使用光阻圖樣作爲蝕刻光軍依序蝕刻導 電層及第四絕緣層而形成導電層圜樣供曝露出接觭孔 周圍之金颶層圖樣及變形的第四絕緣層圖樣; (Π移開光阻圖樣; (g)於步驟(f )所得結構體整體表面上沈積H S G (半 球形晶粒)聚矽層; (h>經由曝露的金颶層與其上方之HSG聚矽層反應 而介於變形的第四絕緣層圖樣間形成一層金屬矽化物 ;及 經濟部中央標隼局員工消費合作杜印製 n^i ^^^1 HI I IK In ^^^1 ^^^1 一* (請先閱讀背面之注意事項再填寫本頁) (Π使用化學溶液去除金羼矽化物層因此於導電 層圖樣之頂面及侧面上形成由導電層圖樣反HSG聚矽 層組成的儲存電極。 2. 如申請專利範圍第1項之製迨高積體半導體裝置之電 容器之方法,其中該導霜層係由聚矽層形成。 3. 如申請專利範園第1項之製造高積體半導體裝置之電 本紙張尺度逋用中國國家標準(CNS ) A4规格(210χ297公釐> -Π - 300712 A8 B8 C8 D8 六、申請專利範圍 容器之方法,其中該金羼層係由選自鎢層,鋳気化物 層及富鎢鎢氮化物層中之任一者形成。 n ml —^^1 ml i *^^1 1J . i (請先閲讀背面之注意事項再填寫本頁) 4·^申請專利範圍第丨項之製造高積體半導體裝置之電 容器之方法,其中該第四絕緣層係由矽氦化物層形成 〇 5·如申請專利範匾第1項之製造高積體半導體装置之電 容器之方法,其中該第四絕緣層圖樣係由氧化物靥形 成。 6. 如申請專利範園第丨項之製造高積體半導體裝置之電 容器之方法,其中該化學溶液為ΝΗ*0Η,Η2〇2及去離 子水之混合物。 7. 如申請專利範圍第1項之製造高積體半導體裝置之電 容器之方法,其中該化學反應係經由於550〜700它之 溫度加熱處理進行。 8. 如申請專利範圍第7項之製造高積體半導體裝置之電 容器之方法,其中該加熱處理係藉快速熱方法進行》 9-如申請專利範圍第7項之製造高稹體半導體裝置之電 容器之方法,其中該加熱處理係藉利用爐具之方法進 經漓部中央標準局員工消費合作社印製 行° 本紙張尺度適用中國國家標準(CNS ) A4规格(210 X 297公釐) 12
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950006109A KR0165496B1 (ko) | 1995-03-22 | 1995-03-22 | 고집적 반도체장치의 캐패시터 제조방법 |
Publications (1)
Publication Number | Publication Date |
---|---|
TW308712B true TW308712B (zh) | 1997-06-21 |
Family
ID=19410364
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW085101127A TW308712B (zh) | 1995-03-22 | 1996-01-30 |
Country Status (6)
Country | Link |
---|---|
US (1) | US5721153A (zh) |
EP (1) | EP0734060B1 (zh) |
JP (1) | JP3605219B2 (zh) |
KR (1) | KR0165496B1 (zh) |
DE (1) | DE69621684T2 (zh) |
TW (1) | TW308712B (zh) |
Families Citing this family (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100224727B1 (ko) * | 1996-11-30 | 1999-10-15 | 윤종용 | 웜웰형 반응챔버 및 이를 이용한 커패시터 제조방법 |
US5970360A (en) * | 1996-12-03 | 1999-10-19 | Mosel Vitelic Inc. | DRAM cell with a roughened poly-Si electrode |
US6218260B1 (en) * | 1997-04-22 | 2001-04-17 | Samsung Electronics Co., Ltd. | Methods of forming integrated circuit capacitors having improved electrode and dielectric layer characteristics and capacitors formed thereby |
US5946571A (en) * | 1997-08-29 | 1999-08-31 | United Microelectronics Corp. | Method of forming a capacitor |
KR100273987B1 (ko) | 1997-10-31 | 2001-02-01 | 윤종용 | 디램 장치 및 제조 방법 |
TW401598B (en) * | 1997-11-27 | 2000-08-11 | United Microelectronics Corp | The manufacture method of hemispherical grain silicon (HSG-Si) |
TW364162B (en) * | 1997-12-05 | 1999-07-11 | United Microelectronics Corp | Process for charge storage electrode structure |
TW364205B (en) * | 1997-12-19 | 1999-07-11 | United Microelectronics Corp | Method for producing DRAM capacitor |
US6423611B1 (en) | 1998-02-27 | 2002-07-23 | Mosel Vitelic Inc. | Manufacturing process of capacitor |
TW421857B (en) * | 1998-02-27 | 2001-02-11 | Mosel Vitelic Inc | Fabricating process and structure of lower electrode for capacitor |
KR100301370B1 (ko) * | 1998-04-29 | 2001-10-27 | 윤종용 | 디램셀커패시터의제조방법 |
KR100319207B1 (ko) | 1998-06-15 | 2002-01-05 | 윤종용 | 메모리 셀의 실린더형 스토리지 커패시터 및 그 제조방법 |
US6074913A (en) * | 1998-07-01 | 2000-06-13 | Worldwide Semiconductor Manufacturing Corporation | Method for forming a DRAM capacitor |
US6004857A (en) * | 1998-09-17 | 1999-12-21 | Taiwan Semiconductor Manufacturing Company | Method to increase DRAM capacitor via rough surface storage node plate |
KR100363083B1 (ko) | 1999-01-20 | 2002-11-30 | 삼성전자 주식회사 | 반구형 그레인 커패시터 및 그 형성방법 |
JP3466102B2 (ja) | 1999-03-12 | 2003-11-10 | 沖電気工業株式会社 | 半導体装置及び半導体装置の製造方法 |
KR100317042B1 (ko) | 1999-03-18 | 2001-12-22 | 윤종용 | 반구형 알갱이 실리콘을 가지는 실린더형 커패시터 및 그 제조방법 |
US6291295B1 (en) * | 1999-05-24 | 2001-09-18 | United Microelectronics Corp. | Method of forming a storage electrode of a capacitor on an ion-implanted isolation layer |
US6271086B1 (en) * | 1999-06-30 | 2001-08-07 | United Microelectronics Corp. | Method for preventing the cluster defect of HSG |
JP3324579B2 (ja) | 1999-09-10 | 2002-09-17 | 日本電気株式会社 | 半導体記憶装置の製造方法 |
KR100322894B1 (ko) | 1999-09-28 | 2002-03-18 | 윤종용 | 산화 실리콘과 폴리실리콘을 동시에 에칭하기 위한 에칭 가스 조성물, 이를 이용한 에칭 방법 및 이를 이용한 반도체 메모리 소자의 제조방법 |
KR20010076660A (ko) * | 2000-01-27 | 2001-08-16 | 박종섭 | 커패시터 제조방법 |
US6746877B1 (en) * | 2003-01-07 | 2004-06-08 | Infineon Ag | Encapsulation of ferroelectric capacitors |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5366917A (en) * | 1990-03-20 | 1994-11-22 | Nec Corporation | Method for fabricating polycrystalline silicon having micro roughness on the surface |
US5102832A (en) * | 1991-02-11 | 1992-04-07 | Micron Technology, Inc. | Methods for texturizing polysilicon |
JP2692402B2 (ja) * | 1991-02-26 | 1997-12-17 | 日本電気株式会社 | 半導体素子の製造方法 |
KR940009616B1 (ko) * | 1991-09-09 | 1994-10-15 | 금성일렉트론 주식회사 | 홀 캐패시터 셀 및 그 제조방법 |
KR940009628B1 (ko) * | 1991-11-16 | 1994-10-15 | 삼성전자 주식회사 | 커패시터 및 그 제조방법 |
DE4321638A1 (de) * | 1992-09-19 | 1994-03-24 | Samsung Electronics Co Ltd | Halbleiterspeicherbauelement mit einem Kondensator und Verfahren zu seiner Herstellung |
US5278091A (en) * | 1993-05-04 | 1994-01-11 | Micron Semiconductor, Inc. | Process to manufacture crown stacked capacitor structures with HSG-rugged polysilicon on all sides of the storage node |
JPH0774268A (ja) * | 1993-07-07 | 1995-03-17 | Mitsubishi Electric Corp | 半導体記憶装置およびその製造方法 |
US5354705A (en) * | 1993-09-15 | 1994-10-11 | Micron Semiconductor, Inc. | Technique to fabricate a container structure with rough inner and outer surfaces |
JP2817645B2 (ja) * | 1995-01-25 | 1998-10-30 | 日本電気株式会社 | 半導体装置の製造方法 |
-
1995
- 1995-03-22 KR KR1019950006109A patent/KR0165496B1/ko not_active IP Right Cessation
-
1996
- 1996-01-30 TW TW085101127A patent/TW308712B/zh not_active IP Right Cessation
- 1996-02-21 US US08/604,300 patent/US5721153A/en not_active Expired - Lifetime
- 1996-02-23 JP JP03647796A patent/JP3605219B2/ja not_active Expired - Fee Related
- 1996-03-22 DE DE69621684T patent/DE69621684T2/de not_active Expired - Lifetime
- 1996-03-22 EP EP96302012A patent/EP0734060B1/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
EP0734060B1 (en) | 2002-06-12 |
KR0165496B1 (ko) | 1998-12-15 |
JP3605219B2 (ja) | 2004-12-22 |
DE69621684T2 (de) | 2002-12-05 |
US5721153A (en) | 1998-02-24 |
DE69621684D1 (de) | 2002-07-18 |
EP0734060A1 (en) | 1996-09-25 |
KR960036062A (ko) | 1996-10-28 |
JPH08264732A (ja) | 1996-10-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW308712B (zh) | ||
TW415041B (en) | Processing methods of forming integrated circuitry memory devices, methods of forming DRAM arrays, and related semiconductor masks | |
JP3720434B2 (ja) | 高誘電率の材料を用いたキャパシタ及びその製造方法 | |
US7179706B2 (en) | Permeable capacitor electrode | |
TW293158B (zh) | ||
US5561310A (en) | Storage electrode of DRAM cell | |
TW383471B (en) | High dielectric capacitor and manufacturing method thereof | |
US5874336A (en) | Method to improve yield for capacitors formed using etchback of polysilicon hemispherical grains | |
TW515091B (en) | High dielectric capacitor and method for fabricating thereof | |
JPH11220101A (ja) | 半導体装置及びその製造方法 | |
TW405258B (en) | Manufacture method of DRAM capacitor | |
TW395021B (en) | DRAM contacts' manufacturing methods | |
TW427015B (en) | Structure and manufacturing method of stacked-type capacitors | |
TW315510B (zh) | ||
TW415093B (en) | Method for forming capacitor | |
TW439269B (en) | Method for making a DRAM capacitor using a rotated photolithography mask | |
TW383495B (en) | Manufacturing method for DRAM capacitor | |
TW417239B (en) | The method of forming the landing pad in the device of ULSI | |
TW463311B (en) | Manufacturing method of bit line | |
JPH04368172A (ja) | 半導体装置及びその製造方法 | |
KR960039372A (ko) | 반도체 장치의 커패시터 및 그 제조방법 | |
TW461019B (en) | Manufacturing method of cylinder capacitor with reversed electrode structure | |
TW321787B (en) | Production method of DRAM capacitor | |
TW504831B (en) | Manufacturing method of single chip system | |
TW445637B (en) | Manufacturing method for semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |