[go: up one dir, main page]

TW294834B - - Google Patents

Download PDF

Info

Publication number
TW294834B
TW294834B TW084105323A TW84105323A TW294834B TW 294834 B TW294834 B TW 294834B TW 084105323 A TW084105323 A TW 084105323A TW 84105323 A TW84105323 A TW 84105323A TW 294834 B TW294834 B TW 294834B
Authority
TW
Taiwan
Prior art keywords
patent application
item
barrier
application scope
wafer
Prior art date
Application number
TW084105323A
Other languages
English (en)
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Application granted granted Critical
Publication of TW294834B publication Critical patent/TW294834B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • H01L21/31133Etching organic layers by chemical means
    • H01L21/31138Etching organic layers by chemical means by dry-etching
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26Processing photosensitive materials; Apparatus therefor
    • G03F7/42Stripping or agents therefor
    • G03F7/427Stripping or agents therefor using plasma means only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

A7 __B7_ 五、發明説明(1 ) 本發明係有關半導體装置的製造,特別是有關阻擋體 的去除方法。 半導體廣泛應用於電子裝置的積體電路中,包括收音 機與電視。此種積體電路典型地使用製造於單一结晶矽中 的多電晶體。現在許多積體電路包括多層用於互接的鍍敷 金鼷。當幾何形狀縮小而功能密度增加時,降低多層鍍敷 金靨中的R C時間常數是必要的。 雖然在過去用K將金鼷線之間彼此絕緣的典型介電質 為矽二氧化物,但最近的趨勢為採用低介電係數的材料Μ 降低R C時間常數。許多低介電性的絕緣體為纯粹聚合物 (聚對二甲苯,B C Β、鐵氟龍、聚醯亞氨)或有機旋光 玻璃(0 S ◦ G,例如,倍半氧矽垸及矽氧蝻玻璃):這 些低介電性材料的氧化電阻通常比矽氧化物的氧化電阻為 小0 經濟部中央標準局員工消费合作杜印製 tn t^i—1 In —HI— —m mV mt an— n nn - ' ^.-¾ (請先閱讀背面之注意事項再填寫本頁) 傳統的去除法可用於高縱横比的接點或通道;然而, 這些方法會損壞介電材料,特別是低介電性的材料。氧等 離子體(粉末)通常用Κ將光阻體從晶圓表面上除去。傳 統的去除法係在桶中及下游反應器中執行,並在高溫下( 約2 5 0 °C )實施,Κ確保所有的光阻體都可被除去:不 幸的是,高溫去除法不僅將光阻體從晶圓表面上除去,其 亦將聚合物從低介電性的材料上除去,因而造成皴縮、破 裂、水分吸收、通道毒化、過度切削K及低介電性材料之 介電特性全面退化的問題。 因此,低介電係數材料在半導體工業中被採用導致對 __________ - 3 - 本紙張尺度適用中國國家樣準(CNS ) A4規格(210X297公釐) S94834
,β^(! W A7 B7 五、發明説明(2 )
⑽Γ气申申,芦第84105323號 KUC Patent Appln. No.84105323 説明#修正頁中文本-附件一 Amended Pages of Specif icaf. inn in Chinese - Enel. I 日送呈) (bubmitted on November , 1996) (請先閲讀背面之注意事項再填寫本頁) 於一種可在除去光阻體時不致損壞聚合物介電材科之去除 方法的需求。 本發明包括在低溫下採用各向異性等離子,以便從半 導體晶圓上除去阻擋體。半導體晶圓置於包括氧等離子源 與可選擇的感測器的反應器中。氧等離子源放射經由電場 引向晶圓氧等離子,而將晶圓表面暴露於各向異性的氧等 離子中。一感測器用Μ檢測晶圓之光阻體的除去何時完成 *並將等離子源關閉。 實腌例之一為用Μ將姐擋體從半導體晶圓去除的方法 ,包括以下步驟,在基體上塗覆聚合物介電層,在聚合物 介電層上塗布無機層,在無機層上塗布阻擋體層,形成阻 擋體之圖案,轴刻無機層,以及Μ氧等離子去除姐擋體。 另一個實腌例為用Κ將阻擋體從半導體晶圓上除去的 系統,包括反應器,置於反應器中之具有聚合物介電質的 晶圓,Κ及位於反應器内的氧等離子產生器。 經濟部中央標準局負工消費合作社印裝 本發明之利益在於可將阻擋體從具有對傳统的阻擋體 去除法之粗糙效應敏感的低介電性材料的晶圓上除去。低 介電常數材料的分解(其可促成氧化反應)透過降低晶圓 (基體)的溫度而極小化。透過本發明,通道側壁上的材 料鲜少遭受損壞。 本發之圖式使說明書完整,並结合於此Μ供閱讀,除 非特別指明,其中相同的標號與符號代表各視圖中類同的 元件,其中: 第1Α及1Β圖為習知技術,以半導體通道之横截面圖顯示傳 本紙張尺度適用中國國家標準(CNS ) Α4ίί^72Ι〇Χ297/>#7 A7 ____ B7 五、發明説明(3 ) 统去除法的效應; 第2圖為本發明執行時的典型環境; 第3圖為本發明之方法步驟的流程圖; 第4 A及4B圖為顯不本發明在半導體通道上的效應的横截面 圖; 第5A及5B圖為另一個半導體電路之實例的横截面圖。 本發明之較佳實施例的形成與應用詳述於下。然而, 吾人應瞭解,本發明提供許多適用的創新觀念,其可實施 於多種特殊應用中。所述的特定簧施例僅用以說明本發明 之實施與應用的特定方法,而非對本發明之範螭的限制。 Μ下是數個較佳簧施例與可選擇的實施例的說明,包 括製造方法。不同圖式中的對應標號與符號參照對應的元 件,除非經特別指明。 表1提供實施例與圖式之元件的總覧。 ----------扣衣------、訂------0 (請先閲讀背面之注意事項再填寫本頁) 經濟部中央標準局員Η消費合作社印製 5 本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ 297公釐) 294834 A7 B7 五、發明説明(4 表1 Γ 丁 丁 丁 Ί 圖式元件 h 10 較佳或 特定實例 + + 一般用語丨其他實例 丨或 說 明 ---+------- Η 半導體 晶圓 h + + + Η 2 矽 基 體 可包括其他金屬互 接層或其他半導體 件,(例如電晶體 、二極體) 複合半導體(例如 G a A s,I η Ρ ,S i / G e, S i C )可用M取 代矽 _ _ _ _ _ _ _ _ /fj _ _ ► m atm vmf ^^^^1 «mu ^—t ftm ml - ^i (請先閱讀背面之注意事項再填寫本頁) h + + + Η 經濟部中央標準局員工消费合作杜印策
L 14 銘合金
JL 金靥層 丄 本紙張尺度適用中國國家標準(CNS ) A4規格(210X 297公釐) 具有鋁中間層的鈦 (T i N / A 1 / T i N ); A 1 ,C u,Μ o ,W,T i的合金 丄 」 A7 B7 五、發明説明(5 ) 經濟部中央標準局貝工消费合作社印装 厂 丨圖式元件 丨較佳或 1 一般用語 丨其他實例 丨 1 丨特定實例 1 丨或 說 明 1 h---- 1 1 丨多晶矽,矽化物,丨 I 1 丨氮化物,碳化物 丨 1 1 丨具有T i或T i N 1 1 1 丨底層的A 1 C U合丨 1 1 1金; 丨 1 1 丨金屬互接層 丨 l·---- +---- + 1 16 I PETEOS 1 氧化層 丨二氧化矽; 丨 1 1 丨矽氮化物 丨 l·---- +---- + +--------Η 1 18 丨有機旋光 1 聚合物介 丨其他聚合物,例如I 丨玻璃 1 電層 丨聚對二氧甲苯、| 1 1 1 B C Β、鐵氟龍、1 1 1 1聚醯亞氨; 丨 1 t 1有機旋光玻璃(0丨 1 1 1 S 0 G),例如 I 1 1 1倍半氧矽裱及矽氧1 1 1 卜枝坡璃; | 1 1 丨其他包含介電材料丨 1 1 丨的聚合物 | I_____ J__ , ^ϋ— I nn ml In. 、一:OJ (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家櫺準(CNS ) A4規格(210x297公釐〉 五、發明説明(6 ) 广 丁 丁 圖式元件 h 2〇 較佳或 特定實例 + +
PETEOS A7 B7 丁 般用語 其他實例 或 說 明 Η 無機層 氧化物;二氧化矽 ;S i 〇 2/ S i 3 N 4夾層 h + + + Η 2 2 聚合物 光阻層 阻擋體層;其他聚 合物;其他光敏材 料 h + + Η 衣 訂 (請先閱讀背面之注意事項再填寫本頁) 2 4 通道 半導體晶圓上的可 去除層 h + + + Η 2 6 反應器 h + 2 8 氧等離子 源 等離子源 經濟部中央標準局員工消費合作杜印製 h 3 0 C ◦檢測 器 + 感測器 二氧化碳感測器 + Η I 32 丨氧等離子I等離子 丨
L 丄 丄 丄 」 本紙張尺度適用中國國家揉準(CNS ) A4規格(210X297公釐) 經濟部中央標隼局員工消費合作社印製 A7 B7 五、發明说明(7 ) 第ία及1B圖為習知技術之傳統去除法的圖式,在過去它被 應用於约2 5 0 °C的典型溫度中。第1 A圖顯示在傳統丟 除法施行前的半導體晶圓10之通道24的横截面圖。晶圓10 具有基體12,該基體可包括例如電晶體、二極體及其他此 技術所熟知的半導體元件(未顯示)。基體12亦可包含其 他的金屬互接層。金層互接層14沈積於基體12上。金屬互 接層14可包括例如鋁或鈦-1.1 /鋁雙層。氧化層16沈積於 金屬層14上,且可MPET EOS (等離子強化四環氧δ夕 梡)。聚合物介電層18沈積於氧化層16上,且可包括例如 有機聚合物或有機旋光坡璃(◦ S ◦ G)等。有機旋光玻 璃包括有機矽與氧化矽结合物的混合物。無機層20沈積於 聚合物介電層18上。無機層20為氧化物,最好是二氧化矽 ,而在此例中為PETEOS。光阻層22沈積於無機層 20上,其可Κ光敏聚合物製成。執行後序的方法步驟, 而在半導體晶圓上留下通道。通道24典型地穿過光阻層22 、無機層20、聚合物介電層18與氧化物層16。金屬層14的 頂表面通常形成通道24的底部。 在晶圓上實施去除法Μ除去光阻層22。第1Β圖顯示 在傳統去除法後的通道外形,而損壞沿著通道24之壁上的 聚合物介電層18。 本發明執行時的典型環境頚示於第2圖中。包括聚合 物介電層的半導體晶圓10置於包括氧等離子源28與感測器 30的反應器中。聚合物介電層包括足以改善二氧化矽之介 電常數的一定重量比例的聚合物。聚合物介電層通常包括 本紙張尺度適用中國國家標率(CNS ) Α4規格(210Χ 297公趁) ---------坤衣------,訂------^ (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局K3C工消費合作衽印製 A7 B7 —— -五、發明説明(8) 至少為重量之5% (最好是在10%與50%之間)的有 機聚合物。晶圓10施Μ與氧等離子源相反的偏壓,洌如將 晶圓接地,Κ導引陽離子射向晶圓。本發明之去除法通常 在介於约一4 0 °C與2 0 °C之間的低溫下執行,其可利用 液態氮之類的方法達成。充有正電的氧等離子源28放射由 電場導向晶圓10的氧等離子,而同時將晶圓10之表面暴露 於各向異性的氧等離子32中。感測器30檢測晶圓10之光阻 體的去除何時完成,並隨後將等離子源28關閉。感測器30 可為一氧化碳或二氧化碳檢測器;當一氧化碳或二氧化碳 的放射強度減低時,系統K訊號告知應關閉。感測器可提 供系统終止功能,Μ免晶圓遭過度去除。 本方法之流程圖示於第3圖中。晶圓被偏壓以形成等 離子的方向,而隨後執行低溫各向異性等離子去除步驟。 當終止點被檢知(例如常光阻體已被去除),即中止去除 〇 新去除法在典型的半導體晶圓10上的效果顯示於第从及祁 圖。第4α圖顯示新去除法前的通道外形,與第圖者 相同。第4Β圖顯示本發明之去除法實施後的通道24,聚 合物介電層18未受損壞。 第1Α、IB、4Α及4Β圖中所示的結構可能不同。第5八及 5Β圖顯示另一種可以本發明加以去除的半導體晶圓忉。其 他的半導體結構可利用此低溫阻擋體去除法。 在光阻體去除之後,可依需要執行其他的方法步驟。 例如,通道典型地充填金屬以形成層與層之間的互 I -10- 本纸張纽適 I--------1------、1T------^ (請先閲讀背面之注意事項再填寫本頁) A7 ^^4834 B7 五、發明説明(9 ) m HI·— tut ml— i^l^i flu ^^^1 «van imI9 I l M -¾ 、\έ (請先閲讀背面之注意事項再填寫本頁) 與傳統技術相較,如本發明所要求地在低溫下進行去 除可能導致執行去除所需的時間增加。通量或者離子流可 加以調整K媛和所需時間的增加。例如,若通量提高,執 行去除法所需的時間將減少。 採用低溫向異性去除法而具有終止點的新穎方法可提 供優於傳統方法的明確利益。首先,各向異性離子撞擊包 括待去除之阻擋體的平坦表面,且同時將進屬表面的殘留 物清除乾淨。由於此去除作業是各向異性的,因此鲜少在 側壁的聚合物介電層上造成損壞。移動中的氧素(〇+) 的方向性限制了測壁與氧的反應性。 其次,終止功能可在任何發生於不期望的部位上的損 壞發生之前停止去除步驟,在此例中為通道的聚合物介電 層側壁。是否採用感測器以獲得終止功能是可選擇的,而 該裝置提供去除步驟中更佳的控制此一利益。 第三,低溫可降低聚合物及介電層之側壁與氧等離子 之間的反應性。低溫減媛分子的活性,便去除法得到更好 的控制。 經濟部中央標準局負工消费合作社印裝 本發明可應用於其他材料,特別是對傳統去除法敏感 的材料。本發明對採用聚合物介電材料之羊導體晶圓的去 除作業特別有用,因為傳統的阻擋體去除法所導致的聚合 物介電材料的損壞是吾人所不欲見到的,且並是廣泛的。 ’這造成半導體製造的許多問題。本發明之低溫阻擋體去 除法排除此種對聚合物介電材料的損壞或使其極小化。此 外’本發明之去除法可去除金屬層上固有的氧化物。 ________"11-__ 本紙張尺度適用中國國家標準(CNS ) Μ規格(2丨0X297公釐) A7 B7 五、發明説明(10 ) 雖然本發明係參照所舉之實施例加K說明,然此一說 明並非基於限制性條件而構成。對熟習此技術之人士而言 ,所示之實施例K及本發明之其他實施例的各種修正與組 合可參照此說明而呈現。因此,附呈之申請專利範圍可包 括所有的此等修正或實施例。 (請先閱讀背面之注意事項再填寫本頁) 裝-
、1T 經濟部中央標準局貝工消费合作社印裝 -12 - 本紙伕尺度逋用中國國家標準(CNS ) Α4規格(210Χ297公釐)

Claims (1)

  1. :-f:r ^ ^Ί! ΐ Α8 Β8 C8 D8 申請專利範圍 經濟部中央標準局員工消費合作社印製 專利申請案第84105323號 ROC Patent Appln. No.84105323 修正之申請專利範圍中文本-附件三 Amended Claims in Chinese - Enel. ΙΠ (民國85年11月+日送呈) (Submitted on November ^ , 1996) 1. 一種用以從具有基體之半導體晶圓上去除阻擋體的方法 ,包括以下步驟: 在基體上塗覆聚合物介電層; 在該聚合物介電層上塗布無機層; 在該無機層上塗布阻擋體層; 形成該阻擋體之圖案; 蝕刻該無機層;Μ及 以氧等離子去除該阻擋體。 2. 如申請專利範圍第1項所述之方法,其中該去除步驟 在一 4 0 °C至2 0 C的溫度範圍内進行。 3 .如申請專利範圍第1項所述之方法,進一步包括Μ下 步驟: 感測去除步驟何時完成;Μ及 停止該去除步驟。 4. 如申請專利範園第1項所述之方法,其中該聚合物介 電層在該無機層被蝕刻之後但在該阻擋體被蝕刻之前 被蝕刻。 5. 如申請專利範圍第1項所述之方法,其中該聚合物介 電層包括至少重量為10%的聚合物。 6. 如申請專利範圍第1項所述之方法,進一步包括在該 塗布聚合物介電層於基體上的步驟之前,沈積一金屬 層於該基體的步驟。 7. —種用以從半導體晶圓上除去阻擋體的糸統,包括: 反應器; (請先閱讀背面之注意事項再填寫本頁) 裝· 、1Τ 本紙張尺度適用中國國家標準(CNS ) Α4規格(21〇Χ2ς»7公釐) 其中該晶圓被偏 進一步包括一溫 A8 B8 C8 D8 申請專利範圍 位於該反應器内,具有聚合物介電層的晶圓; 位於該反應器内的氧等離子產生器;以及 晶圓偏壓装置,用以各向異性地將離子從等離子 導向該晶圓。 8 .如申請專利範圍第7項所述之系统,進一步包括位於 該反應器内的感測器,用以檢測阻擋體何時被除去。 9.如申請專利範圍第8項所述之系統,其中該系統在該 感測器檢測到完成阻擋體的去除之後即關閉。 10 .如申請專利範圍第7項所述之系統,其中該氧等離子 產生器位於該反應器附近。 Π ·如申請專利範圍第7項所述之糸统 壓接地。 12.如申請專利範圍第7項所述之系統 度控制器。 ^3.如申請專利範圍第12項所述之系統,其中該溫度控制 器保該系統之操作溫度於一 4 0 °C與2 〇。(:之間。 14. 一種用以從半導體晶圓上去除阻擋體的方法,包括以下 步驟: 將該晶圓偏壓;K及 Μ氧等離子去除該阻擋體。 工5 ·如申請專利範圍第14項所述之方法,其中該去除步驟 在~ 4 0 t:至2 0 的溫度範圍内進行。 16.如申請專利範圍第14項所述之方法,進—步包括以下 步驟: n —^1 In ^^^1 —^1· In i 0¾ 、-α (請先閲讀背面之注意事項再填寫本頁) 輕濟部中央榡準局貝工消費合作社印製
    A8 B8 C8 D8 六、申請專利範圍 感測去除步驟何時完成;κ及 停止該去除步驟。 17.如申請專利範圍第14項所述之方法,其中該半導體晶 體包括聚合物介電層。 1δ.如申請專利範圍第17項所述之方法,其中該聚合物介 電層包括至少重量為1◦%的聚合物。 (請先閱讀背面之注意事項再填寫本頁) 經濟部中央標準局員工消費合作社印製 -15 -本紙張尺度適用中國國家標準(CNS ) Α4規格(210Χ297公釐)
TW084105323A 1994-05-16 1995-05-26 TW294834B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US08/242,922 US5453157A (en) 1994-05-16 1994-05-16 Low temperature anisotropic ashing of resist for semiconductor fabrication

Publications (1)

Publication Number Publication Date
TW294834B true TW294834B (zh) 1997-01-01

Family

ID=22916655

Family Applications (1)

Application Number Title Priority Date Filing Date
TW084105323A TW294834B (zh) 1994-05-16 1995-05-26

Country Status (5)

Country Link
US (1) US5453157A (zh)
EP (1) EP0683512A3 (zh)
JP (1) JPH0845914A (zh)
KR (1) KR950034478A (zh)
TW (1) TW294834B (zh)

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2751468A1 (fr) * 1996-07-15 1998-01-23 Lgelectronics Procede d'attaque pour un dispositif presentant un materiau organique
US6165375A (en) * 1997-09-23 2000-12-26 Cypress Semiconductor Corporation Plasma etching method
TW425619B (en) * 1999-06-14 2001-03-11 Mosel Vitelic Inc Process for removing photoresist by a photoresist remover using the adjustment of photoresist removing stop and the continuous sequenced arrangement of chips
US6346489B1 (en) * 1999-09-02 2002-02-12 Applied Materials, Inc. Precleaning process for metal plug that minimizes damage to low-κ dielectric
US6873087B1 (en) 1999-10-29 2005-03-29 Board Of Regents, The University Of Texas System High precision orientation alignment and gap control stages for imprint lithography processes
US6451158B1 (en) * 1999-12-21 2002-09-17 Lam Research Corporation Apparatus for detecting the endpoint of a photoresist stripping process
US6323121B1 (en) 2000-05-12 2001-11-27 Taiwan Semiconductor Manufacturing Company Fully dry post-via-etch cleaning method for a damascene process
AU2001273491A1 (en) 2000-07-16 2002-02-05 Board Of Regents, The University Of Texas System High-resolution overlay alignment methods and systems for imprint lithography
EP2270592B1 (en) 2000-07-17 2015-09-02 Board of Regents, The University of Texas System Method of forming a pattern on a substrate
US6954275B2 (en) 2000-08-01 2005-10-11 Boards Of Regents, The University Of Texas System Methods for high-precision gap and orientation sensing between a transparent template and substrate for imprint lithography
AU2001286573A1 (en) 2000-08-21 2002-03-04 Board Of Regents, The University Of Texas System Flexure based macro motion translation stage
WO2002067055A2 (en) * 2000-10-12 2002-08-29 Board Of Regents, The University Of Texas System Template for room temperature, low pressure micro- and nano-imprint lithography
JP3770790B2 (ja) * 2000-11-15 2006-04-26 シャープ株式会社 アッシング方法
US6964793B2 (en) 2002-05-16 2005-11-15 Board Of Regents, The University Of Texas System Method for fabricating nanoscale patterns in light curable compositions using an electric field
JP2003092287A (ja) * 2001-09-19 2003-03-28 Nec Corp アッシング方法
US7037639B2 (en) 2002-05-01 2006-05-02 Molecular Imprints, Inc. Methods of manufacturing a lithography template
US6926929B2 (en) 2002-07-09 2005-08-09 Molecular Imprints, Inc. System and method for dispensing liquids
US6932934B2 (en) 2002-07-11 2005-08-23 Molecular Imprints, Inc. Formation of discontinuous films during an imprint lithography process
US6908861B2 (en) * 2002-07-11 2005-06-21 Molecular Imprints, Inc. Method for imprint lithography using an electric field
US7019819B2 (en) 2002-11-13 2006-03-28 Molecular Imprints, Inc. Chucking system for modulating shapes of substrates
US6900881B2 (en) 2002-07-11 2005-05-31 Molecular Imprints, Inc. Step and repeat imprint lithography systems
US7077992B2 (en) 2002-07-11 2006-07-18 Molecular Imprints, Inc. Step and repeat imprint lithography processes
US6916584B2 (en) 2002-08-01 2005-07-12 Molecular Imprints, Inc. Alignment methods for imprint lithography
US7070405B2 (en) 2002-08-01 2006-07-04 Molecular Imprints, Inc. Alignment systems for imprint lithography
US7027156B2 (en) 2002-08-01 2006-04-11 Molecular Imprints, Inc. Scatterometry alignment for imprint lithography
US7071088B2 (en) 2002-08-23 2006-07-04 Molecular Imprints, Inc. Method for fabricating bulbous-shaped vias
US8349241B2 (en) 2002-10-04 2013-01-08 Molecular Imprints, Inc. Method to arrange features on a substrate to replicate features having minimal dimensional variability
US6929762B2 (en) 2002-11-13 2005-08-16 Molecular Imprints, Inc. Method of reducing pattern distortions during imprint lithography processes
US6980282B2 (en) * 2002-12-11 2005-12-27 Molecular Imprints, Inc. Method for modulating shapes of substrates
US6871558B2 (en) * 2002-12-12 2005-03-29 Molecular Imprints, Inc. Method for determining characteristics of substrate employing fluid geometries
US7452574B2 (en) 2003-02-27 2008-11-18 Molecular Imprints, Inc. Method to reduce adhesion between a polymerizable layer and a substrate employing a fluorine-containing layer
US7179396B2 (en) 2003-03-25 2007-02-20 Molecular Imprints, Inc. Positive tone bi-layer imprint lithography method
US7122079B2 (en) 2004-02-27 2006-10-17 Molecular Imprints, Inc. Composition for an etching mask comprising a silicon-containing material
US7396475B2 (en) 2003-04-25 2008-07-08 Molecular Imprints, Inc. Method of forming stepped structures employing imprint lithography
US7157036B2 (en) 2003-06-17 2007-01-02 Molecular Imprints, Inc Method to reduce adhesion between a conformable region and a pattern of a mold
US7136150B2 (en) 2003-09-25 2006-11-14 Molecular Imprints, Inc. Imprint lithography template having opaque alignment marks
US8211214B2 (en) 2003-10-02 2012-07-03 Molecular Imprints, Inc. Single phase fluid imprint lithography method
US7090716B2 (en) 2003-10-02 2006-08-15 Molecular Imprints, Inc. Single phase fluid imprint lithography method
US8076386B2 (en) 2004-02-23 2011-12-13 Molecular Imprints, Inc. Materials for imprint lithography
US7906180B2 (en) 2004-02-27 2011-03-15 Molecular Imprints, Inc. Composition for an etching mask comprising a silicon-containing material
EP1800334A4 (en) * 2004-10-08 2012-07-04 Silverbrook Res Pty Ltd METHOD FOR REMOVING POLYMER COATING FROM AN ATROUATED TRACK
US7906058B2 (en) 2005-12-01 2011-03-15 Molecular Imprints, Inc. Bifurcated contact printing technique
US7803308B2 (en) 2005-12-01 2010-09-28 Molecular Imprints, Inc. Technique for separating a mold from solidified imprinting material
US7670530B2 (en) 2006-01-20 2010-03-02 Molecular Imprints, Inc. Patterning substrates employing multiple chucks
US7670529B2 (en) 2005-12-08 2010-03-02 Molecular Imprints, Inc. Method and system for double-sided patterning of substrates
US8142850B2 (en) 2006-04-03 2012-03-27 Molecular Imprints, Inc. Patterning a plurality of fields on a substrate to compensate for differing evaporation times
US7780893B2 (en) 2006-04-03 2010-08-24 Molecular Imprints, Inc. Method of concurrently patterning a substrate having a plurality of fields and a plurality of alignment marks
US7802978B2 (en) 2006-04-03 2010-09-28 Molecular Imprints, Inc. Imprinting of partial fields at the edge of the wafer
US8850980B2 (en) 2006-04-03 2014-10-07 Canon Nanotechnologies, Inc. Tessellated patterns in imprint lithography
US8012395B2 (en) 2006-04-18 2011-09-06 Molecular Imprints, Inc. Template having alignment marks formed of contrast material
US7547398B2 (en) 2006-04-18 2009-06-16 Molecular Imprints, Inc. Self-aligned process for fabricating imprint templates containing variously etched features
KR100871552B1 (ko) * 2007-03-14 2008-12-01 동부일렉트로닉스 주식회사 이미지 센서의 제조방법
US9991311B2 (en) 2008-12-02 2018-06-05 Arizona Board Of Regents On Behalf Of Arizona State University Dual active layer semiconductor device and method of manufacturing the same
WO2010065459A2 (en) * 2008-12-02 2010-06-10 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method of etching organosiloxane dielectric material and semiconductor device thereof
WO2010065457A2 (en) * 2008-12-02 2010-06-10 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method of providing a semiconductor device with a dielectric layer and semiconductor device thereof
US9601530B2 (en) 2008-12-02 2017-03-21 Arizona Board Of Regents, A Body Corporated Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Dual active layer semiconductor device and method of manufacturing the same
US9721825B2 (en) 2008-12-02 2017-08-01 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Method of providing a flexible semiconductor device and flexible semiconductor device thereof
KR101362025B1 (ko) 2009-05-29 2014-02-13 아리조나 보드 오브 리젠츠 퍼 앤 온 비하프 오브 아리조나 스테이트 유니버시티 고온에서 가요성 반도체 장치를 제공하는 방법 및 그 가요성 반도체 장치
WO2012021196A2 (en) 2010-05-21 2012-02-16 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method for manufacturing electronic devices and electronic devices thereof
WO2012021197A2 (en) 2010-05-21 2012-02-16 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method of manufacturing electronic devices on both sides of a carrier substrate and electronic devices thereof
CN102768476B (zh) * 2012-07-26 2014-08-20 中微半导体设备(上海)有限公司 光刻胶的去除方法
WO2017034645A2 (en) 2015-06-09 2017-03-02 ARIZONA BOARD OF REGENTS, a body corporate for THE STATE OF ARIZONA for and on behalf of ARIZONA STATE UNIVERSITY Method of providing an electronic device and electronic device thereof
US10381224B2 (en) 2014-01-23 2019-08-13 Arizona Board Of Regents On Behalf Of Arizona State University Method of providing an electronic device and electronic device thereof
WO2015156891A2 (en) 2014-01-23 2015-10-15 Arizona Board Of Regents, Acting For And On Behalf Of Arizona State University Method of providing a flexible semiconductor device and flexible semiconductor device thereof
JP2017518638A (ja) 2014-05-13 2017-07-06 アリゾナ・ボード・オブ・リージェンツ・フォー・アンド・オン・ビハーフ・オブ・アリゾナ・ステイト・ユニバーシティArizona Board Of Regents For And On Behalf Of Arizona State University 電子デバイスを提供する方法およびその電子デバイス
US9741742B2 (en) 2014-12-22 2017-08-22 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Deformable electronic device and methods of providing and using deformable electronic device
US10446582B2 (en) 2014-12-22 2019-10-15 Arizona Board Of Regents On Behalf Of Arizona State University Method of providing an imaging system and imaging system thereof
JP2019179889A (ja) * 2018-03-30 2019-10-17 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59222929A (ja) * 1983-06-02 1984-12-14 Matsushita Electronics Corp パタ−ン形成方法
US4464460A (en) * 1983-06-28 1984-08-07 International Business Machines Corporation Process for making an imaged oxygen-reactive ion etch barrier
JPS60262151A (ja) * 1984-06-11 1985-12-25 Nippon Telegr & Teleph Corp <Ntt> 三層レジスト用中間層材料及びその利用方法
US4661203A (en) * 1985-06-28 1987-04-28 Control Data Corporation Low defect etching of patterns using plasma-stencil mask
JPS6321832A (ja) * 1986-07-15 1988-01-29 Mitsubishi Electric Corp プラズマアツシング装置
JPH0713960B2 (ja) * 1986-12-23 1995-02-15 日本電気株式会社 ドライエッチング装置
US4869777A (en) * 1988-12-16 1989-09-26 Ibm Corporation Method for selectively etching the materials of a composite of two materials
EP0394739A3 (de) * 1989-04-24 1991-04-03 Siemens Aktiengesellschaft Verfahren zur masshaltigen Strukturübertragung mit einem Zweilagenresist
JPH03236231A (ja) * 1990-02-14 1991-10-22 Hitachi Ltd 半導体集積回路製造装置
US5312717A (en) * 1992-09-24 1994-05-17 International Business Machines Corporation Residue free vertical pattern transfer with top surface imaging resists

Also Published As

Publication number Publication date
EP0683512A3 (en) 1997-11-19
US5453157A (en) 1995-09-26
EP0683512A2 (en) 1995-11-22
JPH0845914A (ja) 1996-02-16
KR950034478A (ko) 1995-12-28

Similar Documents

Publication Publication Date Title
TW294834B (zh)
US10020254B1 (en) Integration of super via structure in BEOL
US6589888B2 (en) Dual frequency plasma enhanced chemical vapor deposition of silicon carbide layers
US9385085B2 (en) Interconnects with fully clad lines
US6967072B2 (en) Photolithography scheme using a silicon containing resist
EP0684643B1 (en) Method of manufacturing semiconductor devices in an active layer on an support substrate
US20070085213A1 (en) Selective electroless-plated copper metallization
US20020074664A1 (en) Semiconductor device and manufacturing method thereof
US10832951B2 (en) Interconnect wires including relatively low resistivity cores
US6511908B2 (en) Method of manufacturing a dual damascene structure using boron nitride as trench etching stop film
US12040230B2 (en) Encapsulated top via interconnects
US6913868B2 (en) Conductive bi-layer e-beam resist with amorphous carbon
US11823998B2 (en) Top via with next level line selective growth
TW490805B (en) Method of forming a metal wiring in a semiconductor device
EP1321975A3 (en) Method for plasma depositing an insulating film with low dielectric constant for a semiconductor device
TWI236092B (en) Electroless plating process, and embedded wire and forming process thereof
US20020027291A1 (en) Semiconductor device for preventing corrosion of metallic featues
US20040126997A1 (en) Method for fabricating copper damascene structures in porous dielectric materials
JP4716323B2 (ja) Cu配線膜構造物の製造方法
US20050009342A1 (en) Method for etching an organic anti-reflective coating (OARC)
US10957644B2 (en) Integrated structures with conductive regions having at least one element from group 2 of the periodic table
US20230395391A1 (en) Ruthenium carbide for dram capacitor mold patterning
TW556321B (en) A method for fabricating a semiconductor device
Feinerman Electrical Properties of Tungsten Filaments and Films Fabricated by the Reduction of Tungsten Hexafluoride by Silicon
TW424299B (en) Method for forming reduced contact dimension using bird&#39;s beak effect

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees