[go: up one dir, main page]

KR950034478A - 반도체 제조용 레지스트의 저온 비등방성 애싱 방법 - Google Patents

반도체 제조용 레지스트의 저온 비등방성 애싱 방법 Download PDF

Info

Publication number
KR950034478A
KR950034478A KR1019950011868A KR19950011868A KR950034478A KR 950034478 A KR950034478 A KR 950034478A KR 1019950011868 A KR1019950011868 A KR 1019950011868A KR 19950011868 A KR19950011868 A KR 19950011868A KR 950034478 A KR950034478 A KR 950034478A
Authority
KR
South Korea
Prior art keywords
resist
wafer
dielectric layer
oxygen plasma
polymer dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
KR1019950011868A
Other languages
English (en)
Inventor
젱 신퓨
Original Assignee
윌리엄 이. 힐러
텍사스 인스트루먼츠 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리엄 이. 힐러, 텍사스 인스트루먼츠 인코포레이티드 filed Critical 윌리엄 이. 힐러
Publication of KR950034478A publication Critical patent/KR950034478A/ko
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/26—Processing photosensitive materials; Apparatus therefor
    • G03F7/42—Stripping or agents therefor
    • G03F7/427—Stripping or agents therefor using plasma means only

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

본 발명은 저온에서 비등방성 플라즈마를 사용하여 반도체 웨이퍼로부터 스트립 레지스트까지 둘러싼다. 반도체 웨이퍼(10)는 산소 플라즈마 소스(28)를 포함하는 반응기(26)내에 배치된다. 산소 플라즈마 소스(28)는 바이어스된 웨이퍼(10)로 향하게 도시되어 있는 산소 플라즈마(32)를 방출하여, 웨이퍼의 레지스트층(22)을 비등방성 산소 플라즈마에 노출시킨다. 감지기(30)가 레지스트의 애싱이 완료되는 때를 검출하면, 플라즈마 소스는 차단된다.
본 발명은 장점들은 전통적인 레지스트 제거 방법의 강한 효과에 민감한, 중합체 유전층을 손상시키지 않고 웨이퍼로부터 레지스트를 제거할 수 있다는 것이다. 본 발명은 비아 측벽의 물질이 거의 손상되지 않게 한다.

Description

반도체 제조용 레지스트의 저온 비등방성 애싱 방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 본 발명이 수행될 수 있는 전형적인 환경을 도시한 도면, 제3도는 본 발명의 처리 단계의 플로우챠트.

Claims (18)

  1. 기판을 갖고 있는 반도체 웨이퍼로부터 레지스트를 제거하기 위한 방법에 있어서, 중합체 유전층으로 상기 기판을 코팅하는 단계; 상기 중합체 유전층 위에 무기층을 도포하는 단계; 상기 무기층 위에 레지스트층을 도포하는 단계; 상기 레지스트층을 패터닝하는 단계; 상기 무기층을 애칭하는 단계; 및 비등방성 산소 플라즈마로 상기 레지스트를 애싱하는 단계를 포함하는 것을 특징으로하는 반도체 웨이퍼로부터 레지스트를 제거하는 방법.
  2. 제1항에 있어서, 상기 애싱 단계가 -40℃ 내지 20℃ 범위의 온도에서 수행되는 것을 특징으로하는 반도체 웨이퍼로부터 레지스트를 제거하는 방법.
  3. 제1항에 있어서, 상기 애싱 단계가 완료될 때를 감지하는 단계; 및 상기 애싱 단계를 종료하는 단계를 더 포함하는 것을 특징으로 하는 반도체 웨이퍼로부터 레지스트를 제거하는 방법.
  4. 제1항에 있어서, 상기 무기층이 에층된 후에 그리고 상기 레지스트가 에칭되기 전에 상기 중합체 유전층이 에칭되는 것을 특징으로하는 반도체 웨이퍼로부터 레지스트를 제거하는 방법.
  5. 제1항에 있어서, 상기 중합체 유전층이 적어도 중합체 10 중량%를 함유하는 것을 특징으로 하는 반도체 웨이퍼로부터 레지스트를 제거하는 방법.
  6. 제1항에 있어서, 중합체 유전층으로 기판을 코팅하는 단계 전에, 상기 기판위에 금속층을 피착하는 단계를 더 포함하는 것을 특징으로 하는 반도체 웨이퍼로부터 레지스트를 제거하는 방법.
  7. 반도체 웨이퍼로부터 레지스트를 제거하기 위한 시스템에 있어서, 반응기; 상기 반응기 내에 배치된 중합체 유전층을 갖고 있는 웨이퍼; 상기 반응기 내부에 배치된 산소 플라즈마 발생기; 및 플라즈마로부터 상기 웨이퍼로 이온을 비등방성으로 향하게 하기 위한 웨이퍼 바이어싱 장치를 포함하는 것을 특징으로 하는 반도체 웨이퍼로부터 레지스트를 제거하는 시스템.
  8. 제7항에 있어서, 레지스트가 언제 제거되었는지를 검출하기 위해 상기 반응기 내부에 배치된 감지기를 더 포함하는 것을 특징으로하는 반도체 웨이퍼로부터 레지스트를 제거하는 시스템.
  9. 제8항에 있어서, 상기 시스템이 상기 감지기가 레지스트 제거의 완료를 검출할 때 동작이 중지되는 것을 특징으로 하는 반도체 웨이퍼로부터 레지스트를 제거하는 시스템.
  10. 제7항에 있어서, 상기 산소 플라즈마 방생기가 상기 반응기 근처에 배치되는 것을 특징으로 하는 반도체 웨이퍼로부터 레지스트를 제거하는 시스템.
  11. 제7항에 있어서, 상기 웨이퍼가 접지에 바이어스되는 것을 특징으로하는 반도체 웨이퍼로부터 레지스트를 제거하는 시스템.
  12. 제7항에 있어서, 온도 제어기를 더 포함하는 것을 특징으로하는 반도체 웨이퍼로부터 레지스트를 제거하는 시스템.
  13. 제12항에 있어서, 상기 온도 제어기가 상기 시스템의 동작 온도를 -40℃ 내지 20℃ 사이로 유지하는 것을 특징으로 하는 반도체 웨이퍼로부터 레지스트를 제거하는 시스템.
  14. 반도체 웨이퍼로부터 레지스트를 제거하기 위한 방법에 있어서, 상기 웨이퍼를 바이어싱하는 단계; 및 비등방성 산소 플라즈마로 상기 레지스트를 애싱하는 단계를 포함하는 것을 특징으로하는 반도체 웨이퍼로부터 레지스트를 제거하는 방법.
  15. 제14항에 있어서, 상기 애싱 단계가 -40℃ 내지 20℃ 범위의 온도에서 수행되는 것을 특징으로하는 반도체 웨이퍼로부터 레지스트를 제거하는 방법.
  16. 제14항에 있어서, 상기 애싱 단계가 완료되는 때를 감지하는 단계; 및 상기 애싱 단게를 종료하는 단계를 더 포함하는 것을 특징으로하는 반도체 웨이퍼로부터 레지스트를 제거하는 방법.
  17. 제14항에 있어서, 상기 반도페 웨이퍼가 중합체 유전층을 포함하는 것을 특징으로하는 반도체 웨이퍼로부터 레지스트를 제거하는 방법.
  18. 제17항에 있어서, 상기 중합체 유전층이 중량으로 적어도 중합체 10 중량%를 함유하는 것을 특징으로하는 반도체 웨이퍼로부터 레지스트를 제거하는 방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950011868A 1994-05-16 1995-05-15 반도체 제조용 레지스트의 저온 비등방성 애싱 방법 Ceased KR950034478A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/242,922 US5453157A (en) 1994-05-16 1994-05-16 Low temperature anisotropic ashing of resist for semiconductor fabrication
US8/242,922 1994-05-16

Publications (1)

Publication Number Publication Date
KR950034478A true KR950034478A (ko) 1995-12-28

Family

ID=22916655

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950011868A Ceased KR950034478A (ko) 1994-05-16 1995-05-15 반도체 제조용 레지스트의 저온 비등방성 애싱 방법

Country Status (5)

Country Link
US (1) US5453157A (ko)
EP (1) EP0683512A3 (ko)
JP (1) JPH0845914A (ko)
KR (1) KR950034478A (ko)
TW (1) TW294834B (ko)

Families Citing this family (68)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2751468A1 (fr) * 1996-07-15 1998-01-23 Lgelectronics Procede d'attaque pour un dispositif presentant un materiau organique
US6165375A (en) 1997-09-23 2000-12-26 Cypress Semiconductor Corporation Plasma etching method
TW425619B (en) * 1999-06-14 2001-03-11 Mosel Vitelic Inc Process for removing photoresist by a photoresist remover using the adjustment of photoresist removing stop and the continuous sequenced arrangement of chips
US6346489B1 (en) 1999-09-02 2002-02-12 Applied Materials, Inc. Precleaning process for metal plug that minimizes damage to low-κ dielectric
US6873087B1 (en) 1999-10-29 2005-03-29 Board Of Regents, The University Of Texas System High precision orientation alignment and gap control stages for imprint lithography processes
US6451158B1 (en) * 1999-12-21 2002-09-17 Lam Research Corporation Apparatus for detecting the endpoint of a photoresist stripping process
US6323121B1 (en) 2000-05-12 2001-11-27 Taiwan Semiconductor Manufacturing Company Fully dry post-via-etch cleaning method for a damascene process
KR100862301B1 (ko) 2000-07-16 2008-10-13 보드 오브 리전츠, 더 유니버시티 오브 텍사스 시스템 임프린트 리소그래피를 위한 고분해능 오버레이 정렬 방법 및 시스템
KR100827741B1 (ko) 2000-07-17 2008-05-07 보드 오브 리전츠, 더 유니버시티 오브 텍사스 시스템 임프린트 리소그래피 공정을 위한 자동 유체 분배 방법 및시스템
AU2001280980A1 (en) 2000-08-01 2002-02-13 Board Of Regents, The University Of Texas System Methods for high-precision gap and orientation sensing between a transparent template and substrate for imprint lithography
AU2001286573A1 (en) 2000-08-21 2002-03-04 Board Of Regents, The University Of Texas System Flexure based macro motion translation stage
KR101031528B1 (ko) * 2000-10-12 2011-04-27 더 보드 오브 리전츠 오브 더 유니버시티 오브 텍사스 시스템 실온 저압 마이크로- 및 나노- 임프린트 리소그래피용템플릿
JP3770790B2 (ja) * 2000-11-15 2006-04-26 シャープ株式会社 アッシング方法
US6964793B2 (en) 2002-05-16 2005-11-15 Board Of Regents, The University Of Texas System Method for fabricating nanoscale patterns in light curable compositions using an electric field
JP2003092287A (ja) * 2001-09-19 2003-03-28 Nec Corp アッシング方法
US7037639B2 (en) 2002-05-01 2006-05-02 Molecular Imprints, Inc. Methods of manufacturing a lithography template
US6926929B2 (en) 2002-07-09 2005-08-09 Molecular Imprints, Inc. System and method for dispensing liquids
US7019819B2 (en) 2002-11-13 2006-03-28 Molecular Imprints, Inc. Chucking system for modulating shapes of substrates
US7077992B2 (en) 2002-07-11 2006-07-18 Molecular Imprints, Inc. Step and repeat imprint lithography processes
US6932934B2 (en) 2002-07-11 2005-08-23 Molecular Imprints, Inc. Formation of discontinuous films during an imprint lithography process
US6908861B2 (en) * 2002-07-11 2005-06-21 Molecular Imprints, Inc. Method for imprint lithography using an electric field
US6900881B2 (en) 2002-07-11 2005-05-31 Molecular Imprints, Inc. Step and repeat imprint lithography systems
US7027156B2 (en) 2002-08-01 2006-04-11 Molecular Imprints, Inc. Scatterometry alignment for imprint lithography
US6916584B2 (en) 2002-08-01 2005-07-12 Molecular Imprints, Inc. Alignment methods for imprint lithography
US7070405B2 (en) 2002-08-01 2006-07-04 Molecular Imprints, Inc. Alignment systems for imprint lithography
US7071088B2 (en) 2002-08-23 2006-07-04 Molecular Imprints, Inc. Method for fabricating bulbous-shaped vias
US8349241B2 (en) 2002-10-04 2013-01-08 Molecular Imprints, Inc. Method to arrange features on a substrate to replicate features having minimal dimensional variability
US6980282B2 (en) * 2002-12-11 2005-12-27 Molecular Imprints, Inc. Method for modulating shapes of substrates
US6929762B2 (en) 2002-11-13 2005-08-16 Molecular Imprints, Inc. Method of reducing pattern distortions during imprint lithography processes
US6871558B2 (en) * 2002-12-12 2005-03-29 Molecular Imprints, Inc. Method for determining characteristics of substrate employing fluid geometries
US7452574B2 (en) 2003-02-27 2008-11-18 Molecular Imprints, Inc. Method to reduce adhesion between a polymerizable layer and a substrate employing a fluorine-containing layer
US7179396B2 (en) 2003-03-25 2007-02-20 Molecular Imprints, Inc. Positive tone bi-layer imprint lithography method
US7122079B2 (en) 2004-02-27 2006-10-17 Molecular Imprints, Inc. Composition for an etching mask comprising a silicon-containing material
US7396475B2 (en) 2003-04-25 2008-07-08 Molecular Imprints, Inc. Method of forming stepped structures employing imprint lithography
US7157036B2 (en) 2003-06-17 2007-01-02 Molecular Imprints, Inc Method to reduce adhesion between a conformable region and a pattern of a mold
US7136150B2 (en) 2003-09-25 2006-11-14 Molecular Imprints, Inc. Imprint lithography template having opaque alignment marks
US8211214B2 (en) 2003-10-02 2012-07-03 Molecular Imprints, Inc. Single phase fluid imprint lithography method
US7090716B2 (en) 2003-10-02 2006-08-15 Molecular Imprints, Inc. Single phase fluid imprint lithography method
US8076386B2 (en) 2004-02-23 2011-12-13 Molecular Imprints, Inc. Materials for imprint lithography
US7906180B2 (en) 2004-02-27 2011-03-15 Molecular Imprints, Inc. Composition for an etching mask comprising a silicon-containing material
CN100565815C (zh) * 2004-10-08 2009-12-02 西尔弗布鲁克研究有限公司 从蚀刻沟槽中移除聚合物涂层的方法
US7906058B2 (en) 2005-12-01 2011-03-15 Molecular Imprints, Inc. Bifurcated contact printing technique
US7803308B2 (en) 2005-12-01 2010-09-28 Molecular Imprints, Inc. Technique for separating a mold from solidified imprinting material
US7670530B2 (en) 2006-01-20 2010-03-02 Molecular Imprints, Inc. Patterning substrates employing multiple chucks
KR101324549B1 (ko) 2005-12-08 2013-11-01 몰레큘러 임프린츠 인코퍼레이티드 기판의 양면 패턴화를 위한 방법 및 시스템
US8850980B2 (en) 2006-04-03 2014-10-07 Canon Nanotechnologies, Inc. Tessellated patterns in imprint lithography
JP5306989B2 (ja) 2006-04-03 2013-10-02 モレキュラー・インプリンツ・インコーポレーテッド 複数のフィールド及びアライメント・マークを有する基板を同時にパターニングする方法
US8142850B2 (en) 2006-04-03 2012-03-27 Molecular Imprints, Inc. Patterning a plurality of fields on a substrate to compensate for differing evaporation times
US7802978B2 (en) 2006-04-03 2010-09-28 Molecular Imprints, Inc. Imprinting of partial fields at the edge of the wafer
US8012395B2 (en) 2006-04-18 2011-09-06 Molecular Imprints, Inc. Template having alignment marks formed of contrast material
US7547398B2 (en) 2006-04-18 2009-06-16 Molecular Imprints, Inc. Self-aligned process for fabricating imprint templates containing variously etched features
KR100871552B1 (ko) * 2007-03-14 2008-12-01 동부일렉트로닉스 주식회사 이미지 센서의 제조방법
WO2010065459A2 (en) * 2008-12-02 2010-06-10 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method of etching organosiloxane dielectric material and semiconductor device thereof
US9721825B2 (en) 2008-12-02 2017-08-01 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Method of providing a flexible semiconductor device and flexible semiconductor device thereof
WO2010065457A2 (en) * 2008-12-02 2010-06-10 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method of providing a semiconductor device with a dielectric layer and semiconductor device thereof
US9991311B2 (en) 2008-12-02 2018-06-05 Arizona Board Of Regents On Behalf Of Arizona State University Dual active layer semiconductor device and method of manufacturing the same
US9601530B2 (en) 2008-12-02 2017-03-21 Arizona Board Of Regents, A Body Corporated Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Dual active layer semiconductor device and method of manufacturing the same
CN102460646A (zh) 2009-05-29 2012-05-16 代表亚利桑那大学的亚利桑那校董会 在高温提供柔性半导体器件的方法及其柔性半导体器件
WO2012021197A2 (en) 2010-05-21 2012-02-16 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method of manufacturing electronic devices on both sides of a carrier substrate and electronic devices thereof
WO2012021196A2 (en) 2010-05-21 2012-02-16 Arizona Board Of Regents, For And On Behalf Of Arizona State University Method for manufacturing electronic devices and electronic devices thereof
CN102768476B (zh) * 2012-07-26 2014-08-20 中微半导体设备(上海)有限公司 光刻胶的去除方法
US10381224B2 (en) 2014-01-23 2019-08-13 Arizona Board Of Regents On Behalf Of Arizona State University Method of providing an electronic device and electronic device thereof
WO2015156891A2 (en) 2014-01-23 2015-10-15 Arizona Board Of Regents, Acting For And On Behalf Of Arizona State University Method of providing a flexible semiconductor device and flexible semiconductor device thereof
WO2017034645A2 (en) 2015-06-09 2017-03-02 ARIZONA BOARD OF REGENTS, a body corporate for THE STATE OF ARIZONA for and on behalf of ARIZONA STATE UNIVERSITY Method of providing an electronic device and electronic device thereof
JP2017518638A (ja) 2014-05-13 2017-07-06 アリゾナ・ボード・オブ・リージェンツ・フォー・アンド・オン・ビハーフ・オブ・アリゾナ・ステイト・ユニバーシティＡｒｉｚｏｎａ Ｂｏａｒｄ Ｏｆ Ｒｅｇｅｎｔｓ Ｆｏｒ Ａｎｄ Ｏｎ Ｂｅｈａｌｆ Ｏｆ Ａｒｉｚｏｎａ Ｓｔａｔｅ Ｕｎｉｖｅｒｓｉｔｙ 電子デバイスを提供する方法およびその電子デバイス
US10446582B2 (en) 2014-12-22 2019-10-15 Arizona Board Of Regents On Behalf Of Arizona State University Method of providing an imaging system and imaging system thereof
US9741742B2 (en) 2014-12-22 2017-08-22 Arizona Board Of Regents, A Body Corporate Of The State Of Arizona, Acting For And On Behalf Of Arizona State University Deformable electronic device and methods of providing and using deformable electronic device
JP2019179889A (ja) * 2018-03-30 2019-10-17 東京エレクトロン株式会社 エッチング方法及びプラズマ処理装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59222929A (ja) * 1983-06-02 1984-12-14 Matsushita Electronics Corp パタ−ン形成方法
US4464460A (en) * 1983-06-28 1984-08-07 International Business Machines Corporation Process for making an imaged oxygen-reactive ion etch barrier
JPS60262151A (ja) * 1984-06-11 1985-12-25 Nippon Telegr & Teleph Corp <Ntt> 三層レジスト用中間層材料及びその利用方法
US4661203A (en) * 1985-06-28 1987-04-28 Control Data Corporation Low defect etching of patterns using plasma-stencil mask
JPS6321832A (ja) * 1986-07-15 1988-01-29 Mitsubishi Electric Corp プラズマアツシング装置
JPH0713960B2 (ja) * 1986-12-23 1995-02-15 日本電気株式会社 ドライエッチング装置
US4869777A (en) * 1988-12-16 1989-09-26 Ibm Corporation Method for selectively etching the materials of a composite of two materials
EP0394739A3 (de) * 1989-04-24 1991-04-03 Siemens Aktiengesellschaft Verfahren zur masshaltigen Strukturübertragung mit einem Zweilagenresist
JPH03236231A (ja) * 1990-02-14 1991-10-22 Hitachi Ltd 半導体集積回路製造装置
US5312717A (en) * 1992-09-24 1994-05-17 International Business Machines Corporation Residue free vertical pattern transfer with top surface imaging resists

Also Published As

Publication number Publication date
EP0683512A3 (en) 1997-11-19
US5453157A (en) 1995-09-26
TW294834B (ko) 1997-01-01
JPH0845914A (ja) 1996-02-16
EP0683512A2 (en) 1995-11-22

Similar Documents

Publication Publication Date Title
KR950034478A (ko) 반도체 제조용 레지스트의 저온 비등방성 애싱 방법
US8940642B2 (en) Method of multiple patterning of a low-K dielectric film
JP2741168B2 (ja) シリコン基またはゲルマニウム基が含有されたフォトレジスト除去方法
US5262279A (en) Dry process for stripping photoresist from a polyimide surface
KR950015621A (ko) 실리콘계 재료층의 가공 방법
US6846748B2 (en) Method for removing photoresist
ID17230A (id) Metode memproses lapisan bawah
KR970052382A (ko) 고밀도 플라즈마 식각장비를 이용한 슬로프 콘택 홀 형성방법
US20080220375A1 (en) Methods of reworking a semiconductor substrate and methods of forming a pattern in a semiconductor device
KR950025893A (ko) 실리사이드층과 폴리실리콘층을 가지는 반도체 기판을 에칭하는 에칭방법 및 그 에칭방법에 사용되는 에칭장치
Kalnitsky et al. Characterization and optimization of a single wafer downstream plasma stripper
CN111681968A (zh) 一种验证金属后腐蚀缺陷的方法
KR20000000680A (ko) 포토레지스트 제거방법
US7335600B2 (en) Method for removing photoresist
JPH1164287A (ja) レジストの損傷状態検知方法
US9601333B2 (en) Etching process
US7049053B2 (en) Supercritical carbon dioxide to reduce line edge roughness
EP0068098B1 (en) Process for fabricating a device involving use of a photoresist
KR980005552A (ko) 반도체 소자의 콘택홀 형성 방법
Krishnan Photoresist removal using low molecular weight alcohol
KR980005551A (ko) 반도체 소자의 콘택홀 형성 방법
KR20000019712A (ko) 반도체 식각 장치의 웨이퍼 고정부
KR100331273B1 (ko) 반도체기판의 표면 처리 방법
KR970018087A (ko) 실리콘처리 모니터링 방법
KR980005654A (ko) 반도체 장치의 콘택홀 형성방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 19950515

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20000515

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 19950515

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20020524

Patent event code: PE09021S01D

E601 Decision to refuse application
PE0601 Decision on rejection of patent

Patent event date: 20020806

Comment text: Decision to Refuse Application

Patent event code: PE06012S01D

Patent event date: 20020524

Comment text: Notification of reason for refusal

Patent event code: PE06011S01I