TW202504133A - 半導體元件 - Google Patents

Abstract

本揭露內容提供一種半導體元件，包括半導體磊晶結構、金屬接觸結構、絕緣層以及金屬氧化物層。半導體磊晶結構包含活性結構以及位於活性結構下的第一半導體結構。第一半導體結構包含第一半導體接觸層。第一半導體接觸層具有下表面。金屬接觸結構直接接觸下表面。絕緣層直接接觸下表面且與金屬接觸結構不直接接觸而隔開一距離。金屬氧化物層位於第一半導體接觸層下，且在一水平方向上與金屬接觸結構重疊。金屬接觸結構與絕緣層在一垂直方向上不重疊，而在水平方向上有重疊。

Description

半導體元件

本發明係關於一種半導體元件，特別關於一種具有金屬接觸結構之半導體元件。

半導體元件的用途十分廣泛，相關材料的開發研究也持續進行。舉例來說，包含三族及五族元素的III-V族半導體材料可用於各種光電半導體元件如發光二極體、雷射二極體(Laser diode，LD)、光電偵測器或太陽能電池(Solar cell)等，或者可以是功率元件例如開關元件或整流器，而能應用於照明、醫療、顯示、通訊、感測、電源系統等領域。作為半導體發光元件之一的發光二極體具有耗電量低、反應速度快、體積小、工作壽命長等優點，因此大量被應用於各種領域。

本揭露內容提供一種半導體元件，包括半導體磊晶結構、金屬接觸結構、絕緣層以及金屬氧化物層。半導體磊晶結構包含活性結構以及位於活性結構下的第一半導體結構。第一半導體結構包含第一半導體接觸層。第一半導體接觸層具有下表面。金屬接觸結構直接接觸下表面。絕緣層直接接觸下表面且與金屬接觸結構不直接接觸而隔開一距離。金屬氧化物層位於第一半導體接觸層下，且在一水平方向上與金屬接觸結構重疊。金屬接觸結構與絕緣層在一垂直方向上不重疊，而在水平方向上有重疊。

根據本揭露內容之一實施例，金屬接觸結構包含複數個彼此分離的金屬柱。複數個金屬柱其中之一包含第一表面、第二表面以及側表面，其中，第二表面直接接觸半導體接觸層的下表面，第一表面相對第二表面，側表面連接第一表面以及第二表面。

根據本揭露內容之一實施例，金屬氧化物層之厚度大於或小於複數個金屬柱其中之一之厚度。

根據本揭露內容之一實施例，金屬氧化物層直接接觸第一表面及側表面。

根據本揭露內容之一實施例，第一半導體接觸層包含相互分離的多個部分且金屬接觸結構包含複數個彼此分離的金屬柱，各部分在垂直方向上與各複數個金屬柱重疊且直接接觸。

根據本揭露內容之一實施例，複數個金屬柱其中之一之寬度可由靠近第一半導體結構側往遠離第一半導體結構之方向漸減。

根據本揭露內容之一實施例，各金屬柱之寬度在大於0 µm且小於10 µm之範圍內。

根據本揭露內容之一實施例，還包括反射層，位於金屬氧化物層下。

根據本揭露內容之一實施例，金屬接觸結構包含與第一半導體接觸層直接接觸的主接觸層，且於主接觸層中不存在鈹或鋅。

本揭露內容提供一種半導體元件，包括封裝基板、位於封裝基板上的半導體元件、以及覆蓋於半導體元件上的封裝層。

為了使本發明之敘述更加詳盡與完備，以下將配合圖式詳細說明本發明，應注意的是，以下所示係用於例示本發明之半導體元件的實施例，並非將本發明限定於以下實施例。在圖式或說明中，相似或相同之構件將使用相似或相同之標號進行說明，並且若未特別說明，圖式中各元件之形狀或尺寸僅為例示，實際上並不限於此。需特別注意的是，圖中未繪示或描述之元件，可以是熟習此技藝之人士所知之形式。

此外，在未特別說明之情況下，「第一層(或結構)位於第二層(或結構)上」的類似描述可包含第一層(或結構)與第二層(或結構)直接接觸的實施例，也可包含第一層(或結構)與第二層(或結構)之間具有其他結構而彼此未直接接觸的實施例。另外，應理解各層(或結構)的上下位置關係等可能因由不同方位觀察而有所改變。

針對以下之各實施例之說明請同時參考第1~3圖，其中，第1圖為本揭露內容一實施例的半導體元件之上視透視示意圖；第2圖為第1圖之半導體元件沿剖面線A-A’之剖面結構示意圖；第3圖為第2圖之半導體元件之區域R之局部放大示意圖。為了清楚說明，以下針對各實施例的說明，請參考第2圖中標示之座標軸，關於各構件的「寬度」係為沿水平方向Ｘ量測所得之數值；各構件的「厚度」則為沿垂直方向Y量測所得之數值；「堆疊方向」係指垂直方向Y或垂直方向Y的反方向，垂直方向Y與水平方向X互相垂直。

如第2圖所示，本實施例的半導體元件10包括半導體磊晶結構100、金屬接觸結構102以及金屬氧化物層108。此外，半導體元件10可選擇性地包括絕緣層104、第一電極106、金屬氧化物層108、反射層110、基底114以及第二電極116。接合層112位於半導體磊晶結構100及基底114之間。反射層110位於接合層112與半導體磊晶結構100之間。金屬接觸結構102、絕緣層104與金屬氧化物層108均位於半導體磊晶結構100與反射層110之間。第一電極106及第二電極116分別位於半導體元件10之兩側，用以電性連接至外部電源。如第2圖所示，第一電極106位於半導體磊晶結構100上方，第二電極116位於基底114下方。於此實施例， 半導體磊晶結構100可經由金屬接觸結構102而與反射層110、接合層112及基底114形成電性連結。於一實施例，半導體磊晶結構100為透過磊晶成長製程先形成於一磊晶成長基板(growth substrate)上，然後透過接合層112將半導體磊晶結構100接合至基底114，並且於完成接合後，移除所述之磊晶成長基板，藉此形成半導體元件10。

半導體磊晶結構100可包含第一半導體接觸層101a。於此實施例中，第一半導體接觸層101a為半導體磊晶結構100中最靠近基底114之半導體層。如第2圖所示，於垂直方向Y上，金屬接觸結構102位於第一半導體接觸層101a以及反射層110之間。金屬氧化物層108位於第一半導體接觸層101a以及反射層110之間。在水平方向X上，金屬氧化物層108與金屬接觸結構102實質重疊，也就是說，金屬氧化物層108與金屬接觸結構102水平並置於反射層110之上表面110a上。如第3圖所示，金屬氧化物層108與金屬接觸結構102之間及金屬氧化物層108與第一半導體接觸層101a之間可被間隙隔開。詳言之，於水平方向X上，金屬氧化物層108與金屬接觸結構102之間被間隙G1隔開，使得金屬氧化物層108沒有直接接觸金屬接觸結構102；於垂直方向Y上，金屬氧化物層108與第一半導體接觸層101a之間亦被間隙G2隔開，使得金屬氧化物層108沒有直接接觸第一半導體接觸層101a。如第2圖所示，絕緣層104可填入間隙G1、G2以隔開金屬氧化物層108與金屬接觸結構102，以及隔開金屬氧化物層108與第一半導體接觸層101a。於此實施例，絕緣層104與金屬接觸結構102皆與第一半導體接觸層101a之下表面101s直接接觸。詳細而言，第一半導體接觸層101a之下表面101s未直接接觸金屬接觸結構102的部分係直接接觸絕緣層104。根據一實施例，第一半導體接觸層101a可具有較高之摻質濃度(例如1x10 ¹⁸/cm ³或1x10 ¹⁹/cm ³以上之濃度)，以與金屬接觸結構102形成良好之低阻值界面，例如歐姆接面(ohmic contact)。由於在絕緣層104與第一半導體接觸層101a之間的電阻值高於金屬接觸結構102與第一半導體接觸層101a之間的電阻值，因此電流路徑主要會形成在金屬接觸結構102與第一半導體接觸層101a直接接觸的部分。藉由改變絕緣層104與金屬接觸結構102的相對分佈位置，可改善半導體元件10的電流散佈效果，進而提升半導體元件10的電性效能。

於此實施例，金屬接觸結構102包括複數個彼此分離的金屬柱102a。為方便敘述，以下是以其中一金屬柱102a為例來說明各構件的相對關係。如第2圖所示，於垂直方向Y上，絕緣層104位於第一半導體接觸層101a與金屬氧化物層108之間，並與金屬柱102a的一部分直接接觸。具體而言，如第3圖中區域R之局部放大示意圖所示，金屬柱102a可具有第一表面s1、第二表面s2以及側表面s3，第一表面s1較第二表面s2遠離第一半導體接觸層101a，側表面s3連接第一表面s1以及第二表面s2。於半導體元件10之一剖面中，第二表面s2與側表面s3可夾一銳角θ，即，側表面s3呈一斜面，藉此絕緣層104更容易覆蓋在金屬柱102a之側表面s3上。於一實施例，側表面s3完全被絕緣層104直接覆蓋，藉此在水平方向X上隔開金屬柱102a以及金屬氧化物層108。於一實施例，金屬柱102a之第二表面s2直接連接第一半導體接觸層101a，金屬柱102a之第一表面s1直接連接反射層110。

如第3圖所示，金屬柱102a包含主接觸層(main contact layer)102-1，主接觸層102-1與第一半導體接觸層101a以及反射層110直接接觸，以與第一半導體接觸層101a以及反射層110形成良好之電性接觸。主接觸層102-1之材料可包含金屬，例如金(Au)、銀(Ag)或包含金或銀之合金(如鈹金(BeAu)或鋅金(ZnAu))。根據一些實施例，當主接觸層102-1之材料中完全不含有如鈹金(BeAu)或鋅金(ZnAu)之合金(例如，主接觸層102-1之材料為金(Au)，於主接觸層102-1中不存在鈹(Be)或鋅(Zn))，可在較低製程溫度形成金屬接觸結構102與第一半導體接觸層101a間之電性接觸(例如形成歐姆接面)，避免製程中於金屬接觸結構102與第一半導體接觸層101a之界面因高溫產生合金而可能吸收半導體磊晶結構100所發出的光。於一實施例，金屬柱102a可選擇性地包含阻障層102-2。如第3圖中所示，第一主接觸層102-1a及第二主接觸層102-1b，第一主接觸層102-1a較第二主接觸層102-1b靠近第一半導體接觸層101a。第一主接觸層102-1a與第一半導體接觸層101a直接接觸，第二主接觸層102-1b與反射層110直接接觸。 阻障層102-2形成在第一主接觸層102-1a及第二主接觸層102-1b之間，且與絕緣層104直接接觸。阻障層102-2連接第一主接觸層102-1a及第二主接觸層102-1b。阻障層102-2較第二主接觸層102-1b靠近半導體磊晶結構100。阻障層102-2可用以阻擋反射層110之材料擴散進入第一半導體接觸層101a，避免過多的反射層110之材料與金屬柱102a及/或第一半導體接觸層101a之材料形成合金而影響反射率。

於一實施例，金屬柱102a還可選擇性包含一或複數個凸出部102-3。如第3圖所示，凸出部102-3可沿垂直方向Y自第二表面s2向第一電極106的方向凸出而嵌入於第一半導體接觸層101a中。複數個凸出部102-3中之任兩者可彼此分離或相連。於此實施例，凸出部102-3之剖面形狀例如大致呈三角形、梯形、半圓形或是其他具有弧形之形狀。複數個凸出部102-3中的各凸出部102-3可具有相同或不同的尺寸大小。根據一些實施例，凸出部102-3可增加第一半導體接觸層101a與金屬柱102a之間之接觸面積，進而提升第一半導體接觸層101a與金屬柱102a之間之黏著度，並可降低第一半導體接觸層101a與金屬柱102a之間的電阻。根據一實施例，阻障層102-2之材料可包含金屬或合金，例如鉭(Ta)、鈦(Ti)、鉑(Pt)或鈦鎢(TiW)。凸出部102-3包含與主接觸層102-1相同之材料。根據一實施例，凸出部102-3可包含主接觸層102-1的材料與第一半導體接觸層101a之材料及/或反射層110之材料，或包含此些材料之合金。舉例而言，當第一半導體接觸層101a包含二元III-V族化合物半導體材料如磷化鎵(GaP)，主接觸層102-1之材料包含金(Au)，且反射層110之材料包含銀(Ag)時，於凸出部102-3可包含鎵(Ga)、金(Au)、銀(Ag)中的至少兩者，或者至少兩者之合金(例如GaAuAg、AuAg或GaAu等)。

請參考第2圖，於半導體元件10之一剖面中，金屬柱102a之形狀大致呈倒梯形。所述倒梯形包含相互平行之一長邊、一短邊，以及兩斜邊連接長邊及短邊。短邊較長邊靠近基底114。於一實施例，金屬氧化物層108之厚度小於金屬柱102a之厚度。於垂直方向Y上，金屬氧化物層108之厚度及絶緣層104之厚度之總和與金屬柱102a之厚度可大致相同或差異小於1微米。於一實施例，金屬柱102a之厚度可在1000Å至1 μm的範圍內。根據一些實施例，當金屬柱102a之厚度在1000Å以上，半導體元件10可進一步具有較佳的發光功率。根據一實施例，金屬氧化物層108與絶緣層104之黏著度可大於絶緣層104與反射層110之黏著度，或者金屬氧化物層108與反射層110之黏著度可大於絶緣層104與反射層110之黏著度，藉此金屬氧化物層108的存在可增進絶緣層104與反射層110之間之黏著，進一步改善半導體元件10的結構強度。於一實施例，反射層110直接接觸金屬氧化物層108、絶緣層104以及金屬接觸結構102。於一實施例，金屬氧化物層108之剖面形狀可包含多邊形，例如梯形或矩形。

如第1圖所示，第一電極106位於半導體磊晶結構100上。第一電極106可包含電極墊106a、複數個延伸電極106b以及連接部106c。電極墊106a作為連接至外部電源或其他元件之電性接合點。複數個延伸電極106b彼此分離並且透過連接部106c連接至電極墊106a。複數個延伸電極106b例如為指狀，互相平行排列並延伸至半導體元件10的周圍。如第1圖及第3圖所示，於一實施例，第一電極106與金屬接觸結構102在垂直方向Y上不具有重疊之區域，藉此避免電流路徑過度集中於第一電極106正下方的位置，且當第一電極106的材料較容易吸收半導體磊晶結構100所發出的光時，此種配置方式可減少第一電極106吸光的情況。於一實施例，可於第一電極106及半導體磊晶結構100上覆蓋一保護層(未繪示)，藉此隔絕外部汙染物等，以對半導體元件10提供進一步保護。如第1圖所示，由上視觀之，在第一電極106表面具有區域R ₀，保護層可覆蓋於區域R ₀以外的部分。藉由此種配置，位在區域R ₀中的第一電極106部分未被保護層覆蓋而可露出於保護層外，以與外部電源電性連接。區域R ₀之上視形狀可呈圓形、橢圓形或多邊形。

如第1圖所示，金屬接觸結構102之複數個金屬柱102a係均勻地分佈於兩相鄰之延伸電極106b之間。藉由以上之設計，於操作半導體元件10時，可均勻分散電流至半導體磊晶結構100，例如可使半導體元件10具有較佳的發光均勻性。如第1圖所示，金屬接觸結構102之複數個金屬柱102a可排列成二維點狀陣列。根據一些實施例，各金屬柱102a之上視形狀例如為多邊形(如矩形、五角形、六角形)、圓形或橢圓形。應注意的是，由於金屬接觸結構102是位在半導體元件10內部，因此，由半導體元件10的外觀無法直接觀察到金屬接觸結構102，故第1圖所繪示的是半導體元件10之上視透視圖，且皆以實線繪製。於一實施例，複數個金屬柱102a除了可分佈於兩相鄰之延伸電極106b之間(如第1圖所示)，亦可選擇性地分佈於延伸電極106b與半導體磊晶結構100的外邊界之間，以進一步增進電流散佈效果。

如第2圖所示，半導體元件10更包含第二半導體接觸層101b，位於第一電極106以及半導體磊晶結構100之間。根據一實施例，第二半導體接觸層101b可具有較高之摻質濃度(例如1x10 ¹⁸/cm ³或1x10 ¹⁹/cm ³以上之濃度)，以與第一電極106形成良好之電性接觸(例如歐姆接觸)。第二半導體接觸層101b可為圖案化的半導體接觸層。於一實施例，第二半導體接觸層101b在垂直方向上可與第一電極106的複數個延伸電極106b以及連接部106c有重疊，而與電極墊106a不重疊。如第2圖所示，第二半導體接觸層101b之上表面及側表面可與連接部106c(或者複數個延伸電極106b)直接接觸，以提高接觸面積。

半導體磊晶結構100包含第一發光疊層100a位於第一電極106以及第一半導體接觸層101a之間。第一發光疊層100a可包括第一半導體結構100a1、第二半導體結構100a3以及第一活性結構100a2。第二半導體結構100a3位於第一半導體結構100a1上，第一活性結構100a2位於第一半導體結構100a1及第二半導體結構100a3之間。第一發光疊層100a可於操作時發出具有第一峰值波長Wp1之光。絕緣層104之折射率可小於第一半導體接觸層101a之折射率，並於絕緣層104及第一半導體接觸層101a之間形成一全反射界面，以提高光取出效率。根據一些實施例，金屬接觸結構102之面積與第一活性結構100a2之面積之比值可設定為小於15%，以減少金屬接觸結構102可能的遮光或吸光效應；所述之比值大於1%，以提供良好的電性接觸。根據一些實施例，金屬接觸結構102之面積與第一活性結構100a2之面積之比值例如是在2%至10%的範圍內。如第2圖所示，金屬接觸結構102中的各金屬柱102a可具有寬度W1。寬度W1可在大於0 µm且小於10 µm之範圍內，例如在1 µm至6 µm之間。根據一些實施例，當寬度W1小於10 µm，可進一步提升半導體元件10之光性表現。於一實施例，各金屬柱102a與最靠近的延伸電極106b之間在水平方向X上的最短距離大於各金屬柱102a之寬度W1，例如大於寬度W1的2倍以上，以減少因延伸電極106b造成的遮光或吸光效應。上述最短距離例如是在5 µm至30 µm的範圍內。根據一些實施例，當上述最短距離大於5 µm，可有效避免延伸電極106b之遮光或吸光效應，進一步提高半導體元件10之光性表現。根據一些實施例，當上述最短距離小於30 µm，可避免因延伸電極106b與金屬柱102a在水平方向X上距離過大而造成半導體元件10之順向電壓大幅增加。於一實施例，金屬接觸結構102對於第一發光疊層100a發出之光線具有大於80%之反射率，以進一步減少金屬接觸結構102的遮光或吸光效應。金屬氧化物層108對於第一發光疊層100a所發出之光為透明，例如具有至少70%之穿透率。

如第2圖所示，半導體磊晶結構100可選擇性地更包括第二發光疊層100b沿垂直方向Y堆疊於第一發光疊層100a上。第二發光疊層100b包括第三半導體結構100b1、第四半導體結構100b3以及第二活性結構100b2。第四半導體結構100b3位於第三半導體結構100b1上，第二活性結構100b2位於第三半導體結構100b1及第四半導體結構100b3之間。於操作半導體元件10時，第一活性結構100a2可發出具有第一峰值波長(peak wavelength)Wp1之光且第二活性結構100b2發出具有第二峰值波長Wp2之光。第一峰值波長Wp1與第二峰值波長Wp2可相同或不同。於一實施例，第二峰值波長Wp2小於或等於第一峰值波長Wp1。

根據一實施例，當半導體元件10為發光元件(例如發光二極體)，於操作半導體元件10時，第一活性結構100a2及第二活性結構100b2分別發出之光線可包含可見光或不可見光。第一峰值波長Wp1及第二峰值波長Wp2可取決於第一活性結構100a2及第二活性結構100b2之材料組成。舉例來說，當第一活性結構100a2/第二活性結構100b2之材料包含InGaN系列時，例如可發出峰值波長為400 nm至490 nm的藍光、深藍光，或是峰值波長為490 nm至550 nm的綠光；當第一活性結構100a2/第二活性結構100b2之材料包含AlGaN系列時，例如可發出峰值波長為250 nm至400 nm的紫外光；當第一活性結構100a2/第二活性結構100b2之材料包含InGaAs系列、InGaAsP系列、AlGaAs系列或AlGaInAs系列時，例如可發出峰值波長為700至1700 nm的紅外光；當第一活性結構100a2/第二活性結構100b2之材料包含InGaP系列或AlGaInP系列時，例如可發出峰值波長為610 nm至700 nm的紅光、或是峰值波長為530 nm至600 nm的黃光。

如第2圖所示，半導體磊晶結構100可選擇性地更包括穿隧結構100c沿垂直方向Y堆疊於第一發光疊層100a以及第二發光疊層100b之間，用以電性連接第一發光疊層100a以及第二發光疊層100b。穿隧結構100c更包含第一穿隧層100c1以及第二穿隧層100c2，如第2圖所示，第一穿隧層100c1位於第二穿隧層100c2以及第一發光疊層100a之間。第一穿隧層100c1和第二穿隧層100c2可具有不同的導電型態。於一實施例，第一穿隧層100c1與第二穿隧層100c2具有高於1×10 ¹⁸cm ^-3之高摻雜濃度，例如摻雜濃度介於5×10 ¹⁸cm ^-3和1×10 ²²cm ^-3之間(包含兩者)。於此實施例，第一發光疊層100a以及第二發光疊層100b藉由穿隧結構100c形成串聯連接。

根據一實施例，半導體磊晶結構100可僅具有第一發光疊層100a而不具有第二發光疊層100b以及穿隧結構100c。於此情況下，第二半導體接觸層101b可位於第二半導體結構100a3上而與第二半導體結構100a3直接接觸。

第一半導體結構100a1與第二半導體結構100a3具有相反的導電型態，例如第一半導體結構100a1為p型半導體，第二半導體結構100a3為n型半導體；或者第一半導體結構100a1為n型半導體，第二半導體結構100a3為p型半導體。第一穿隧層100c1與第二穿隧層100c2可具有相反的導電型態，例如第一穿隧層100c1為n型半導體，第二穿隧層100c2是p型半導體；或者第一穿隧層100c1為p型半導體，第二穿隧層100c2是n型半導體。第一穿隧層100c1與第二半導體結構100a3可具有相同的導電型態。第三半導體結構100b1與第四半導體結構100b3具有相反的導電型態，例如第三半導體結構100b1為p型半導體以及第四半導體結構100b3為n型半導體；或者第三半導體結構100b1為n型半導體以及第四半導體結構100b3為p型半導體。第三半導體結構100b1與第二穿隧層100c2可具有相同的導電型態。上述n型半導體例如為摻雜碲(Te)或矽(Si)之半導體，p型半導體例如為摻雜碳(C)、鋅(Zn)或鎂(Mg) 之半導體。

於一實施例，第一半導體結構100a1、第二半導體結構100a3、第三半導體結構100b1與第四半導體結構100b3可分別包括單層或多層。第一活性結構100a2及第二活性結構100b2例如分別包含多重量子井結構。第一半導體結構100a1、第一活性結構100a2、第二半導體結構100a3及第一半導體接觸層101a可各自包含相同系列之二元、三元或四元III-V族半導體材料。第三半導體結構100b1、第四半導體結構100b3、第二活性結構100b2及第二半導體接觸層101b可各自包含相同系列之二元、三元或四元III-V族半導體材料。上述之二元、三元或四元III-V族半導體材料例如包含AlInGaAs系列、AlGaInP系列、AlInGaN系列或InGaAsP系列，其中，AlInGaAs系列可表示為(Al _x1In _(1-x1)) _1-x2Ga _x2As；AlInGaP系列可表示為(Al _y1In _(1-y1)) _1-y2Ga _y2P，AlInGaN 系列可表示為(Al _z1In _(1-z1)) _1-z2Ga _z2N；InGaAsP系列可表示為In _z3Ga _1-z3As _z4P _1-z4；其中，0≦x ₁, y ₁, z ₁, x ₂, y ₂, z ₂, z ₃, z ₄≦1。第一活性結構100a2與第二活性結構100b2可包含相同或不同系列之材料。

基底114可為一導電基板，包含導電材料例如砷化鎵(Gallium Arsenide，GaAs) 、磷化銦(Indium Phosphide，InP)、碳化矽(Silicon carbide，SiC)、磷化鎵(GaP) 、氧化鋅(ZnO)、氮化鎵(GaN)、氮化鋁(AlN)、鍺(Ge)或矽(Si)。

絕緣層104包含電絶緣材料，例如氧化物或氟化物。所述之氧化物例如二氧化矽(SiO _x)，所述之氟化物例如氟化鎂(MgF _x)。於一實施例，絕緣層104包含電絶緣材料，例如折射率低於1.4之低折射率電絶緣材料，如氟化鎂(MgF _x)。金屬氧化物層108可為透明且包含但不限於氧化銦錫(ITO)、氧化銦(InO)、氧化錫(SnO)、氧化鎘錫(CTO)、氧化銻錫(ATO)、氧化鋁鋅(AZO)、氧化鋅錫(ZTO)、氧化鎵鋅(GZO)、氧化鋅(ZnO)、磷化鎵(GaP)、氧化銦鈰(ICO)、氧化銦鎢(IWO)、氧化銦鈦(ITiO)、氧化銦鋅(IZO)、氧化銦鎵(IGO)、或氧化鎵鋁鋅(GAZO)。反射層110位於接合層112上，且相對於半導體磊晶結構100所發出的光可具有至少80%的反射率。反射層110包含導電材料，例如金屬或合金。所述之金屬例如包含銀(Ag)、金(Au)或鋁(Al)。接合層112可包含導電材料，例如金屬或合金。根據一實施例，用於形成接合層112之材料熔點低於400度C，以便於以例如焊接、共熔或熱壓接合方式接合基底114與反射層110。

第一電極106及第二電極116的材料例如分別包含金屬氧化物、金屬或合金。所述之金屬氧化物例如包含氧化銦錫(ITO)、氧化銦(InO)、氧化錫(SnO)、氧化鎘錫(CTO)、氧化銻錫(ATO)、氧化鋁鋅(AZO)、氧化鋅錫(ZTO)、氧化鎵鋅(GZO)、氧化銦鎢(IWO)、氧化鋅(ZnO)或氧化銦鋅(IZO)。所述之金屬例如鍺(Ge)、鈹(Be) 、鋅(Zn) 、金(Au)、鉑(Pt)、鈦(Ti)、鋁(Al)、鎳(Ni)、或銅(Cu)。所述之合金例如包含至少兩者選自由上述金屬所組成之群組，例如鍺金鎳(GeAuNi)、鈹金(BeAu)、鍺金(GeAu)、鋅金(ZnAu)。

第4圖為本揭露內容一實施例之半導體元件10A的剖面結構示意圖。半導體元件10A與半導體元件10之差異主要在於金屬接觸結構102、絕緣層104以及金屬氧化物層108的分佈位置。於此實施例，金屬氧化物層108在垂直方向Y上與絕緣層104和金屬接觸結構102均重疊。金屬氧化物層108可不間斷地分佈於半導體磊晶結構100下方，位於反射層110和金屬接觸結構102與絕緣層104之間。金屬氧化物層108之厚度可大於、小於或等於金屬柱102a之厚度。如第4圖所示，一部分的絕緣層104覆蓋在金屬柱102a與金屬氧化物層108相接的第一表面s1上。於此實施例，可藉由未被絕緣層104覆蓋的金屬柱102a部分與金屬氧化物層108直接接觸形成電性連接。在一實施例中，金屬氧化物層108可進行一研磨製程，使金屬氧化物層108如第2圖與絕緣層104齊平。反射層110同時與金屬氧化物層108及絕緣層104直接接觸而不與金屬柱102a直接接觸。

半導體元件10A中的其他各層或結構之位置、相對關係及材料組成等內容及結構變化例亦已於先前實施例中進行了詳盡之說明，於此不再贅述。

第5圖為本揭露內容一實施例之半導體元件10B的剖面結構示意圖。於半導體元件10B中，金屬接觸結構102與絕緣層104不直接接觸而隔開一距離。如第5圖所示，金屬接觸結構102與絕緣層104 在垂直方向Y上不重疊，而在水平方向X上有重疊。於一些實施例，金屬氧化物層108之厚度可大於、小於或等於金屬柱102a之厚度。於此實施例，如第5圖所示，金屬柱102a之厚度可大於絕緣層104之厚度。如第5圖所示，金屬柱102a的第一表面s1和絕緣層104與金屬氧化物層108相接的表面104s不齊平。於此實施例，金屬氧化物層108直接接觸金屬柱102a的第一表面s1及側表面s3，藉此金屬柱102a可與金屬氧化物層108形成電性連接。於另一實施例，將第5圖之金屬氧化物層108進一步進行一研磨製程，使金屬氧化物層108之一表面與金屬柱102a的第一表面s1齊平。反射層110同時與金屬氧化物層108及金屬柱102a直接接觸而不與絕緣層104直接接觸。

於另一實施例，金屬柱102a之厚度實質上等於絕緣層104之厚度且第一表面s1和表面104s可大致齊平。於此實施例，金屬氧化物層108可進一步進行一研磨製程 ，使金屬氧化物層108與絕緣層104及金屬柱102a齊平。反射層110同時與金屬氧化物層108、金屬柱102a及絕緣層104直接接觸。金屬氧化物層108位於絕緣層104與金屬柱102a之間。金屬接觸結構102、絕緣層104與金屬柱102a 在水平方向X上有重疊且在垂直方向Y上不重疊。

半導體元件10B中的其他各層或結構之位置、相對關係及材料組成等內容及結構變化例亦已於先前實施例中進行了詳盡之說明，於此不再贅述。

第6圖為本揭露內容一實施例之半導體元件10C的剖面結構示意圖。半導體元件10C可具有圖案化的第一半導體接觸層101a。如第6圖所示，第一半導體接觸層101a可包含相互分離的多個部分101a1，各部分101a1在垂直方向上Y與金屬柱102a重疊且直接接觸金屬柱102a。於此實施例，絕緣層104同時覆蓋於各部分101a1之側表面以及金屬柱102a的第一表面s1與側表面s3。金屬氧化物層108直接接觸絕緣層104且與第一半導體接觸層101a以及金屬接觸結構102不直接接觸。如第6圖所示，從剖面觀之，第一半導體接觸層101a的各部分101a1及/或金屬柱102a可大致呈倒梯形狀。第一半導體接觸層101a的各部分101a1及/或金屬柱102a之寬度可由靠近第一半導體結構100a1側往遠離第一半導體結構100a1之方向漸減。於此實施例，藉由圖案化的第一半導體接觸層101a及金屬接觸結構102，半導體磊晶結構100與反射層110可形成電性連接。 由於第一半導體接觸層101a會吸收半導體磊晶結構100發出的光，藉由圖案化的第一半導體接觸層101a可減少吸光增加出光效率。

半導體元件10C中的其他各層或結構之位置、相對關係及材料組成等內容及結構變化例亦已於先前實施例中進行了詳盡之說明，於此不再贅述。

第7圖為本揭露內容一實施例之半導體元件的封裝結構20之剖面結構示意圖。請參照第7圖，封裝結構20包含半導體元件10、封裝基板21、第一導電結構23、導電線25、第二導電結構26以及封裝層28。封裝基板21可包含陶瓷或玻璃材料。封裝基板21中具有多個通孔22。通孔22中可填充有導電性材料例如金屬，以助於導電或/且散熱。第一導電結構23位於封裝基板21一側的表面上，且亦包含導電性材料，如金屬。第二導電結構26位於封裝基板21另一側的表面上。在本實施例中，第二導電結構26包含第三接觸墊26a以及第四接觸墊26b，且第三接觸墊26a以及第四接觸墊26b可藉由通孔22而與第一導電結構23電性連接。在一實施例中，第二導電結構26可進一步包含散熱墊(thermal pad)(未繪示)，例如位於第三接觸墊26a與第四接觸墊26b之間。半導體元件10位於第一導電結構23上，可具有本揭露內容任一實施例所述的結構或其變化例。在本實施例中，第一導電結構23包含第一接觸墊23a及第二接觸墊23b，半導體元件10藉由導電線25而與第一導電結構23的第二接觸墊23b電性連接。導電線25的材質可包含金屬，例如金、銀、銅、鋁或上述元素之合金。封裝層28覆蓋於半導體元件10上，以保護半導體元件10，封裝層28可包含樹脂材料例如環氧樹脂(epoxy)、矽氧烷樹脂(silicone)。於一實施例，封裝層28更可包含複數個波長轉換粒子(未繪示)以轉換半導體磊晶結構100所發出的光線。

基於上述，本揭露內容可提供一種半導體元件及封裝結構，其結構設計有助於改善半導體元件之光電特性。本揭露內容之半導體元件或半導體封裝結構可應用於照明、醫療、顯示、通訊、感測、電源系統等領域的產品，例如燈具、監視器、手機、平板電腦、車用儀表板、電視、電腦、穿戴裝置(如手錶、手環、項鍊等)、交通號誌、戶外顯示器、醫療器材等。

雖然本發明已以實施例揭露如上，然在不脫離本發明之精神和範圍內可作些許之修飾或變更，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。上述實施例內容在適當的情況下可互相組合或替換，而非僅限於所描述之特定實施例。舉例而言，在一實施例中所揭露特定構件之相關參數或特定構件與其他構件的連接關係亦可應用於其他實施例中，且均落於本發明之權利保護範圍。

10、10A、10B、10C:半導體元件 100:半導體磊晶結構 100a:第一發光疊層 100a1:第一半導體結構 100a2:第一活性結構 100a3:第二半導體結構 100b:第二發光疊層 100b1:第三半導體結構 100b2:第二活性結構 100b3:第四半導體結構 100c:穿隧結構 100c1:第一穿隧層 100c2:第二穿隧層 101a:第一半導體接觸層 101a1:部分 101b:第二半導體接觸層 101s:下表面 102:金屬接觸結構 102a:金屬柱 102-1:主接觸層 102-1a:第一主接觸層 102-1b:第二主接觸層 102-2:阻障層 102-3:凸出部 104:絕緣層 104s:表面 106:第一電極 106a:電極墊 106b:延伸電極 106c:連接部 108:金屬氧化物層 110:反射層 110a:上表面 112:接合層 114:基底 116:第二電極 20:封裝結構 21:封裝基板 22:通孔 23:第一導電結構 23a:第一接觸墊 23b:第二接觸墊 25:導電線 26:第二導電結構 26a:第三接觸墊 26b:第四接觸墊 28:封裝層 θ:角度 A-A’:剖面線 R、R ₀:區域 W1:寬度 s1:第一表面 s2:第二表面 s3:側表面 X:水平方向 Y:垂直方向 G1、G2:間隙

第1圖為本揭露內容一實施例之半導體元件之上視透視示意圖。

第2圖為第1圖之半導體元件沿剖面線A-A’之剖面結構示意圖。

第3圖為第2圖之半導體元件之區域R之局部放大示意圖。

第4圖為本揭露內容一實施例之半導體元件的剖面結構示意圖。

第5圖為本揭露內容一實施例之半導體元件的剖面結構示意圖。

第6圖為本揭露內容一實施例之半導體元件的剖面結構示意圖。

第7圖為包含本揭露內容一實施例之半導體元件之封裝結構剖面結構示意圖。

10:半導體元件

100:半導體磊晶結構

100a:第一發光疊層

100b:第二發光疊層

100b1:第三半導體結構

100b2:第二活性結構

100b3:第四半導體結構

100c:穿隧結構

100c1:第一穿隧層

100c2:第二穿隧層

100a1:第一半導體結構

100a2:第一活性結構

100a3:第二半導體結構

101a:第一半導體接觸層

101b:第二半導體接觸層

101s:下表面

102:金屬接觸結構

102a:金屬柱

104:絕緣層

106:第一電極

106a:電極墊

106b:延伸電極

106c:連接部

108:金屬氧化物層

110:反射層

110a:上表面

112:接合層

114:基底

116:第二電極

R:區域

W1:寬度

X:水平方向

Y:垂直方向

Claims (10)

1. 一種半導體元件，包括： 一半導體磊晶結構，包含一活性結構以及位於該活性結構下的一第一半導體結構，該第一半導體結構包含一第一半導體接觸層，該第一半導體接觸層具有一下表面； 一金屬接觸結構，直接接觸該下表面； 一絕緣層，直接接觸該下表面且與該金屬接觸結構不直接接觸而隔開一距離；以及 一金屬氧化物層，位於該第一半導體接觸層下，且在一水平方向上與該金屬接觸結構重疊； 其中，該金屬接觸結構與該絕緣層在一垂直方向上不重疊，而在該水平方向上有重疊。
2. 如申請專利範圍第1項所述之半導體元件，其中該金屬接觸結構包含複數個彼此分離的金屬柱，該複數個金屬柱其中之一包含一第一表面、一第二表面以及一側表面，其中，該第二表面直接接觸該半導體接觸層的該下表面，該第一表面相對該第二表面，該側表面連接該第一表面以及該第二表面。
3. 如申請專利範圍第2項所述之半導體元件，其中該金屬氧化物層之厚度大於或小於該複數個金屬柱其中之一之厚度。
4. 如申請專利範圍第2項所述之半導體元件，其中該金屬氧化物層直接接觸該第一表面及該側表面。
5. 如申請專利範圍第1項所述之半導體元件，其中該第一半導體接觸層包含相互分離的多個部分且該金屬接觸結構包含複數個彼此分離的金屬柱，各該部分在該垂直方向上與各該複數個金屬柱重疊且直接接觸。
6. 如申請專利範圍第2項所述之半導體元件，其中該複數個金屬柱其中之一之寬度可由靠近該第一半導體結構側往遠離該第一半導體結構之方向漸減。
7. 如申請專利範圍第2項所述之半導體元件，其中各該金屬柱之寬度在大於0 µm且小於10 µm之範圍內。
8. 如申請專利範圍第1項所述之半導體元件，還包括一反射層，位於該金屬氧化物層下。
9. 如申請專利範圍第1項所述之半導體元件，其中該金屬接觸結構包含與該第一半導體接觸層直接接觸的主接觸層，且於該主接觸層中不存在鈹或鋅。
10. 一種半導體元件的封裝結構，包括： 一封裝基板； 一如申請專利範圍第1-9項中任一項所述之半導體元件，位於該封裝基板上；以及； 一封裝層，覆蓋於該半導體元件上。