TWI838392B

TWI838392B - 光電半導體裝置

Info

Publication number: TWI838392B
Application number: TW108128167A
Authority: TW
Inventors: 王种皓; 王郁琪; 陳怡名; 邱毅揚; 林俊宇
Original assignee: 晶元光電股份有限公司
Priority date: 2019-08-08
Filing date: 2019-08-08
Publication date: 2024-04-11
Also published as: CN112349826A; TW202107737A; US20210043803A1; US20240421253A1; US20230014825A1; US12074252B2; US11450787B2

Abstract

一種光電半導體裝置包括一半導體疊層、一上電極以及複數個接觸部。半導體疊層具有一第一型半導體結構、一活性結構位於第一型半導體結構上及一第二型半導體結構位於活性結構上。第一型半導體結構具有一第一凸部、一第二凸部及一凹部位於第一凸部及第二凸部之間，且半導體疊層具有一最大厚度。上電極位於第二型半導體結構上，並具有一部份對應於第一凸部。複數個接觸部位於第二凸部且未位於第一凸部並與第一型半導體結構接觸，上電極與最接近的接觸部具有一第一距離，且第一距離與最大厚度的比值大於5。

Description

光電半導體裝置

本發明是有關於一種半導體裝置，且特別是有關於一種光電半導體裝置。

半導體裝置包含由Ⅲ-Ⅴ族元素組成的化合物半導體，例如磷化鎵(GaP)、砷化鎵(GaAs)或氮化鎵(GaN)，半導體裝置可以為功率裝置(Power Device)或是光電半導體裝置(例如發光二極體(LED)、雷射二極體、光偵測器、太陽能電池)。發光二極體包含一p型半導體層、一n型半導體層與一活性結構設於p型半導體層與n型半導體層之間，使得在一外加電場作用下，n型半導體層及p型半導體層所分別提供的電子及電洞在活性結構複合，以將電能轉換成光能。如何提升光電半導體裝置的光電轉換效率，實為研發人員研發的重點之一。

本揭露內容提供一種光電半導體裝置包括一半導體疊層、一上電極以及一電極接觸結構。半導體疊層具有一第一型半導體結構、一活性結構位於第一型半導體結構上及一第二型半導體結構位於活性結構上。第一型半導體結構具有一第一凸部、一第二凸部及一凹部位於第一凸部及該第二凸部之間，且半導體疊層具有一最大厚度。上電極位於第二型半導體結構上，並具有一部份對應於第一凸部。電極接觸結構具有至少一接觸部位於第二凸部且未位於第一凸部並與第一型半導體結構接觸，上電極與接觸部具有一第一距離，且第一距離與最大厚度的比值大於5。

本揭露內容又提供一種光電半導體裝置包括一半導體疊層、一上電極以及一電極接觸結構。半導體疊層具有一第一型半導體結構、一活性結構位於第一型半導體結構上及一第二型半導體結構位於活性結構上。第一型半導體結構具有一第一凸部、一第二凸部及一凹部位於第一凸部及該第二凸部之間。上電極位於第二型半導體結構上。電極接觸結構具有至少一接觸部位於第二凸部且未位於第一凸部並與第一型半導體結構接觸。其中，該上電極與該接觸部具有一第一距離，該上電極與該第二凸部之間具有一第二距離小於該第一距離，且該第一距離與該第二距離的差值小於20μm且大於2μm。

100、200、300、400、500:光電半導體裝置

1:半導體疊層

11:第一型半導體結構

111:第一凸部

112:第二凸部

113:凹部

114:凸部

116:凹槽

117:第三凸部

118:第四凸部

1a:第一邊

1b:第二邊

1c:第三邊

1d:第四邊

12:活性結構

13:第二型半導體結構

14:窗戶層

141:出光表面

15:第二接觸結構

2:第一接觸結構

21:接觸部

3:上電極

31:電極墊

32:第一延伸電極

33:第二延伸電極

4:基板

5:反射結構

51:第一絕緣層

511:開口

52:第一氧化導電層

53:第二氧化導電層

531:第二平面

54:金屬層

541:第一平面

55:第二絕緣層

6:導電黏結層

7:下電極

8:保護層

900:封裝結構

91:封裝基板

92:通孔

93:載體

93a:第一部分

93b:第二部分

95:接合線

96:接觸結構

96a、96b:接觸墊

98:封裝材料

T1:第一厚度

T2:第二厚度

T3:第三厚度

S:下表面

S1:第一底面

S2:第二底面

S3:第三底面

S4:第一側表面

S5:第二側表面

S6:表面

S7:側壁

H:高度

θ1:第一夾角

θ2:第二夾角

W1:第一寬度

W2:第二寬度

W3:第三寬度

W4:第四寬度

W5:第五寬度

D1:第一距離

D2:第二距離

第1圖繪示根據一實施例之光電半導體裝置的部份剖面示意圖。

第2圖繪示根據一實施例之光電半導體裝置的上視示意圖。

第3至4圖繪示根據一實施例之光電半導體裝置製作流程的步驟中所完成之結構的下視示意圖。

第5圖繪示根據一實施例之光電半導體裝置的部份剖面示意圖。

第6圖繪示根據一實施例之光電半導體裝置繪示根據一實施例之光電半導體裝置的部份剖面示意圖。

第7A圖繪示根據一實施例之光電半導體裝置的部份上視示意圖。

第7B圖繪示根據一實施例之光電半導體裝置的部份上視示意圖。

表一為本揭露內容實驗例與比較例之發光亮度比較表。

第8圖繪示根據一實施例之光電半導體裝置的封裝結構示意圖。

為讓本揭露之上述目的、特徵、和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下：第1圖為本揭露內容一實施例之光電半導體裝置100的部份剖面示意圖。光電半導體裝置100包含一半導體疊層1、一第一接觸結構2位於半導體疊層1下及一上電極3位於半導體疊層1上。光電半導體裝置100可選擇設有一基板4及一反射結構5。反射結構5設於基板4與半導體疊層1之間，以將半導體疊層1產生之光線朝向上電極3的方向反射，藉此增加發光效率。

半導體疊層1可為一PN結構或是PIN結構。在一實施例中，半導體疊層1包含一第一型半導體結構11、一活性結構12 位於第一型半導體結構11上及一第二型半導體結構13位於活性結構12上，換言之，活性結構12與第二型半導體結構13依一堆疊方向(即圖示中Y方向，其可實質上垂直於X方向)依序位於第一型半導體結構11上。一實施例中，光電半導體裝置100為一發光裝置，半導體疊層1為發光疊層，第一型半導體結構11及第二型半導體結構13例如為包覆層(cladding layer)及/或限制層(confinement layer)，且具有一大於活性結構12之能隙，藉此提高電子、電洞於活性結構12中結合以發光的機率。視其材料不同，活性結構12可以發出一發射光，該發射光具有一峰值波長(peak wavelength)為200nm~1800nm，例如可發出峰值波長介於700nm及1700nm的紅外光、峰值波長介於610nm及700nm之間的紅光、峰值波長介於530nm及570nm之間的黃光、峰值波長介於490nm及550nm之間的綠光、峰值波長介於400nm及490nm之間的藍光或深藍光、或是峰值波長介於250nm及400nm之間的紫外光。在本實施例中，活性結構12的峰值波長為介於610nm及700nm之間的紅光。

第一型半導體結構11及第二型半導體結構13可為單層或多層且分別具有不同之一第一導電性及一第二導電性，以分別提供電洞與電子，或者分別提供電子與電洞。在一實施例中，第一型半導體結構11及第二型半導體結構13可選擇性地包含布拉格反射鏡(DBR)。半導體疊層1可以包含單異質結構(single heterostructure)或雙異質結構(double heterostructure)。活性結構12可包含多層量子井(multiple quantum wells)。第一型半導體結構11、第二型半導體結構13及活性結構12之材料為三五族化合物半導體，例如可以為：GaAs、InGaAs、AlGaAs、AlInGaAs、GaP、 InGaP、AlInP、AlGaInP、GaN、InGaN、AlGaN、AlInGaN、AlAsSb、InGaAsP、InGaAsN、AlGaAsP等。在本發明實施例中，若無特別說明，上述化學表示式包含「符合化學劑量之化合物」及「非符合化學劑量之化合物」，其中，「符合化學劑量之化合物」例如為三族元素的總元素劑量與五族元素的總元素劑量相同，反之，「非符合化學劑量之化合物」例如為三族元素的總元素劑量與五族元素的總元素劑量不同。舉例而言，化學表示式為AlGaAs即代表包含三族元素鋁(Al)及鎵(Ga)，以及包含五族元素砷(As)，其中三族元素(鋁及鎵)的總元素劑量可以與五族元素(砷)的總元素劑量相同或相異。另外，若上述由化學表示式表示的各化合物為符合化學劑量之化合物時，AlGaAs即代表Al_x1Ga_1-x1As，其中，鋁含量x可符合0<x1<1；AlInP代表Al_x2In_1-x2P，其中，鋁含量x可符合0<x2<1；AlGaInP代表(Al_y1Ga_1-y1)_1-x3In_x3P，其中，0<x3<1，0<y1<1；AlGaN代表Al_x4Ga_1-x4N，其中，鋁含量x4可符合0<x4<1；AlAsSb代表AlAs_x5Sb_1-x5，其中，0<x5<1；InGaP代表In_x6Ga_1-x6P，其中，0<x6<1；InGaAsP代表In_x7Ga_1-x7As_(1-y2)P_y2，其中，0<x7<1，0<y2<1；InGaAsN代表In_x8Ga_1-x8As_1-y3N_y3，其中，0<x8<1，0<y3<1；AlGaAsP代表Al_x9Ga_1-x9As_1-y4P_y4，其中，鋁含量x可符合0<x9<1，0<y4<1；InGaAs代表In_x10Ga_1-x10As，其中，0<x10<1。

如第1圖所示，一凹槽116形成於第一型半導體結構11中並使第一型半導體結構11包含一第一凸部111、一第二凸部112及一凹部113。第一凸部111具有一第一厚度T1且凹部113具有一第二厚度T2小於第一厚度T1。在本實施例中，第二凸部112具有一厚度大致等於第一凸部111的厚度。所述第一厚度T1為活性結構12的一下表面S與第一凸部111的一第一底面S1之間的最短距離，所述第二厚度T2為下底面S與凹部113的一第二底面S2之間的最短距離，第一底面S1及第二底面S2皆遠離第二型半導體結構13。當活性結構12具有多層時，上述下表面S為最靠近第一型半導體結構11之該層的下表面。在本實施例中，第一厚度T1為0.5μm~2μm、第二厚度T2為0.01μm~1μm，第一厚度T1與第二厚度T2的比值為2~20。半導體疊層1具有一最大厚度定義為一第三厚度T3，亦即第三厚度T3為第一底面S1至上電極3的距離，在本實施例中，第三厚度T3為4.5μm~6.5μm。

第二凸部112具有一第三底面S3遠離第二型半導體結構13。第一凸部111具有一第一側表面S4連接第一底面S1，第二凸部112具有一第二側表面S5連接第二底面S2及第三底面S3。第一側表面S4、第二側表面S5及第二底面S2共同定義凹槽116，且第一側表面S4面向第二側表面S5。第一側表面S4不垂直第一底面S1，且第二側表面S5亦不垂直第三底面S3。詳言之，第一側表面S4與第一底面S1之間具有一第一夾角θ1介於100°~165°，第二側表面S5與第三底面S3之間具有一第二夾角θ2介於100°~165°。反射結構5設於第一型半導體結構11的第一凸部111、第二凸部112及凹部113下，且第一底面S1、第二底面S2、第三底面S3、第一側表面S4及第二側表面S5皆被反射結構5覆蓋，因此當活性結構12所發出的光往反射結構5行進時，會被反射結構5反射而朝上電極3的方向射出光電半導體裝置100。詳言之，當活性結構12所發出的光往反射結構5行進時，藉由側表面S4、S5及底面S1、S2、S3以產生不同角度的光朝向出光表面141，藉此減少於出光表面141全反射的發生機率，進而增加光電半導體裝置100的光取出效率。

由於第一側表面S4或/及第二側表面S5不垂直第二底面S2，因此凹槽116具有一漸變寬度，例如在本實施例中，凹槽116的寬度朝遠離第二型半導體層13的方向漸增，或者，在另一實施例中，凹槽116的寬度朝遠離第二型半導體層13的方向漸減。凹槽116的最大寬度即定義為第一寬度W1，此外，凹槽116具有一高度H(H=T1-T2)。在本實施例中，高度H為0.5μm~1.5μm，使第一側表面S4及第二側表面S5具有特定的範圍，以使光在第一側表面S4及第二側表面S5反射。第一寬度W1與高度H具有一比值(W1/H)大於3且小於8，例如：3、3.5、4、5、6、7。

如第1圖所示，半導體疊層1另選擇性地包含一窗戶層14設於第二型半導體結構13上，窗戶層14對於由活性結構12產生的光為透明，例如窗戶層14的能隙大於活性結構12的能隙。此外，窗戶層14可以增加光電半導體裝置100的光取出效率及/或電流散布的均勻性。窗戶層14的厚度大於1500nm且小於4000nm，例如為1500nm、2000nm、2500nm、3000nm、3500nm、4000nm。在一實施例中，窗戶層14具有一摻雜濃度大於1×10¹⁷/cm³且小於1×10¹⁹/cm³，例如為1×10¹⁷/cm³、5×10¹⁷/cm³、1×10¹⁸/cm³或5×10¹⁸/cm³。窗戶層14包含一出光表面141，活性結構12產生的光會從出光表面141射出光電半導體裝置100，出光表面141可為一粗糙表面，以減少全反射的發生機率並散射半導體疊層1所發之光而提升光電半導體裝置100之出光效率。

半導體疊層1另選擇性地包含一第二接觸結構15位於窗戶層14上，一部分的出光表面141上設有第二接觸結構15，另一部分的出光表面141上未設有第二接觸結構15，且第二接觸結構15設於第二型半導體層14及上電極3之間。於本實施例中，第二接觸結構15與窗戶層14之間具有低電阻值，例如第二接觸結構15與窗戶層14之間的電阻值小於上電極3與窗戶層14之間的電阻值。於本實施例中，上電極3包覆第二接觸結構15，即由剖面觀之，上電極3具有一第三寬度W3大於第二接觸結構15的寬度。窗戶層14與第二接觸結構15之材料為三五族化合物半導體，例如可以為：GaAs、InGaAs、AlGaAs、AlInGaAs、GaP、InGaP、AlInP、AlGaInP、GaN、InGaN、AlGaN、AlInGaN、AlAsSb、InGaAsP、InGaAsN、AlGaAsP等。

第一接觸結構2設於第一型半導體結構11下方，第一接觸結構2具有彼此分離的複數接觸部21，複數接觸部21位於第二凸部112。於本實施例中，第一凸部111及凹部113下方未設有複數接觸部21(亦即複數接觸部21僅位於第二凸部112)，藉此，大部分的電流係往第二凸部112下的複數接觸部21流至反射結構5。詳言之，第一接觸結構2與第二凸部112的第三底面S3互相接觸以形成電性連接，第一接觸結構2的材料可以為金屬、合金或半導體。金屬為金(Au)、銀(Ag)、鍺(Ge)、或鈹(Be)。合金為包含上述金屬之合金。半導體為三五族半導體化合物，例如：砷化鎵(GaAs)、砷化鋁鎵(AlGaAs)、磷化鎵(GaP)等。

當第一接觸結構2的材料為三五族半導體化合物時，第一接觸結構2可選擇含有一N型摻雜物或一P型摻雜物，且摻雜濃度為1×10¹⁸/cm³至1×10²⁰/cm³。在另一實施例中，各接觸部21中的摻雜物濃度由靠近第一型半導體結構11至遠離第一型半導體結構11的方向增加。在本實施例中，由光電半導體裝置100的剖面觀之，複數接觸部21各具有一第二寬度W2，第三底面S3具有一第五寬度W5，當第一接觸結構2的材料為半導體時，第二寬度W2的總和佔第五寬度W5的百分比介於5%至50%；在另一實施例中，第一接觸結構2的材料為金屬或合金時，第二寬度W2的總和佔第五寬度W5的百分比介於1%至20%。此外，複數接觸部21可以具有相同形狀及/或尺寸，例如皆為圓形、三角形或不規則形，在其他實施例中，複數接觸部21具有不同的形狀及/或尺寸，本揭露內容並不以此為限。

請續參照第1、2圖所示，一部分的上電極3對應於第一凸部111。詳言之，一部分的上電極3與第一凸部111在垂直方向(即圖示之Y軸方向)上互相重疊。在本實施例中，上電極3往第一凸部111方向的投影完全在第一凸部111的範圍內，且第一側表面S4與上電極3在垂直方向上不重疊。上電極3具有第三寬度W3，且第一凸部111之第一底面S1具有一第四寬度W4大於第三寬度W3，第二凸部112之第三底面S3具有第五寬度W5大於第四寬度W4。上電極3與第二凸部112之間具有一第一距離D1，上電極3與其一複數個接觸部 21(即與上電極3最接近的接觸部)之間具有一第二距離D2大於第一距離D1。第二距離D2大於3μm且小於20μm，例如為5μm、8μm、10μm、12μm或15μm，藉此使電流可得以傳遞至遠離上電極3處，並減少活性結構12發射之光晶反射後而被上電極3遮蔽的機率。一實施例中，第二距離D2與第一距離D1的差值(D2-D1)小於20μm且大於2μm，例如為15μm、10μm、8μm、5μm或3μm，如此使活性結構12發射之光可藉由第二側表面S5反射以有效將光朝向出光表面141射出，增加光電半導體裝置100的光取出效率。一實施例中，當第二距離D2及差值(D2-D1)符合上述描述時，光電半導體裝置100可同時具有上述好處進而增加光取出效率。

一實施例中，第二距離D2大於半導體疊層1的第三厚度T3，且其比值(D2/T3)大於5且小於20，例如為5、6、7、8、9、10、12、14、16、18或20，以避免由活性結構12發射之光線被上電極3遮蔽而降低發光效率。類似地，當比值(D2/T3)與差值(D2-D1)符合上述描述時，光電半導體裝置100可同時具有上述好處進而增加光取出效率。上述之第一距離D1為第三底面S3與第二側表面S5交點至上電極3的邊緣的水平距離(即沿圖面之X軸方向)，上述之第二距離D2為上電極3的邊緣至最相近的接觸部21邊緣的水平距離。

第2圖為本揭露內容一實施例之光電半導體裝置100的上視示意圖，且虛線線條表示該結構由上視圖無法直接觀察到。光電半導體裝置100的上電極3包含至少一電極墊31、複數個第一延伸電極32及複數個第二延伸電極33，且複數第一接觸結構2分別與電極墊31、複數個第一延伸電極32及複數個第二延伸電極33互相錯位。在本實施例中，第一延伸電極32連接電極墊31，第二延伸電極33連接第一延伸電極32，且第一延伸電極32的寬度大於第二延伸電極33的寬度，以利光電半導體裝置100的電流散布。本實施例的第一延伸電極32垂直於第二延伸電極33，但本發明之光電半導體裝置100的上電極3設置並不以此為限。

第2圖中的A-A’線剖面之結構即為第1圖呈現之部分的光電半導體裝置100之剖面圖。第1圖中上電極3的第三寬度W3係指第二延伸電極33的寬度，然，其僅為一實施例之例示。於另一實施例，第1圖之上電極3可為一電極墊31，且上電極可選擇性地不包含任何延伸電極。因此，上電極3的第三寬度W3亦可為電極墊31之寬度。

基板4可用以支持位於其上之半導體疊層1與其它層或結構。半導體疊層1可以透過有機金屬化學氣相沉積法(MOCVD)、分子束磊晶法(MBE)或氫化物氣相磊晶法(HVPE)等磊晶方法成長於基板4或另一成長基板(圖未示)上，若是在成長基板上生成的半導體疊層1則可藉由基板轉移技術，將半導體疊層1接合至基板4並可選擇性地移除成長基板。在一實施例中，半導體疊層1係生長於成長基板後，再透過基板轉移技術，透過一導電黏結層6接合於基板4。具體而言，基板4對於活性結構12所發射的光可為透明、半透明或不透明，亦可以為導電、半導體或絕緣。在本實施例中，光電半導體裝置100為一垂直式型態，因此，基板4係為一導電材料，且包含金屬材料、金屬合金材料、金屬氧化物材料、半導體材料或含碳材料。金屬材料包含銅(Cu)、鋁(Al)、鉻(Cr)、錫(Sn)、金(Au)、鎳(Ni)、鈦 (Ti)、鉑(Pt)、鉛(Pb)、鋅(Zn)、鎘(Cd)、銻(Sb)、鉬(Mo)、鎢(W)或鈷(Co)；金屬合金材料為包含上述金屬材料之合金；金屬氧化物材料可以包含但不限於氧化銦錫(ITO)、氧化銦(InO)、氧化錫(SnO)、氧化鎘錫(CTO)、氧化銻錫(ATO)、氧化鋁鋅(AZO)、氧化鋅錫(ZTO)、氧化鎵鋅(GZO)、氧化銦鎢(IWO)、氧化鋅(ZnO)、氧化銦鋅(IZO)、氧化鎵(Ga₂O₃)、鎵酸鋰(LiGaO₂)、鋁酸鋰(LiAlO₂)或鋁酸鎂(MgAl₂O₄)；半導體材料可以包含但不限於IV族半導體或III-V族半導體，例如：矽(Si)、鍺(Ge)、碳化矽(SiC)、氮化鎵(GaN)、氮化鋁(AlN)、磷化鎵(GaP)、砷化鎵(GaAs)、磷砷化鎵(AsGaP)、硒化鋅(ZnSe)、硒化鋅(ZnSe)或磷化銦(InP)等；含碳材料可以包含但不限於類鑽碳薄膜(Diamond-Like carbon，DLC)或石墨烯。

反射結構5包含一第一絕緣層51及一第一氧化導電層52設於第一絕緣層51下且覆蓋第一絕緣層51。第一絕緣層51適形地覆蓋於第一凸部111、凹部113及第二凸部112。在本實施例中，第一絕緣層51與第一底面S1、第二底面S2、第三底面S3、第一側表面S4及第二側表面S5互相接觸。於本實施例中，第一絕緣層51包含複數個開口511以將複數接觸部21暴露出來，且各開口511暴露出各接觸部21。第一絕緣層51物理性接觸複數接觸部21的側邊。複數接觸部21各具有一厚度大於第一絕緣層51的厚度，使複數接觸部21凸伸於第一絕緣層51。於本實施例中，複數接觸部21的厚度為0.05μm至0.5μm，例如為0.08μm、0.12μm、0.15μm、0.18μm、 0.2μm、0.22μm、0.25μm、0.28μm、0.3μm、0.4μm或0.5μm。在一實施例中，複數接觸部21各具有一厚度小於第一絕緣層51的厚度。複數接觸部21的厚度可依照光電半導體裝置100的峰值波長而做設計，例如：當光電半導體裝置100的峰值波長介於610nm及700nm之間的紅光時，接觸部21的厚度為0.2μm至0.4μm；當光電半導體裝置100的峰值波長介於700nm及1700nm之間的紅外光時，接觸部21的厚度為0.05μm至0.08μm。

在本實施例中，反射結構5可另包含一第二氧化導電層53覆蓋第一氧化導電層52，第二氧化導電層53的材料與第一氧化導電層52的材料不同。詳言之，在本實施例中，第一氧化導電層52的材料為氧化銦錫(Indium Tin oxide)，第一氧化導電層52的材料為氧化銦鋅(Indium Zinc oxide)。第二氧化導電層53與第一氧化導電層52具有不同的厚度，例如在一實施例中，第一氧化導電層52的厚度遠小於第二氧化導電層53的厚度。在另一實施例中，第一氧化導電層52不連續分布於第一型半導體結構11下方。

第一氧化導電層52適形地覆蓋第一絕緣層51及被複數開口511暴露的複數接觸部21，第一氧化導電層52與複數接觸部21互相接觸。更詳言之，各接觸部21具有一表面S6遠離第一型半導體結構11、及一側壁S7連接於表面S6，第一氧化導電層52覆蓋於接觸部21的表面S6及/或部分側壁S7。在另一實施例中，選擇性地，反射結構5不包含第一氧化導電層52，第二氧化導電層53覆蓋第一絕緣層51下且適形地覆蓋於第一凸部111、凹部113及第二凸部112，且第二氧化導電層53覆蓋於接觸部21的表面S6及/或部分側壁S7。

反射結構5還包含一金屬層54位於第二氧化導電層53下且覆蓋第二氧化導電層53，金屬層54具有一第一平面541遠離上電極3，第一平面541為一平坦面，即第一平面541至第一底面S1的距離小於第一平面541至第二底面S2的距離。

本揭露內容之光電半導體裝置100另包含一下電極7位於基板4下，且上電極3與下電極7分別設置於半導體疊層1的相反側，以形成一垂直型的光電半導體裝置100。上電極3與下電極7的材料可包含金屬材料或金屬合金材料，舉例來說，金屬材料可以包含但不限於鋁(Al)、鉻(Cr)、銅(Cu)、錫(Sn)、金(Au)、鎳(Ni)、鈦(Ti)、鉑(Pt)、鉛(Pb)、鋅(Zn)、鎘(Cd)、銻(Sb)或鈷(Co)，金屬合金材料包含上述金屬組合的合金。此外，光電半導體裝置100另可以選擇包含一保護層8覆蓋於出光表面141上，以防止外界水氣或汙染物進入半導體疊層1中改變光電半導體裝置100的光電特性，為了後續的電性連接，保護層8係可以選擇性的暴露出電極墊31及/或延伸電極32、33。

上述第一絕緣層51的材料包含非導電材料。非導電材料包含有機材料或無機材料。有機材料包含Su8、苯并環丁烯(BCB)、過氟環丁烷(PFCB)、環氧樹脂(Epoxy)、丙烯酸樹脂(Acrylic Resin)、環烯烴聚合物(COC)、聚甲基丙烯酸甲酯(PMMA)、聚對苯二甲酸乙二酯(PET)、聚碳酸酯(PC)、聚醚醯亞胺(Polyetherimide)或氟碳聚合物(Fluorocarbon Polymer)。無機材料包含矽膠(Silicone)或玻璃(Glass)、氧化鋁(Al₂O₃)、氮化矽(SiN_x)、氧化矽(SiO_x)、氧化鈦(TiO_x)、或氟化鎂(MgF_x)。在一實施例中，第一絕緣層51包含一層或複數層(例如為布拉格反射鏡(DBR)結構，藉由交替堆疊兩層副層來形成，例如SiO_x副層、TiO_x副層或MgF₂副層)。

第一氧化導電層52及第二氧化導電層53對於半導體疊層1所發之發射光為透明，其材料可包含金屬氧化物材料，金屬氧化物材料如氧化銦錫(ITO)、氧化銦(InO)、氧化錫(SnO)、氧化鎘錫(CTO)、氧化銻錫(ATO)、氧化鋁鋅(AZO)、氧化鋅錫(ZTO)、氧化鎵鋅(GZO)、氧化銦鎢(IWO)、氧化鋅(ZnO)、氧化鎂(MgO)、或氧化銦鋅(IZO)。

金屬層54的材料可包含但不限於金屬材料或金屬合金材料，例如：銅(Cu)、鋁(Al)、錫(Sn)、金(Au)、銀(Ag)、鉛(Pb)、鈦(Ti)、鎳(Ni)、鉑(Pt)、鎢(W)；金屬合金材料為包含上述材料之合金。

導電黏結層6之材料可包含導電材料，例如金屬氧化物材料、半導體材料、金屬材料、金屬合金材料或含碳材料。舉例來說，金屬氧化物材料可以包含但不限於氧化銦錫(ITO)、氧化銦(InO)、氧化錫(SnO)、氧化鎘錫(CTO)、氧化銻錫(ATO)、氧化鋁鋅(AZO)、氧化鋅錫(ZTO)、氧化鎵鋅(GZO)、氧化鋅(ZnO)、氧化銦鈰(indium cerium oxide，ICO)、氧化銦鎢(IWO)、氧化銦鈦(indium titanium oxide，ITiO)、氧化銦鋅(IZO)、氧化銦鎵(indium gallium oxide，IGO)、氧化鎵鋁鋅(gallium and aluminum codoped zinc oxide，GAZO)。半導體材料可以包含但不限於磷化鎵(GaP)。金屬材料可以包含但不限於銅(Cu)、鋁(Al)、錫(Sn)、金 (Au)、銀(Ag)、鉛(Pb)、鈦(Ti)、鎳(Ni)、銦(In)、鉑(Pt)或鎢(W)。金屬合金材料為包含上述金屬材料之合金。含碳材料可以包含但不限於石墨烯(Graphene)。導電黏結層6可將基板4連接至反射結構5，且可具有複數個從屬層(圖未示)。

第3及4圖分別為製造第1圖之光電半導體裝置100之一步驟之下視示意圖。製造光電半導體裝置100時，首先在一成長基板(圖未示)上依序形成半導體疊層及第一接觸結構2。如第3圖所示，第一接觸結構2包含複數個互相分離的接觸群組22(如第3圖之長方形虛線內的結構)，且各接觸群組22包含複數個互相分離的接觸部21。相鄰的兩個接觸群組22之間設有一走道P對應於預定形成第二延伸電極33處，且走道P的寬度Wp大於上電極3的第三寬度W3。複數個接觸群組22中的任兩個彼此之間可以具有相同或不同數量及排列方式的複數個接觸部21。在本實施例中，複數個接觸部21係以二維排列形成於半導體疊層上，且複數接觸群組22彼此互相平行。第一接觸結構2可藉由黃光顯影及蝕刻所製得。

接續第3圖之步驟後，如第4圖所示，，可以透過乾蝕刻或濕蝕刻以形成複數個凹槽116於第一型半導體結構11內並定義複數個凸部114及複數個凹部113(一併參考第1圖)。各凹部113位於相鄰的兩個凸部114之間且各凹部113對應於各凹槽116的位置。複數個凸部114包含第一凸部111、第二凸部112、二第三凸部117及二第四凸部118。複數個凹部113中的其中一個位於第一凸部111及第二凸部112之間，且第一凸部111對應形成走道P的位置，第二凸部 112與走道P互相錯位。由上視觀之，半導體疊層1具有一第一邊1a、一第二邊1b相對於第一邊1a、一第三邊1c連接第一邊1a及第二邊1b及一第四邊1d相對於第三邊1c，二第三凸部117係設置以靠近第一邊1a及第二邊1b，且後續第一延伸電極32對應形成於二第三凸部117上，二第四凸部118係設置以靠近第三邊1c及第四邊1d，且與第一凸部111及第二凸部112互相平行，二第三凸部117分別垂直於二第四凸部118。第三凸部117係與第一凸部111及第四凸部118互相連接。

本實施例中，由上視觀之，一部分的複數個凹部113可為一封閉結構(例如：口形狀)，而一部分的複數個凹部113為非封閉結構(例如：ㄈ形狀或一直線)。當凹部113為一封閉結構時，此凹部環繞第二凸部112。二第三凸部117及二第四凸部118環繞複數個凹部113、第一凸部111及第二凸部112。

參照第1圖和第4圖，第一凸部111具有第四寬度W4，第二凸部112的第三底面S3具有第五寬度W5大於第四寬度W4。較佳地，第五寬度W5與第四寬度W4的比值大於2且小於15，例如：2.5、3、3.25、3.5、3.75、4、4.5、5、7、9、11、13或15。各第三凸部117具有第六寬度W6(沿圖面Z軸方向)介於第四寬度W4及第五寬度W5之間，各第四凸部118具有一第七寬度W7(沿圖面X軸方向)，在本實施例中，第七寬度W7不等於第六寬度W6，例如第七寬度W7介於第六寬度W6及第四寬度W4之間。在另一些實施例中，第七寬度W7等於第六寬度W6。複數個凹部113具有一第一總表面積(即各個凹部的第二底面S2面積的總和)，第一型半導體結構11具有一表面面對活性結構12的下表面S，該表面具有一表面積，上述第一總表面積占表面積的15%至40%，例如：15%、20%、25%、30%、35%或40%。複數個凸部114具有一第二總表面積(即各個凸部的底面面積的總和，例如第一底面S1面積+第三底面S3面積+…)，複數接觸部21具有一第三總表面積佔第二總表面積的15%至30%，例如：15%、18%、21%、24%、27%或30%。如第1圖所示的實施例中，第一總表面積佔表面積的18.6%，且第三總表面積佔第二總表面積的17.2%。

接著，如第1及4圖所示，形成具有複數開口511的第一絕緣層51，複數開口511位於第二凸部112上且分別暴露出複數接觸部21，且各開口511的寬度約等於各接觸部21的寬度。由於各開口511的寬度約等於各接觸部21的寬度，第一氧化導電層52覆蓋各接觸部21及第一絕緣層51而並未直接覆蓋第一型半導體結構11(亦即第一氧化導電層52未與第三底面S3物理性接觸)。

接續第4圖之步驟後，依序在第一絕緣層51上形成第一氧化導電層52、第二氧化導電層53及金屬層54。透過導電黏接層6接合基板4及金屬層54。接著移除成長基板，且分別於基板4形成下電極7、於窗戶層14形成上電極3，以完成如第1圖所示之光電半導體裝置100的製備。

第5圖為本揭露內容另一實施例之光電半導體裝置200的部份剖面示意圖。本實施例的光電半導體裝置200與第1圖所示的光電半導體裝置100大致具有相同元件及元件的連接關係，差異在於第一絕緣層51的分布與前述光電半導體裝置100不同。詳言之，第一絕緣層51適形地覆蓋於第一凸部111、凹部113及一部分的第二凸部112，且具有一開口511以將第二凸部112下方的複數接觸部21、以及複數接觸部21之間的第一型半導體結構11暴露出來，且第一絕緣層51與複數接觸部21互相分離而未有物理性接觸。第一氧化導電層52適形地覆蓋第一絕緣層51、複數接觸部21及第二凸部112之第三底面S3，且第一氧化導電層52填入接觸部21與開口511之間、複數接觸部21之間，使第一氧化導電層52得以與第二凸部112的第三底面S3物理性接觸。或者，在不具有第一氧化導電層52的實施例中，第二氧化導電層53填入接觸部21與開口511之間、複數接觸部21之間，使第二氧化導電層53得以與第三底面S3物理性接觸。

第6圖為本揭露內容另一實施例之光電半導體裝置300的部份剖面示意圖。本實施例的光電半導體裝置300與第1圖所示的光電半導體裝置100大致具有相同元件及元件的連接關係，差異在於本實施例之光電半導體裝置300的反射結構5另包含一第二絕緣層55位於第一絕緣層51及第一氧化導電層52之間。第一絕緣層51及第二絕緣層55有助於提升對第一凸部111及凹部113的包覆力，例如：當第一絕緣層51於第一側表面S4、第二側表面S5的披覆性不佳時，亦有第二絕緣層55包覆於側表面S4、S5上，使由活性結構12發出的光可以在側表面S4、S5與反射結構5的界面反射，藉此增加光取出效率。第二絕緣層55的材料可參考第一絕緣層51的材料。第二絕緣層55的材料與第一絕緣層51的材料可相同或不同。在一實施例中，第一絕緣層51的折射率小於第二絕緣層55的折射率。第一絕緣層51的折射率為1~1.5，第二絕緣層55的折射率為1.4~2.2。例如：第一絕緣層51的材料為氟化鎂(MgF₂)，第二絕緣層55的材料為二氧化矽(SiO₂)。第二絕緣層55包含一第二開口551大於第一絕緣層51之開口511，且第二絕緣層55與複數接觸部21互相分離而未有物理性接觸。

此外，如第6圖所示，在凹部113下方的第二氧化導電層53的厚度(即沿圖面Y軸方向)大於凹槽116的高度H，換言之，第二氧化導電層53具有一第二平面531遠離上電極3，第二平面531為一平坦面，即第二平面531至第一底面S1的距離小於第二平面531至第二底面S2的距離。第二氧化導電層53以第二平面531與金屬層54連接，藉以改善後續形成金屬層54的製程良率。

第7A及7B圖各為本揭露內容另一實施例之光電半導體裝置的部分上視示意圖。為清楚表示，第7A及7B圖顯示部分結構之相對關係，然，實際上，有些結構並非能直接從上視圖用肉眼或顯微鏡視得。第7A圖之光電半導體裝置400之元件及元件之間的連接關係與第1圖所示之光電半導體裝置100相似，差異在於第一凸部111、第二凸部112及凹部113的分布，以及開口511的形狀。在本實施例中，第一型半導體結構11具有複數個互相分離的第二凸部112，且凹部113環繞複數個第二凸部112；此外，第一絕緣層51具有複數個開口，且不同於光電半導體裝置100的各開口511個別暴露出一個接觸部21，本實施例中的各開口511同時暴露出複數接觸部21。開口511及第二凸部112的形狀為五邊形。此外，本實施例的第一總表面積佔表面積的38.9%，且第三總表面積佔第二總表面積的22.3%。

第7B圖之光電半導體裝置500之元件及元件之間的連接關係與第7A圖所示之光電半導體裝置400相似，差異在於第一凸部111、第二凸部112及凹部113的分布，以及開口511的形狀不同於第7A圖所示。在本實施例中，第一型半導體結構11包含形狀不同且互相分離的複數第二凸部112，例如為似三角形及菱形，且凹部113環繞複數個第二凸部112。此外，第一絕緣層51具有複數個開口511，且各開口511同時暴露出複數接觸部21，複數個開口511及第二凸部112的形狀為似三角形或菱形。此外，第一總表面積佔表面積的32.7%，且第三總表面積佔第二總表面積的25.8%。

請參照表一所示，此為本揭露內容實驗例與比較例之發光亮度比較表。實驗例一為上述第1圖之光電半導體裝置100、實驗例二為上述第7A圖之光電半導體裝置400、實驗例三為上述第7B圖之光電半導體裝置500、比較例則主要為不具有複數凸部及複數凹部之第一型半導體結構之一光電半導體裝置。換言之，比較例的第一型半導體結構不具有凹槽，且第一型半導體結構遠離上電極之表面為一平面。由表一可知，本揭露內容光電半導體裝置之實驗例一至三皆具有較比較例之光電半導體裝置高的發光強度。再者，相較於比較例，實驗例一至三的光電半導體裝置的亮度提升比例為1.53%至5.7%。亮度提升比例的計算方式如下，例如：比較例的光電半導體裝置之發光強度為P0、實驗例一的光電半導體裝置之發光強度為P1，實驗例一的亮度提升比例為[(P1-P0)/P0]×100%。

第8圖為本揭露內容一實施例之光電半導體裝置的封裝結構示意圖。封裝結構900包含光電半導體裝置100、封裝基板91、載體93、接合線95、接觸結構96以及封裝材料98。封裝基板91可包含陶瓷或玻璃材料。封裝基板91中具有多個通孔92。通孔92中可填充有導電性材料如金屬等而有助於導電或/且散熱。載體93位於封裝基板91一側的表面上，且亦包含導電性材料，如金屬。接觸結構96位於封裝基板91另一側的表面上。在本實施例中，接觸結構96包含接觸墊96a、96b，且接觸墊96a、96b可藉由通孔92而與載體93電性連接。在一實施例中，接觸結構96可進一步包含散熱墊(thermal pad)(未繪示)，例如位於接觸墊96a與接觸墊96b之間。光電半導體裝置100位於載體93上，且可為本揭露內容任一實施例所述的光電半導體裝置。在本實施例中，載體93包含第一部分93a及第二部分93b，光電半導體裝置100藉由接合線95而與載體93的第二部分93b電性連接。接合線95的材質可包含金屬，例如金、銀、銅、鋁或至少包含上述任一元素之合金。封裝材料98覆蓋於光電半導體裝置100上，具有保護光電半導體裝置100之效果。具體來說，封裝材料98可包含樹脂材料如環氧樹脂(epoxy)、矽氧烷樹脂(silicone)等。封裝材料98更可包含複數個波長轉換粒子(圖未示)以轉換光電半導體裝置100所發出的第一光為一第二光。第二光的波長大於第一光的波長。在其他實施例中，上述封裝結構900中的光電半導體裝置100可以為光電半導體裝置200、300、400或500，或者，在一些實施例中，封裝結構900包含多個光電半導體裝置100、200、300、400及/或500，且該些多個光電半導體裝置100、200、300、400及/或500可以串聯、並聯或串並連接。上述光電半導體裝置100、200、300、400、500或封裝結構900可應用於照明元件、背光元件、汽車照明元件、顯示模組及/或植物照明元件等範疇中。

綜上所述，雖然本發明已以實施例揭露如上，然其並非用以限定本發明。本發明所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作各種之更動與潤飾。因此，本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100:光電半導體裝置