[go: up one dir, main page]

TW202346211A - 結晶性氧化物膜、層疊結構體、半導體裝置及半導體系統 - Google Patents

結晶性氧化物膜、層疊結構體、半導體裝置及半導體系統 Download PDF

Info

Publication number
TW202346211A
TW202346211A TW112104313A TW112104313A TW202346211A TW 202346211 A TW202346211 A TW 202346211A TW 112104313 A TW112104313 A TW 112104313A TW 112104313 A TW112104313 A TW 112104313A TW 202346211 A TW202346211 A TW 202346211A
Authority
TW
Taiwan
Prior art keywords
oxide film
crystalline oxide
metal
group
film
Prior art date
Application number
TW112104313A
Other languages
English (en)
Inventor
四戸孝
安藤裕之
樋口安史
松田慎平
谷口和也
渡辺弘紀
松木英夫
Original Assignee
日商Ｆｌｏｓｆｉａ股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2023011846A external-priority patent/JP2023116406A/ja
Application filed by 日商Ｆｌｏｓｆｉａ股份有限公司 filed Critical 日商Ｆｌｏｓｆｉａ股份有限公司
Publication of TW202346211A publication Critical patent/TW202346211A/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G55/00—Compounds of ruthenium, rhodium, palladium, osmium, iridium, or platinum
    • C01G55/002—Compounds containing ruthenium, rhodium, palladium, osmium, iridium or platinum, with or without oxygen or hydrogen, and containing two or more other elements
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/448—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials
    • C23C16/4481—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for generating reactive gas streams, e.g. by evaporation or sublimation of precursor materials by evaporation using carrier gas in contact with the source material
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/14—Feed and outlet means for the gases; Modifying the flow of the reactive gases
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C30B29/22—Complex oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C30B29/22—Complex oxides
    • C30B29/24—Complex oxides with formula AMeO3, wherein A is a rare earth metal and Me is Fe, Ga, Sc, Cr, Co or Al, e.g. ortho ferrites
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/60—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape characterised by shape
    • C30B29/68—Crystals with laminate structure, e.g. "superlattices"
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02414—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02513—Microstructure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02609—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H10D30/668—Vertical DMOS [VDMOS] FETs having trench gate electrodes, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6757—Thin-film transistors [TFT] characterised by the structure of the channel, e.g. transverse or longitudinal shape or doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H10D62/107—Buried supplementary regions, e.g. buried guard rings 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/393—Body regions of DMOS transistors or IGBTs 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/40—Crystalline structures
    • H10D62/405—Orientations of crystalline planes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2002/00—Crystal-structural characteristics
    • C01P2002/50—Solid solutions
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2002/00—Crystal-structural characteristics
    • C01P2002/70—Crystal-structural characteristics defined by measured X-ray, neutron or electron diffraction data
    • C01P2002/72—Crystal-structural characteristics defined by measured X-ray, neutron or electron diffraction data by d-values or two theta-values, e.g. as X-ray diagram
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2006/00—Physical properties of inorganic compounds
    • C01P2006/32—Thermal properties
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01P—INDEXING SCHEME RELATING TO STRUCTURAL AND PHYSICAL ASPECTS OF SOLID INORGANIC COMPOUNDS
    • C01P2006/00—Physical properties of inorganic compounds
    • C01P2006/40—Electric properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of DC power input into DC power output
    • H02M3/22—Conversion of DC power input into DC power output with intermediate conversion into AC
    • H02M3/24—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters
    • H02M3/28—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC
    • H02M3/325—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/33569—Conversion of DC power input into DC power output with intermediate conversion into AC by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate AC using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only having several active switching elements
    • H02M3/33573—Full-bridge at primary side of an isolation transformer

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Inorganic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Thin Film Transistor (AREA)
  • Physical Vapour Deposition (AREA)

Abstract

本發明提供一種在工業上有用且半導體特性優異的結晶性氧化物膜、層疊結構體、半導體裝置及半導體系統。一種結晶性氧化物膜，以相對於c面傾斜的面為主面，包含鎵和元素週期表第9族金屬，所述元素週期表第9族金屬在膜中的所有金屬元素中的原子比為23%以下。

Description

結晶性氧化物膜、層疊結構體、半導體裝置及半導體系統
本發明涉及對功率半導體特別有用的結晶性氧化物膜、層疊結構體及半導體裝置。
作為可實現高耐壓、低損耗及高耐熱的下一代開關元件，使用了帶隙大的氧化鎵(Ga2O 3)的半導體裝置備受矚目，期待將其應用於逆變器等功率用半導體裝置。而且，由於寬頻隙，也期待應用為LED或感測器等光收發裝置。關於該氧化鎵，根據專利文獻1，通過與銦和鋁分別或組合進行混晶，能夠進行帶隙控制，作為InAlGaO系半導體而構成極具魅力的材料系統。此處InAlGaO系半導體表示InXAlYGaZO 3(0≤X≤2，0≤Y≤2，0≤Z≤2，X+Y+Z=1.5～2.5)，可將其視為包含氧化鎵在內的同一材料系統(專利文獻1)。
另外，近年來對氧化鎵系的p型半導體進行了研究，例如在專利文獻2中記載：若使用MgO(p型摻雜劑源)以懸浮區熔法(FZ，floating zone)形成β-GaZO 3系晶體，則可得到呈現p型導電性的基板。而且，在專利文獻3中記載：通過在以分子束外延(MBE)法形成的α-(AlXGa1-X) 2O 3單晶膜中添加p型摻雜劑而形成p型半導體。然而，在專利文獻2和專利文獻3所記載的方法中，難以實現能夠應用於半導體裝置且具有半導體特性的p型半導體。因此，期待能夠適用於使用了包含帶隙大的氧化鎵的n型半導體層的半導體裝置的p型半導體。
專利文獻1：國際公開第2014/050793號公報 專利文獻2：日本專利公開2005-340308號公報 專利文獻3：日本專利公開2013-58637號公報
本發明的目的之一是提供一種半導體特性優異的結晶性氧化物膜。
本發明人為了達到上述目的而進行了深入研究，結果發現在使用特定的緩衝層(例如m面α-Ga 2O 3層)進行包含鎵和元素週期表第9族金屬的結晶性氧化物膜的成膜時，元素週期表第9族金屬在膜中的所有金屬元素中的原子比為特定的範圍內(23%以下)的情況下，能夠得到具有良好的半導體特性的結晶性氧化物膜(鎵的氧化物與元素週期表第9族金屬的氧化物的混晶膜)，並發現了這樣的結晶性氧化物膜能夠解決上述以往的問題。
另外，本發明人在得到上述見解之後進一步反復研究，進而完成了本發明。即，本發明涉及以下的技術方案。 [1]一種結晶性氧化物膜，其特徵在於，以相對於c面傾斜的面為主面，包含鎵和元素週期表第9族金屬，所述元素週期表第9族金屬在膜中的所有金屬元素中的原子比為23%以下。 [2]根據前述[1]所述的結晶性氧化物膜，其中，所述結晶性氧化物膜具有剛玉結構。 [3]根據前述[1]或[2]所述的結晶性氧化物膜，其中，所述主面為與c面正交的面。 [4]根據前述[1]至[3]中任一項所述的結晶性氧化物膜，其中，所述主面為m面。 [5]根據前述[1]至[4]中任一項所述的結晶性氧化物膜，其中，所述元素週期表第9族金屬包含銥。 [6]根據前述[1]至[5]中任一項所述的結晶性氧化物膜，其中，所述結晶性氧化物膜的電阻率隨著溫度上升而減少。 [7]根據前述[1]至[6]中任一項所述的結晶性氧化物膜，其中，所述元素週期表第9族金屬在所述結晶性氧化物膜中的原子比為10%以下。 [8]根據前述[1]至[7]中任一項所述的結晶性氧化物膜，其中，所述結晶性氧化物膜的膜厚為100nm以上。 [9]根據前述[1]至[8]中任一項所述的結晶性氧化物膜，其中，所述結晶性氧化物膜的表面粗糙度為10nm以下。 [10]根據前述[1]至[9]中任一項所述的結晶性氧化物膜，其中，所述結晶性氧化物膜具有p型導電類型。 [11]根據前述[1]至[10]中任一項所述的結晶性氧化物膜，其中，所述結晶性氧化物膜的帶隙為5.0eV以上。 [12]一種層疊結構體，其特徵在於，至少具備：第一結晶性氧化物膜，以選自鋁、銦及鎵中的一種或兩種以上的金屬的氧化物為主成分；以及第二結晶性氧化物膜，形成在該第一結晶性氧化物膜上，所述第一結晶性氧化物膜的主面為相對於c面傾斜的面，所述第二結晶性氧化物膜包含鎵和元素週期表第9族金屬，所述元素週期表第9族金屬在所述第二結晶性氧化物膜中的所有金屬元素中的原子比為23%以下。 [13]根據前述[12]所述的層疊結構體，其中，所述第一結晶性氧化物膜具有剛玉結構。 [14]一種半導體裝置，其特徵在於，至少具備：前述[1]至[11]中任一項所述的結晶性氧化物膜或前述[12]或[13]所述的層疊結構體；以及電極。 [15]根據前述[14]所述的半導體裝置，其中，所述半導體裝置為功率器件。 [16]一種半導體系統，具備半導體裝置，所述半導體裝置為前述[14]或[15]所述的半導體裝置。
本發明的結晶性氧化物膜的半導體特性優異。
下面，對本發明的優選的實施方式進行說明。
本發明的結晶性氧化物膜的特徵在於，以相對於c面傾斜的面為主面，包含鎵和元素週期表第9族金屬，所述元素週期表第9族金屬在膜中的所有金屬元素中的原子比為23%以下。
在本發明的實施方式中，c面是指｛0001｝面。另外，相對於c面傾斜的面是指例如｛11-20｝面(a面)、｛10-10｝面(m面)、｛-1012｝面(r面)、｛10-14｝面(R面)、｛11-23｝面(n面)、｛10-11｝面(S面)等。在本發明的實施方式中，所述結晶性氧化物膜的主面優選為與c面正交的面，更優選為m面或a面，最優選為m面。通過設為這樣的優選的主面，即使在帶隙更大(例如，帶隙為5.0eV以上)的情況下，也能夠得到具有p型導電類型的混晶的結晶性氧化物膜。此外，所述結晶性氧化物膜的主面還包括相對於上述的面具有偏離角的面。即，例如在所述主面為a面的情況下，所述主面還包括相對於a面具有偏離角的面。所述偏離角的範圍只要不阻礙本發明的目的，則沒有特別限定。所述偏離角的範圍例如在0.2°～12.0°的範圍內。
所述結晶性氧化物膜包含鎵和元素週期表第9族金屬，所述元素週期表第9族金屬(以下，也簡稱為“第9族金屬”)在膜中的所有金屬元素中的原子比為23%以下。作為元素週期表第9族金屬，例如可列舉鈷(Co)、銠(Rh)及銥(Ir)。在本發明的實施方式中，優選所述第9族金屬為銥。此外，“元素週期表”是指由國際純粹與應用化學聯合會(International Union of Pure and Applied Chemistry，IUPAC)規定的元素週期表。 另外，所述第9族金屬在所述結晶性氧化物膜中的所有金屬元素中的含有比例(原子比)只要為23%以下，則沒有特別限定。在本發明的實施方式中，優選所述第9族金屬的含有率為10%以下。此外，所述第9族金屬在所述結晶性氧化物膜中的含有率(原子比)的下限只要不阻礙本發明的目的，則沒有特別限定。在本發明的實施方式中，所述第9族金屬在所述結晶性氧化物膜中的含有率(原子比)通常為1%以上，優選為3%以上。另外，鎵在所述結晶性氧化物膜中的含有率(原子比)優選為77%以上，更優選為90%以上。鎵在所述結晶性氧化物膜中的含有率(原子比)的上限只要不阻礙本發明的目的，則沒有特別限定。在本發明的實施方式中，鎵在所述結晶性氧化物膜中的原子比例如為95%以下。通過組合上述優選的主面和這樣的鎵與元素週期表第9族金屬(例如，銥等)的含有比率的優選範圍，能夠得到帶隙更大(例如，5.0eV以上)且具有p型導電類型的鎵氧化物與第9族金屬的氧化物的混晶膜。所述結晶性氧化物膜的帶隙例如為4.7eV以上，優選為5.0eV以上，更優選為5.1eV以上。
所述結晶性氧化物膜的晶體結構也只要不阻礙本發明的目的則沒有特別限定。作為所述結晶性氧化物膜的晶體結構，例如可列舉剛玉結構、β-gallia結構、六方晶結構(例如，ε型結構)、直方晶結構(例如，κ型結構)、立方晶結構或正方晶結構等。在本發明的實施方式中，優選所述結晶性氧化物膜具有剛玉結構。另外，所述結晶性氧化物膜的膜厚沒有特別限定，在本發明的實施方式中，所述膜厚優選為100nm以上。另外，所述結晶性氧化物膜的表面粗糙度也沒有特別限定。在本發明的實施方式中，所述表面粗糙度(Ra)優選為10nm以下，更優選為5nm以下。在此，表面粗糙度(Ra)是指使用與利用原子力顯微鏡(AFM)得到的10μm見方的區域有關的表面形狀測定結果且基於JIS B0601算出而得到的值。通過設為這樣的優選的膜厚和表面粗糙度，即便是混晶膜，也能夠良好地適用於半導體裝置等。
本發明的結晶性氧化物膜優選通過以下方法得到。在本發明的實施方式中，結晶性氧化物膜的製造方法的特徵在於，例如使用如圖1那樣的冷壁(cold wall)式的霧化CVD裝置，對包含元素週期表第9族金屬(以下，也簡稱為“第9族金屬”)及鎵的原料溶液進行霧化並使液滴漂浮而生成霧化液滴(包含霧)(霧化程序)，將所述霧化液滴利用載氣運送至基體的表面(運送程序)，接著，通過使所述霧化液滴進行熱反應，在所述基體的表面上形成含有銥和鎵的金屬氧化物的混晶(成膜程序)。
(霧化程序) 霧化程序對包含第9族金屬和鎵中的至少兩種金屬的原料溶液進行霧化。此外，所述原料溶液根據需要還可以進一步包含其他金屬。霧化方法只要能夠使所述原料溶液霧化則沒有特別限定，可為公知的方法，在本發明中，優選為使用超聲波的霧化方法。使用超聲波得到的霧化液滴的初速度為零，該霧化液滴在空中飄浮，因而優選，該霧化液滴為不是例如像噴霧那樣進行吹送而是在空間中飄浮而能夠以氣體的形式運送的霧化液滴，因此不會存在因衝撞能量導致的損傷，因而非常優選。霧化液滴的液滴尺寸沒有特別限定，可以為幾毫米左右，優選為50μm以下，更優選為100nm～10μm。
(原料溶液) 所述原料溶液只要包含第9族金屬和鎵則沒有特別限定，可以包含無機材料，也可以包含有機材料。另外，所述原料溶液根據需要還可以進一步包含其他金屬。在所述原料溶液包含第9族金屬和鎵以及其他金屬的情況下，優選該其他金屬為元素週期表的第2族金屬、第9族金屬和/或除了鎵以外的第13族金屬。另外，所述原料溶液可以含有第9族金屬和鎵，也可以分成包含第9族金屬的原料溶液和包含鎵的原料溶液分別進行霧化程序，在運送程序或成膜程序中使從各原料溶液得到的含有第9族金屬的霧化液滴和含有鎵的霧化液滴合流。在本發明的實施方式中，作為原料溶液，可優選使用將第9族金屬和/或鎵以絡合物或鹽的形態溶解或分散到有機溶劑或水中而成的溶液。作為絡合物(complex)的形態，例如可列舉乙醯丙酮絡合物、羰基絡合物、氨絡合物、氫化物絡合物等。作為鹽的形態，例如可列舉有機金屬鹽(例如金屬乙酸鹽、金屬草酸鹽、金屬檸檬酸鹽等)、硫化金屬鹽、硝化金屬鹽、磷酸金屬鹽、鹵化金屬鹽(例如氯化金屬鹽、溴化金屬鹽、碘化金屬鹽等)等。此外，根據本發明的實施方式中使用的霧化CVD法，即便原料濃度低，也能夠適當地進行成膜。
所述原料溶液的溶劑沒有特別限定，可以是水等無機溶劑，也可以是醇等有機溶劑，還可以是無機溶劑與有機溶劑的混合溶劑。在本發明中，與其他以往的成膜方法不同地，所述溶劑優選包含水，更優選為水與酸的混合溶劑。作為所述水，更具體而言，例如可列舉純水、超純水、自來水、井水、礦泉水、礦物質水、溫泉水、泉水、淡水、海水等，在本發明中，優選為超純水。另外，作為所述酸，更具體而言，例如可列舉乙酸、丙酸、丁酸等有機酸、三氟化硼、三氟化硼醚、三氯化硼、三溴化硼、三氟乙酸、三氟甲烷磺酸、對甲苯磺酸等。在本發明的實施方式中，優選為乙酸。
(基體) 所述基體只要能夠支撐所述結晶性氧化物膜則沒有特別限定。所述基體的材料也只要不阻礙本發明的目的則沒有特別限定，可以是公知的基體，也可以是有機化合物，還可以是無機化合物。作為所述基體的形狀，可以是任何形狀，對所有形狀都有效，例如可列舉平板或圓板等板狀、纖維狀、棒狀、圓柱狀、棱柱狀、筒狀、螺旋狀、球狀、環狀等，在本發明中，優選為基板。基板的厚度在本發明中沒有特別限定。另外，作為基體，如後所述，可以在基板上層疊緩衝層等其他層。也可以包含具有不同導電性的半導體層作為基體使用。
所述基板呈板狀，只要是作為所述半導體膜的支撐體的基板則沒有特別限定。可以是絕緣體基板，也可以是半導體基板，還可以是導電性基板，優選所述基板為絕緣體基板，另外，也優選為在表面具有金屬膜的基板。作為所述基板，優選例如可列舉具有剛玉結構的基板。基板材料只要不阻礙本發明的目的則沒有特別限定，可以是公知的基板材料。作為所述具有剛玉結構的基板，例如可列舉以具有剛玉結構的基板材料為主成分的基底基板，更具體而言，例如可列舉藍寶石基板(優選為m面藍寶石基板)、α型氧化鎵基板等。在此，“主成分”是指相對於基板材料的所有成分，以原子比計，優選包含50%以上的具有前述特定的晶體結構的基板材料，更優選包含70%以上，進一步優選包含90%以上，也可為100%。
(運送程序) 在運送程序中，利用所述載氣來將所述霧運送至基體。作為載氣的種類，只要不阻礙本發明的目的則沒有特別限定，例如可列舉氧、臭氧、氮或氬等非活性氣體或者氫氣或合成氣體等還原氣體等，在本發明中，優選使用氧作為載氣。作為使用氧的載氣，例如可列舉空氣、氧氣、臭氧氣體等，特別優選氧氣和/或臭氧氣體。另外，載氣的種類可以為一種，也可以為兩種以上，還可以進一步使用改變了載氣濃度的稀釋氣體(例如10倍稀釋氣體等)等作為第二載氣。另外，載氣的供給部位不僅可以為一處，也可以為兩處以上。在本發明中，在使用霧化室、供給管和成膜室的情況下，優選在所述霧化室和所述供給管上分別設置載氣的供給部位，更優選在所述霧化室上設置載氣的供給部位，在所述供給管上設置稀釋氣體的供給部位。另外，載氣的流量沒有特別限定，優選為0.01～20L/分鐘，更優選為1～10L/分鐘。在稀釋氣體的情況下，稀釋氣體的流量優選為0.001～5L/分鐘，更優選為0.1～3L/分鐘。
(成膜程序) 在成膜程序中，通過使所述霧在所述基材的表面附近進行反應，從而在所述基體的表面的一部分或全部進行成膜。所述反應只要是由所述霧化液滴形成膜的熱反應則沒有特別限定，只要是能夠利用熱使所述霧進行反應即可，反應條件等也是只要不阻礙本發明的目的則沒有特別限定。在本程序中，所述熱反應通常是在溶劑的蒸發溫度以上的溫度進行，但優選在不太高的溫度以下。在本發明中，所述熱反應優選在1200℃以下進行，更優選在300℃～700℃或750℃～1200℃的溫度進行，最優選在350℃～600℃或750℃～1100℃進行。另外，只要不阻礙本發明的目的，則熱反應可在真空下、非氧氣氛下、還原氣體氣氛下以及氧化氣氛下的任一氣氛下進行，另外，也可以在大氣壓下、加壓下以及減壓下的任一條件下進行，在本發明中，優選在氧化氣氛下進行，還優選在大氣壓下進行，更優選在氧化氣氛下且在大氣壓下進行。另外，“氧化氣氛”只要是能夠通過所述熱反應來形成所述結晶性氧化物膜的氣氛則沒有特別限定。例如，可列舉使用包含氧的載氣或使用由包含氧化劑的原料溶液構成的霧來形成氧化氣氛等。另外，膜厚能夠通過調整成膜時間來進行設定，在本發明中，膜厚優選為1nm～1mm，膜厚為1nm～100μm的情況進一步提高半導體特性，因而更優選，最優選為1nm～10μm。
在本發明的實施方式中，可以在所述基體上直接進行成膜，也可以在所述基體上層疊與所述結晶性氧化物膜不同的半導體層(例如，n型半導體層、n+型半導體層、n-型半導體層等)、絕緣體層(也包括半絕緣體層)、緩衝層等其他層之後，在所述基體上隔著其他層進行成膜。作為半導體層或絕緣體層，例如可列舉包含所述第13族金屬的半導體層或絕緣體層等。作為緩衝層，例如可列舉包含剛玉結構的半導體層、絕緣體層或導電體層等作為優選的例子。作為所述包含剛玉結構的半導體層，例如可列舉α-Fe 2O 3、α-Ga 2O 3或α-Al 2O 3等。所述緩衝層的層疊方法沒有特別限定，可以與前述p型氧化物半導體的形成方法相同。
此外，在本發明的實施方式中，優選在所述結晶性氧化物膜的成膜前或成膜後形成n型半導體層。更具體而言，在所述半導體裝置的製造方法中，優選至少包含層疊所述結晶性氧化物膜(p型半導體層)和n型半導體層的程序。n型半導體層的形成方法沒有特別限定，可以是公知的方法，在本發明中，優選霧化CVD法。所述n型半導體層優選以氧化物半導體為主成分，更優選以包含元素週期表第13族金屬(例如Al、Ga、In、Tl等)的氧化物半導體為主成分。另外，所述n型半導體層優選以結晶性氧化物半導體為主成分，更優選以包含Ga的結晶性氧化物半導體為主成分，最優選以具有剛玉結構且包含Ga的結晶性氧化物半導體為主成分。此外，“主成分”是指相對於n型半導體層的所有成分，以原子比計，優選包含50%以上的所述氧化物半導體，更優選包含70%以上，進一步優選包含90%以上，也可為100%。
此外，根據上述優選的製造方法，能夠適合得到層疊結構體，所述層疊結構體的特徵在於，至少具備：第一結晶性氧化物膜，以選自鋁、銦及鎵中的一種或兩種以上的金屬的氧化物為主成分；以及第二結晶性氧化物膜，形成在該第一結晶性氧化物膜上，所述第一結晶性氧化物膜的主面為相對於c面傾斜的面，所述第二結晶性氧化物膜包含鎵和元素週期表第9族金屬，所述元素週期表第9族金屬在所述第二結晶性氧化物膜中的所有金屬元素中的原子比為23%以下。
通過上述優選的製造方法得到的具有特定組成的結晶性氧化物膜在工業上有用，另外，半導體特性優異。根據上述優選的製造方法，能夠得到所述結晶性氧化物膜的電阻率的溫度特性帶有半導體性質的結晶性氧化物膜。更具體而言，已知所述結晶性氧化物膜的電阻率隨著溫度上升而減少。另外，根據上述優選的製造方法，作為所述結晶性氧化物膜，能夠得到除了上述半導體特性以外還具有p型導電類型的所述結晶性氧化物膜。在此，“p型”是指利用霍爾效應測量、掃描靜電電容顯微鏡(SCM：Scanning Capacitance Microscopy)或掃描非線性介電常數顯微鏡(SNDM：Scanning Nonlinear Dielectric Microscopy)等判定的載流子類型。所述結晶性氧化物膜的載流子密度(通過霍爾效應測量得到的半導體膜中的載流子密度)的下限沒有特別限定，優選為約1.0×10 15/cm 3以上，更優選為約1.0×10 18/cm 3以上。在本發明的實施方式中，即使在包含元素週期表第9族金屬的情況下，也能夠得到載流子密度為5.0×10 19/cm 3以下且具有p型導電類型的結晶性氧化物膜。特別是，通過將膜中的金屬元素中的Ir比率設為10%以下，能夠得到上述那樣優選的載流子密度的結晶性氧化物膜。另外，在本發明的實施方式中，通過將膜中的金屬元素中的Ir比率設為9.5%以下，能夠得到載流子密度為2.0×10 19/cm 3以下的結晶性氧化物膜。此外，膜中的金屬元素中的Ir比率的下限沒有特別限定，例如為5%以上，優選為6.8%以上。
通過將上述的主面及所述第9族金屬與鎵的含有率設為優選的範圍，從而能夠將所述結晶性氧化物膜的溫度特性設為半導體特性，關於這一點使用實施例進行如下說明。
在本實施例中，按照上述製造方法，使用圖1所示的霧化CVD裝置，在表面形成有m面α-Ga 2O 3膜的藍寶石基板上進行α-(Ir，Ga) 2O 3膜的成膜。改變膜中的銥的含有比率進行成膜，得到表1所示的特性的α-(Ir，Ga) 2O 3膜。此外，關於實施例2的膜，將X射線衍射測定的結果示於圖12。另外，膜中的Ir比率利用能量分散型X線分光法(EDS：Energy Dispersive X -ray Spectroscopy)來算出。另外，載流子類型通過霍爾效應測定來確認。此外，實施例2中得到的結晶性氧化物膜的載流子密度為1.0×10 17/cm 3，表面粗糙度(Ra)為1.2nm。另外，進行截面TEM(透射電子顯微鏡)觀察的結果可知，得到良好的膜狀的α-(Ir，Ga) 2O 3。另外，溫度特性通過測定電阻率的溫度依賴性來確認。此外，在實施例1中，表面粗糙度(Ra)等的結果也為與實施例2同等的結果。將在常溫至250℃的範圍內測定實施例1、實施例2和比較例1的電阻率的溫度依賴性的結果分別示於圖2、圖3和圖4。根據圖2～圖4的結果，算出在溫度特性中呈現半導體行為的Ir比率的範圍，其結果可知在斜率從正變為負的Ir比率23%以下的情況下，溫度特性呈現半導體行為。這樣的邊界值是實際製作m面的α-(Ir，Ga) 2O 3膜後首次明確的新發現。通過設定為這樣的優選的範圍，能夠得到作為半導體裝置的p型半導體層有用的m面的α-(Ir，Ga) 2O 3膜。另外，為了確認再現性而進一步進行實驗的結果，確認到在膜中的金屬元素中的Ir比率為9.5%、11.7%以及14.3%的情況下，也成為與實施例1及實施例2同樣的載流子類型、電阻率的溫度特性以及表面粗糙度(Ra)。此外，在膜中的金屬元素中的Ir比率為9.5%的情況下，載流子密度為1.98×10 19/cm 3。
[表1]
膜中的Ir比率 載流子 類型 溫度特性 膜厚 帶隙(eV)※推定
實施例1 20.5%(α-(Ir 0.205，Ga 0.795) P 帶有半導體性質 123 4.7
實施例2 6.8%(α-(Ir 0.068，Ga 0.932) P 帶有半導體性質 105 5.1
比較例1 54.6%(α-(Ir 0.546，Ga 0.454) P 帶有金屬性質 117 3.9
由這些實施例1和實施例2的結果可知，通過作為第一層，例如進行Ir比率為10%以下的α-(Ir，Ga) 2O 3膜的成膜，作為第二層，進行Ir比率比第一層的Ir比率大的α-(Ir，Ga) 2O 3膜的成膜，由此得到結晶性更好且作為p型半導體層有用的第二結晶性氧化物膜。在本發明的實施方式中，也可以以第二層的Ir比率大於第一層的Ir比率的方式進行第一結晶性氧化物膜和第二結晶性氧化物膜的成膜。將這樣成膜時的膜深度與膜中的Ir比率(Ir/(Ga+Ir))的值(%)之間的關係以實施例3和實施例4的形式示於圖13。
以上述方式得到的結晶性氧化物膜例如能夠作為p型半導體層用於半導體裝置，尤其對功率器件有用。通過將所述結晶性氧化物膜和/或層疊結構體用於半導體裝置，能夠抑制粗糙散射，並且能夠使半導體裝置的溝道遷移率優異。另外，半導體裝置可分為在半導體層的單面側形成有電極的橫向元件(橫向器件)和在半導體層的正背兩面側分別具有電極的縱向元件(縱向器件)，在本發明中，均能夠適合用於橫向器件和縱向器件，其中，優選用於縱向器件。作為所述半導體裝置，例如可列舉肖特基勢壘二極體(SBD)、結勢壘肖特基二極體(JBS)、金屬半導體場效應電晶體(MESFET)、高電子遷移率電晶體(HEMT)、金屬氧化膜半導體場效應電晶體(MOSFET)、靜電感應電晶體(SIT)、結型場效應電晶體(JFET)、絕緣閘型雙極電晶體(IGBT)或發光二極體等。
在圖5～圖7中示出將所述結晶性氧化物膜用於p型半導體層的例子。此外，n型半導體層可以是主成分與所述結晶性氧化物膜的主成分相同且包含n型摻雜劑的層，也可以是主成分等與所述結晶性氧化物膜的主成分等不同的n型半導體層。在本發明的實施方式中，優選所述n型半導體層的主成分與所述結晶性氧化物膜的主成分不同的n型半導體層。另外，所述n型半導體例如通過調整n型摻雜劑的含量而適宜用作n-型半導體層、n+型半導體層等。
圖5表示本發明的優選的半導體裝置的一例。圖5的半導體裝置是金屬氧化膜半導體場效應電晶體(MOSFET)，具備n+型半導體層(漏極層)1、n-型半導體層(漂移層)2、p+型半導體層(深p層)6、p-型半導體層(溝道層)7、n+型半導體層(n+型源極層)11、閘絕緣膜13、閘電極3、p+型半導體層16、源電極24及漏電極26。此外，p+型半導體層(深p層)6的至少一部分埋設在所述n-型半導體層2內直至比閘電極3的埋設下端部3a更深的位置為止。對於圖5的半導體裝置的開啟狀態，在所述源電極24與所述漏電極26之間施加電壓，對所述閘電極3施加相對於所述源電極24為正的電壓時，在所述p-型半導體層7與閘絕緣膜13的介面形成溝道，從而實現接通。對於關閉狀態，通過將所述閘電極3的電壓設為0V，不能形成溝道，從而實現斷開。另外，在圖5的半導體裝置中，p+型半導體層6比閘電極3更深地埋入到n-型半導體層2。通過設為這樣的構成，能夠緩和閘電極下部附近的電場，能夠使閘絕緣膜13、n-型半導體層2內的電場分佈變得更加良好。此外，在本發明中，作為p+型半導體層(深p層)6，優選使用所述結晶性氧化物膜。
所述閘電極、所述源電極及所述漏電極(以下，也簡稱為“電極”)的材料只要是能夠分別用作電極的材料，則沒有特別限定，可以是導電性無機材料，也可以是導電性有機材料。在本發明中，所述電極的材料優選為金屬、金屬化合物、金屬氧化物、金屬氮化物。作為所述金屬，優選例如可列舉選自元素週期表第4族～第11族中的至少一種金屬等。作為元素週期表第4族金屬，例如可列舉鈦(Ti)、鋯(Zr)、鉿(Hf)等。作為元素週期表第5族金屬，例如可列舉釩(V)、鈮(Nb)、鉭(Ta)等。作為元素週期表第6族金屬，例如可列舉選自鉻(Cr)、鉬(Mo)和鎢(W)等中的一種或兩種以上的金屬等。作為元素週期表第7族金屬，例如可列舉錳(Mn)、鎝(Tc)、錸(Re)等。作為元素週期表第8族金屬，例如可列舉鐵(Fe)、釕(Ru)、鋨(Os)等。作為元素週期表第9族金屬，例如可列舉鈷(Co)、銠(Rh)、銥(Ir)等。作為元素週期表第10族金屬，例如可列舉鎳(Ni)、鈀(Pd)、鉑(Pt)等。作為元素週期表第11族金屬，例如可列舉銅(Cu)、銀(Ag)、金(Au)等。
所述電極的形成方法沒有特別限定，例如可列舉公知的方法等。更具體而言，例如可列舉乾法或濕法等。作為乾法，例如可列舉濺射、真空蒸鍍、CVD等公知的方法。作為濕法，例如可列舉網版印刷或模塗等。
所述閘絕緣膜(層間絕緣膜)的構成材料沒有特別限定，可以是公知的材料。作為所述閘絕緣膜的材料，例如可列舉SiO 2膜、SiON膜、AlON膜、AlN膜、Al 2O 3膜、HfO 2膜、磷添加SiO 2(PSG) 膜、硼添加SiO 2膜、磷硼添加SiO 2膜(BPSG膜) 等。作為所述閘絕緣膜的形成方法，例如可列舉CVD法、大氣壓CVD法、等離子體CVD法、ALD法、霧化CVD法等。在本發明的實施方式中，優選所述閘絕緣膜的形成方法為霧化CVD法或大氣壓CVD法。另外，所述閘電極的構成材料沒有特別限定，可以是公知的電極材料。作為所述閘電極的構成材料，例如可列舉上述的所述源電極的構成材料等。所述閘電極的形成方法沒有特別限定。作為所述閘電極的形成方法，具體而言，例如可列舉乾法或濕法等。作為乾法，例如可列舉濺射、真空蒸鍍、CVD等。作為濕法，例如可列舉網版印刷或模塗等。所述n+型半導體層1及所述n-型半導體層2的材料可以與上述n型半導體層的材料相同。
圖5的半導體裝置的各層的形成方法只要不阻礙本發明的目的則沒有特別限定，可以是公知的方法。例如，可列舉通過真空蒸鍍法、CVD法、濺射法、各種塗覆技術等進行成膜後通過光刻法進行圖案化的方法、或者使用印刷技術等直接進行圖案化的方法等，在本發明中，優選霧化CVD法。
圖6表示本發明的優選的半導體裝置的另一例。圖6的半導體裝置是金屬氧化膜半導體場效應電晶體(MOSFET)，在p+型半導體層(深p層)6與n-型半導體層(漂移層)2之間設置有i型半導體層28，這一點與圖5的半導體裝置不同。i型半導體層28只要是載流子密度比n-型半導體層2的載流子密度小的層，則沒有特別限定。在本發明的實施方式中，作為所述p+型半導體層6，優選使用所述結晶性氧化物膜。在本發明的實施方式中，優選所述i型半導體層28的主成分與n-型半導體層2的主成分相同。
圖7表示本發明的優選的半導體裝置的另一例。圖7的半導體裝置是金屬氧化膜半導體場效應電晶體(MOSFET)，在閘底部附近具備p型半導體層27，這一點與圖6的半導體裝置不同。所述p型半導體層27優選包含與作為所述p-型半導體層(溝道層)7的主成分的p型氧化物半導體不同的p型氧化物半導體作為主成分。在本發明中，所述p型半導體層27的主成分也可以與所述p+型半導體層6的主成分相同。
關於本發明的半導體裝置，除了上述事項以外，還進一步使用公知的方法，適合作為功率模組、逆變器或轉換器使用，而且，例如適合用於使用了電源裝置的半導體系統等。能夠通過使用公知的方法，將所述半導體裝置與佈線圖案等連接等來製作所述電源裝置。圖9表示電源系統的例子。圖9使用多個所述電源裝置171、172和控制電路173來構成電源系統170。如圖10所示，可將所述電源系統170與電子電路181組合而用於系統裝置180。此外，將電源裝置的電源電路圖的一例示於圖11。圖11示出由功率電路和控制電路構成的電源裝置的電源電路，通過逆變器192(MOSFET：由A～D構成)以高頻切換DC電壓而轉換成AC後，用變壓器193實施絕緣及變壓，用整流MOSFET 194進行整流後，通過DCL 195(平滑用線圈L1、L2)及電容器進行平滑，輸出直流電壓。此時，用電壓比較器197比較輸出電壓與基準電壓，利用PWM控制電路196控制逆變器192和整流MOSFET 194以形成期望的輸出電壓。
在本發明中，優選所述半導體裝置為功率卡(power card)，包含冷卻器和絕緣部件，更優選在所述半導體層的兩側至少隔著所述絕緣部件分別設置有所述冷卻器，最優選在所述半導體層的兩側分別設置有散熱層，在散熱層的外側至少隔著所述絕緣部件分別設置有所述冷卻器。圖8表示作為本發明的優選的實施方式之一的功率卡。圖8的功率卡是雙面冷卻型功率卡201，具備冷媒管202、間隔件203、絕緣板(絕緣間隔件)208、樹脂封裝部209、半導體晶片301a、金屬傳熱板(突出端子部)302b、散熱器和電極303、金屬傳熱板(突出端子部)303b、焊料層304、控制電極端子305、接合線308。冷媒管202的厚度方向截面具有由多個分隔壁221劃定的多個流路222，該多個分隔壁221彼此隔開規定間隔沿流路方向延伸。根據這種優選的功率卡，能夠實現更高的散熱性，並且能夠滿足更高的可靠性。
半導體晶片301a通過焊料層304接合於金屬傳熱板302b的內側的主面上，在半導體晶片301a的剩餘的主面上，通過焊料層304接合有金屬傳熱板(突出端子部)302b，由此在IGBT的集電極面和發射極面以所謂的反向並聯方式連接有飛輪二極體301b的陽極電極面和陰極電極面。作為金屬傳熱板(突出端子部) 302b及303b的材料，例如可列舉Mo或W。金屬傳熱板(突出端子部) 302b及303b具有吸收半導體晶片301a與飛輪二極體301b的厚度差的厚度差，由此金屬傳熱板302b及303b的外表面為平面。
樹脂封裝部209例如由環氧樹脂構成，以覆蓋這些金屬傳熱板302b及303b的側面的方式進行模制化，半導體晶片301a和飛輪二極體301b由樹脂封裝部209進行模制化。但是，金屬傳熱板302b及303b的外主面即接觸受熱面完全露出。金屬傳熱板(突出端子部) 302b及303b從樹脂封裝部209向圖8中的右方突出，作為所謂的引線框端子的控制電極端子305連接例如形成有IGBT的半導體晶片301a的閘(控制)電極面和控制電極端子305。
作為絕緣間隔件的絕緣板208例如由氮化鋁膜構成，但也可以是其他絕緣膜。絕緣板208完全覆蓋金屬傳熱板302b及303b並密接在一起，但是絕緣板208與金屬傳熱板302b及303b可以僅接觸，也可以塗布矽脂等良好導熱材，還可以通過各種方法使它們接合。另外，可以通過陶瓷噴鍍等形成絕緣層，也可以將絕緣板208接合在金屬傳熱板上，還可以將絕緣板208接合或形成在冷媒管上。
冷媒管202通過將利用拉拔成形法或擠壓成形法對鋁合金進行成型而成的板材切斷為所需的長度來製作。冷媒管202的厚度方向截面具有由多個分隔壁221劃定的多個流路222，該多個分隔壁221彼此隔開規定間隔沿流路方向延伸。間隔件203可以是例如焊料合金等軟質金屬板，也可以是通過塗布等形成於金屬傳熱板302b及303b的接觸面的膜(film)。這種軟質的間隔件203的表面容易變形，適應於樹脂封裝部209的微小凹凸或翹曲、冷媒管202的微小凹凸或翹曲，從而降低熱電阻。此外，可以在間隔件203的表面等塗布公知的導熱性良好的潤滑脂等，也可以省略間隔件203。 產業上的可利用性
本發明的的實施方式中的結晶性氧化物膜可用於半導體(例如化合物半導體電子器件等)、電子部件及電氣設備部件、光學及電子照片關聯裝置、工業部件等所有領域，由於p型半導體特性優異，因此對半導體裝置等特別有用。
1:n+型半導體層 2:n-型半導體層(漂移層) 3:閘電極 3a:埋設下端部 6:p+型半導體層(深p層) 7:p-型半導體層(溝道層) 11:n+型半導體層 13:閘絕緣膜 16:p+型半導體層 24:源電極 26:漏電極 27:p型半導體層 28:i型半導體層 29:霧化CVD裝置 30:基板 32a:載氣供給裝置 32b:載氣(稀釋)供給裝置 33a:流量調節閥 33b:流量調節閥 34:霧產生源 34a:原料溶液 34b:霧 35:容器 35a:水 36:超聲波振子 37:供給管 38:加熱器 40:成膜室 170:電源系統 171:電源裝置 172:電源裝置 173:控制電路 180:系統裝置 181:電子電路 182:電源系統 192:逆變器 193:變壓器 194:整流MOSFET 195:DCL 196:PWM控制電路 197:電壓比較器 201:雙面冷卻型功率卡 202:冷媒管 203:間隔件 208:絕緣板(絕緣間隔件) 209:樹脂封裝部 221:分隔壁 222:流路 301a:半導體晶片 301b:飛輪二極體 302b:金屬傳熱板(突出端子部) 303:散熱器和電極 303b:金屬傳熱板(突出端子部) 304:焊料層 305:控制電極端子 308:接合線
圖1是在實施例中使用的成膜裝置(霧化CVD裝置)的概略構成圖。 圖2是表示實施例中的電阻率的溫度依賴性的測定結果的圖。 圖3是表示實施例中的電阻率的溫度依賴性的測定結果的圖。 圖4是表示比較例中的電阻率的溫度依賴性的測定結果的圖。 圖5是示意性地表示本發明的實施方式中的優選的半導體裝置的剖視圖。 圖6是示意性地表示本發明的實施方式中的優選的半導體裝置的剖視圖。 圖7是示意性地表示本發明的實施方式中的優選的半導體裝置的剖視圖。 圖8是示意性地表示功率卡的優選的一例的圖。 圖9是示意性地表示電源系統的優選的一例的圖。 圖10是示意性地表示系統裝置的優選的一例的圖。 圖11是示意性地表示電源裝置的電源電路圖的優選的一例的圖。 圖12是表示實施例中的XRD測定結果的圖。 圖13是表示實施例中的膜深度與由盧瑟福背散射光譜法(RBS)測定的Ir比率(Ir/(Ga+Ir))的值(%)之間的關係的圖。

Claims (16)

  1. 一種結晶性氧化物膜，以相對於c面傾斜的面為主面，包含鎵和元素週期表第9族金屬， 其中，所述元素週期表第9族金屬在膜中的所有金屬元素中的原子比為23%以下。
  2. 根據請求項1所述的結晶性氧化物膜，其中，所述結晶性氧化物膜具有剛玉結構。
  3. 根據請求項1或2所述的結晶性氧化物膜，其中，所述主面為與c面正交的面。
  4. 根據請求項1至3中任一項所述的結晶性氧化物膜，其中，所述主面為m面。
  5. 根據請求項1至4中任一項所述的結晶性氧化物膜，其中，所述元素週期表第9族金屬包含銥。
  6. 根據請求項1至5中任一項所述的結晶性氧化物膜，其中，所述結晶性氧化物膜的電阻率隨著溫度上升而減少。
  7. 根據請求項1至6中任一項所述的結晶性氧化物膜，其中，所述元素週期表第9族金屬在所述結晶性氧化物膜中的原子比為10%以下。
  8. 根據請求項1至7中任一項所述的結晶性氧化物膜，其中，所述結晶性氧化物膜的膜厚為100nm以上。
  9. 根據請求項1至8中任一項所述的結晶性氧化物膜，其中，所述結晶性氧化物膜的表面粗糙度Ra為10nm以下。
  10. 根據請求項1至9中任一項所述的結晶性氧化物膜，其中，所述結晶性氧化物膜具有p型導電類型。
  11. 根據請求項1至10中任一項所述的結晶性氧化物膜，其中，所述結晶性氧化物膜的帶隙為5.0eV以上。
  12. 一種層疊結構體，至少具備： 第一結晶性氧化物膜，以選自鋁、銦及鎵中的一種或兩種以上的金屬的氧化物為主成分；以及 第二結晶性氧化物膜，形成在該第一結晶性氧化物膜上， 其中，所述第一結晶性氧化物膜的主面為相對於c面傾斜的面，所述第二結晶性氧化物膜包含鎵和元素週期表第9族金屬，所述元素週期表第9族金屬在所述第二結晶性氧化物膜中的所有金屬元素中的原子比為23%以下。
  13. 根據請求項12所述的層疊結構體，其中，所述第一結晶性氧化物膜具有剛玉結構。
  14. 一種半導體裝置，至少具備：請求項1至11中任一項所述的結晶性氧化物膜或者請求項12或13所述的層疊結構體；以及電極。
  15. 根據請求項14所述的半導體裝置，其中，所述半導體裝置為功率器件。
  16. 一種半導體系統，具備半導體裝置，所述半導體裝置為請求項14或15所述的半導體裝置。
TW112104313A 2022-02-09 2023-02-07 結晶性氧化物膜、層疊結構體、半導體裝置及半導體系統 TW202346211A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2022-018494 2022-02-09
JP2022018494 2022-02-09
JP2023011846A JP2023116406A (ja) 2022-02-09 2023-01-30 結晶性酸化物膜、積層構造体および半導体装置
JP2023-011846 2023-01-30

Publications (1)

Publication Number Publication Date
TW202346211A true TW202346211A (zh) 2023-12-01

Family

ID=85222323

Family Applications (1)

Application Number Title Priority Date Filing Date
TW112104313A TW202346211A (zh) 2022-02-09 2023-02-07 結晶性氧化物膜、層疊結構體、半導體裝置及半導體系統

Country Status (4)

Country Link
US (1) US20230253462A1 (zh)
EP (1) EP4239110A1 (zh)
KR (1) KR20230120608A (zh)
TW (1) TW202346211A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4831940B2 (ja) 2004-05-24 2011-12-07 株式会社光波 半導体素子の製造方法
JP5948581B2 (ja) 2011-09-08 2016-07-06 株式会社Flosfia Ｇａ２Ｏ３系半導体素子
JP5343224B1 (ja) 2012-09-28 2013-11-13 Ｒｏｃａ株式会社 半導体装置および結晶
TWI830750B (zh) * 2018-07-12 2024-02-01 日商Ｆｌｏｓｆｉａ股份有限公司 半導體裝置及半導體系統
JP7315137B2 (ja) * 2018-12-26 2023-07-26 株式会社Flosfia 結晶性酸化物膜

Also Published As

Publication number Publication date
US20230253462A1 (en) 2023-08-10
EP4239110A1 (en) 2023-09-06
KR20230120608A (ko) 2023-08-17

Similar Documents

Publication Publication Date Title
CN111383911B (zh) 结晶性氧化物膜、半导体装置及半导体系统
CN111384158B (zh) 结晶性氧化物半导体、半导体装置及半导体系统
US20220367674A1 (en) Semiconductor device and method of manufacturing semiconductor device
TW202147529A (zh) 半導體元件及半導體裝置
WO2022030647A2 (ja) 酸化物半導体及び酸化物半導体を含む半導体装置
US12191372B2 (en) Crystal, semiconductor element and semiconductor device
WO2021010237A1 (ja) 酸化物半導体膜及び半導体装置
JP7612145B2 (ja) 半導体素子
JP7612136B2 (ja) 半導体素子および半導体装置
CN115053355A (zh) 半导体元件和半导体装置
TW202346211A (zh) 結晶性氧化物膜、層疊結構體、半導體裝置及半導體系統
CN111357117A (zh) 半导体装置
CN116575119A (zh) 结晶性氧化物膜、层叠结构体、半导体装置及半导体系统
JP7478334B2 (ja) 半導体素子および半導体装置
TW202221924A (zh) 半導體裝置
JP2023143723A (ja) 積層構造体および半導体装置
CN111357119B (zh) 半导体装置
JP2023116406A (ja) 結晶性酸化物膜、積層構造体および半導体装置
JP2024143321A (ja) 結晶性酸化物膜及び積層構造体
JP2024143319A (ja) 積層構造体
JP7510123B2 (ja) 半導体装置
US20220310798A1 (en) Electrically-conductive metal oxide film, semiconductor element and semiconductor device
WO2022080335A1 (ja) 半導体装置
TW202140867A (zh) 半導體裝置
TW202133435A (zh) 半導體裝置