TW202125703A - 絕緣層上覆矽的製造方法 - Google Patents
絕緣層上覆矽的製造方法 Download PDFInfo
- Publication number
- TW202125703A TW202125703A TW108147683A TW108147683A TW202125703A TW 202125703 A TW202125703 A TW 202125703A TW 108147683 A TW108147683 A TW 108147683A TW 108147683 A TW108147683 A TW 108147683A TW 202125703 A TW202125703 A TW 202125703A
- Authority
- TW
- Taiwan
- Prior art keywords
- silicon wafer
- wafer
- polishing
- silicon
- oxide layer
- Prior art date
Links
- 229910052710 silicon Inorganic materials 0.000 title claims abstract description 109
- 239000010703 silicon Substances 0.000 title claims abstract description 109
- 238000004519 manufacturing process Methods 0.000 title abstract description 11
- 239000012212 insulator Substances 0.000 title abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 108
- 238000000034 method Methods 0.000 claims abstract description 50
- 238000005498 polishing Methods 0.000 claims description 79
- 230000008569 process Effects 0.000 claims description 27
- 238000002788 crimping Methods 0.000 claims description 15
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 14
- 239000011159 matrix material Substances 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 10
- 238000007781 pre-processing Methods 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 4
- 230000003647 oxidation Effects 0.000 claims description 4
- 238000007254 oxidation reaction Methods 0.000 claims description 4
- 238000001039 wet etching Methods 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 description 134
- 239000000126 substance Substances 0.000 description 25
- 238000007517 polishing process Methods 0.000 description 22
- 239000000243 solution Substances 0.000 description 10
- 238000009413 insulation Methods 0.000 description 6
- 238000002203 pretreatment Methods 0.000 description 5
- 239000007789 gas Substances 0.000 description 4
- 239000000377 silicon dioxide Substances 0.000 description 4
- 235000012239 silicon dioxide Nutrition 0.000 description 4
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 238000001035 drying Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 239000002105 nanoparticle Substances 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 238000000576 coating method Methods 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- 239000012943 hotmelt Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 239000012670 alkaline solution Substances 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- -1 for example Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
Images
Landscapes
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
一種形成絕緣層上覆矽的方法，包含下述步驟。提供第一矽晶圓及第二矽晶圓；形成氧化層在第一矽晶圓或第二矽晶圓上；壓接第一矽晶圓至第二矽晶圓以形成壓接結構，壓接結構由上至下為第二矽晶圓、氧化層及第一矽晶圓；減薄第二矽晶圓，減薄後的第二矽晶圓位於氧化層上，從而壓接結構具有由減薄後的第二矽晶圓提供的上表面及由第一矽晶圓提供的下表面；以及同時拋光上表面及下表面。
Description
本發明有關於一種絕緣層上覆矽的製造方法，特別有關於一種雙面同時拋光的製程。
因應日益微小化的電子元件之需求，已有許多種類的元件使用絕緣層上覆矽(Silicon On Insulator；SOI)作為襯底材料，如射頻元件、互補式金屬氧化物半導體(CMOS)元件、功率(Power)元件及微機電感測(MEMS)元件等，用以提升元件性能與克服微小化後產生的寄生電容、漏電流、輻射等相關問題。然而隨著科技不斷地發展，在元件設計上所要求的線寬也越來越小，除了製程與設備上需要相對應的技術提升，襯底材料的表面平坦度也需要跟著提升。
絕緣層上覆矽的基本組成為支撐晶圓(Handle Wafer)、元件層(Device Layer)，以及位於支撐晶圓與元件層中間的氧化層。依照電路元件的需求，元件層的厚度可為數十微米、數微米或者次微米等級。元件層將用在電路元件的製作，若是元件層的平坦度不佳，將會增加後續電路製作的挑戰。舉例來說，增加線寬微小化的難度以及降低元件的電性表現。因此極需要一種具有高平坦度之絕
緣層上覆矽的製造方法。
在本揭露內容的各種實施例中，提出一種在基板的雙面進行同時拋光的方式，基板可為用於形成絕緣層上覆矽的支撐晶圓，亦可為絕緣層上覆矽，以製作具有高平坦度之絕緣層上覆矽。
在本揭露內容的各種實施例中，一種形成絕緣層上覆矽的方法，包含：提供第一矽晶圓及第二矽晶圓；形成氧化層在第一矽晶圓或第二矽晶圓上；壓接第一矽晶圓至第二矽晶圓以形成壓接結構，壓接結構由上至下為第二矽晶圓、氧化層及第一矽晶圓；減薄第二矽晶圓，減薄後的第二矽晶圓位於氧化層上，從而壓接結構具有由減薄後的第二矽晶圓提供的上表面及由第一矽晶圓提供的下表面；以及同時拋光上表面及下表面。
在本揭露內容的多個實施例中，所述方法進一步包含：在同時拋光上表面及下表面之前，執行前處理在上表面或下表面，其中前處理包括濕蝕刻、乾蝕刻、拋光或上述組合。
在本揭露內容的多個實施例中，同時拋光上表面及下表面包含：從上表面及下表面上移除第一部份基質。
在本揭露內容的多個實施例中，在同時拋光上表面及下表面之後，執行微拋光在上表面，其中從上表面上移除第二部份基質，第二部份基質的重量少於第一部份基質
的重量。
在本揭露內容的多個實施例中，所述方法進一步包含：在形成氧化層在第一矽晶圓或第二矽晶圓上之前，同時拋光第一矽晶圓的上表面及下表面，其中從第一矽晶圓的上表面及下表面上移除第三部份基質。
在本揭露內容的多個實施例中，所述方法進一步包含：在同時拋光第一矽晶圓的上表面及下表面之後，執行微拋光在第一矽晶圓的上表面，其中從第一矽晶圓的上表面上移除第四部份基質，第四部份基質的重量少於第三部份基質的重量。
在本揭露內容的多個實施例中，所述方法進一步包含：在同時拋光第一矽晶圓的上表面及下表面之前，執行前處理在第一矽晶圓的上表面及下表面，其中前處理包括濕蝕刻、乾蝕刻、拋光或上述組合。
在本揭露內容的多個實施例中，氧化層係由氧化矽製成。
在本揭露內容的多個實施例中，形成氧化層包含使用熱氧化製程。
在本揭露內容的多個實施例中，減薄後的第二矽晶圓實質上覆蓋氧化層。
以下將以實施方式對上述之說明做詳細的描述，並對本揭露之技術方案提供更進一步的解釋。
10、10’、10”‧‧‧晶圓
10T、10B‧‧‧表面
14‧‧‧支撐晶圓
15‧‧‧元件晶圓
15A‧‧‧元件層
16‧‧‧氧化層
50‧‧‧下拋光墊
60‧‧‧夾具
70‧‧‧上拋光墊
300‧‧‧平坦化前處理
400‧‧‧雙面化學機械拋光裝置
450‧‧‧壓接結構
500‧‧‧絕緣層上覆矽
M100‧‧‧方法
為使本揭露之上述和其他目的、特徵、優點與實施例能更明顯易懂，請詳閱以下的詳細敘述並搭配對應的圖式。
第1A圖至第1D圖繪示根據本發明之實施例的雙面拋光製程之各階段。
第2A至第2C圖繪示根據本發明的實施例之製作絕緣層上覆矽的各個階段。
第3A至第3C圖繪示根據本發明的實施例之製作絕緣層上覆矽的各個階段。
第4A至第4B圖繪示根據本發明的實施例之製作絕緣層上覆矽的各個階段。
第5A至第5B圖繪示根據本發明的實施例之製作絕緣層上覆矽的各個階段。
第6A至6B圖分別展示根據本發明的實施例之元件層的表面。
第7圖繪示根據本發明內容之製造絕緣層上覆矽的方法流程圖。
在實施方式與申請專利範圍中，除非內文中對於冠詞有所特別限定，否則「一」與「該」可泛指單一個或複數個。
關於本文中所使用之「約」、「大約」或「大致」的用語一般通常係指數值之誤差或範圍約百分之二十
以內，較佳地是約百分之十以內，更佳地則是約百分五之以內。
本發明內容係針對絕緣層上覆矽以及用於形成絕緣層上覆矽的支撐晶圓，進行雙面拋光製程(Double Side Polish；DSP)，根據本發明內容所揭示的雙面拋光製程包含平坦化前處理以及雙面化學機械拋光(Double Side Polish-Chemical Mechanical Polishing；DSP-CMP)。
雙面化學機械拋光有別於傳統單面化學機械拋光。傳統單面化學機械拋光必須先進行晶圓貼片動作，舉例來說，晶圓的背面以一層熱融蠟黏著於晶圓基座上，再進行單面化學機械拋光。當單面化學機械拋光完成之後，晶圓必經由拆卸(De-Mount)動作，例如，晶圓脫附晶圓基座上的熱融蠟，此動作將導致晶圓接收一應力釋放，惡化了晶圓原拋光面的平整度。本發明內容所揭露的多個實施例，可以免除貼片動作所產生的應力堆積以及原拋光面的不平整度的再現，可獲得高平坦度的絕緣層上覆矽。
第1A圖至第1D圖繪示根據本發明之實施例的雙面拋光製程之各階段。如第1A圖所示，提供晶圓10。晶圓10係從矽晶棒(Silicon Ingot)切割後、經由基本的加工製程，例如，研磨(Grinding)、拋光(Lapping)及清洗等製程，使得晶圓10具有均勻之粗糙面，上表面10T及下表面10B。
接著，如第1B圖所示，針對晶圓10的上表面10T、下表面10B或者二者進行平坦化前處理300。平坦化前處理300係用於移除晶圓10表面上的殘餘損傷層。平坦化前處理300可為濕式、乾式製程、單面化學機械拋光，或者上述組合。
濕式平坦化前處理包含使用鹼溶液，例如，KOH、NaOH、H2O2或者上述組合，依不同比例調配，施加於晶圓10上表面10T及下表面10B，從而得到較平坦且均勻之粗糙面。在一些實施例中，濕式平坦化前處理包含使用酸溶液，例如，HCl、HNO3、H3PO4、H2SO4或者上述組合。
乾式平坦化前處理包含在晶圓表面使用電漿蝕刻(Plasma Etching)或是物理性轟擊(Physical Bombard)。在一些實施例中，電漿蝕刻的氣體來源可為含氟、含氯、含氫的氣體。物理性轟擊的氣體來源可為含惰性氣體的氣體。
上述揭示的平坦化前處理300亦可為結合濕式與乾式製程，針對晶圓的表面進行修飾。順序可先執行濕式製程，再執行乾式製程，或者相反的順序。在一些實施例中，針對晶圓10執行平坦化前處理至少一次。
平坦化前處理亦可包含在晶圓表面執行單面化學機械拋光。詳細地說，執行貼片動作於表面10B，以在表面10T進行單面化學機械拋光。在其他實施例中，先進行濕式製程，再執行單面化學機械拋光。
接收平坦化前處理300後的晶圓10’具有較少損傷層或缺陷中心。接著，如第1C圖所示，將晶圓10傳送至雙面化學機械拋光裝置400，以進行雙面拋光製程。雙面化學機械拋光裝置程400具有上拋光墊70、下拋光墊50及可拆卸的夾具60。在雙面拋光操作期間，上拋光墊、下拋光墊以及夾具60限定了一容置空間，晶圓10’位於上述容置空間中。
上拋光墊70及下拋光墊50的表面具有排水溝槽(未繪示)。在雙面拋光操作期間，以連續式注入之方式，施加化學拋光溶液(slurry)至上拋光墊70及下拋光墊50之間，使其均勻分布於拋光墊50、70及晶圓10’的表面。在一些實施例中，上拋光墊70或下拋光墊50未具有排水溝槽。
化學拋光溶液調配有適當濃度。在一些實施例中，化學拋光溶液的PH值範圍為約7至約12。在其他實施例中，化學拋光溶液含有奈米粒子。舉例來說，奈米粒子可為金屬、金屬氧化物、陶瓷材料等。在其他實施例中，奈米粒子由二氧化矽所製成。
依據不同種類的化學拋光溶液，必須搭配不同的製程參數。舉例來說，拋光時於晶圓雙面的施力(Loading Force)、化學拋光溶液的流速(Flow Rate)、操作溫度與操作時間等。由於晶圓的雙面同時進行拋光操作，晶圓係在施力平衡下進行平坦化，因此可以避免於晶圓背面貼片所導致的應力殘留，亦可避免晶圓脫附貼片的動作，不會
惡化晶圓拋光面的局部(local)平坦度，進而獲得超高平坦度的晶圓10”。
在一些實施例中，化學拋光溶液的PH值範圍較佳為約8至約12。在一些實施例中，雙面的施力範圍較佳為約0.1Kgf/cm2至約1Kgf/cm2。在一些實施例中，化學溶液流速的範圍較佳為約0.5L/min至約15L/min。在一些實施例中，操作的溫度範圍較佳為約15℃至約35℃。在一些實施例中，拋光墊的轉速範圍最佳為約10rpm至約35rpm。在一些實施例中，上拋光墊與下拋光墊的轉向相同，例如，同為順時針。在一些實施例中，上拋光墊與下拋光墊的轉向相反，例如，其中一者為順時針，另一者為逆時針。
藉由如第1A圖至第1D圖的雙面拋光製程，包含平坦化前處理與雙面化學機械拋光操作。獲得具有較高平坦度的晶圓10”。接著，可選作地針對晶圓10”執行微拋光製程(未繪示)。微拋光製程係對晶圓10”的至少一個表面，進行單面拋光製程。微拋光製程的目的在於修飾晶圓10”的表面，移除細小刮傷。在多個實施例中，微拋光製程從晶圓所移除的移除量少於雙面拋光製程從晶圓所移除的移除量。
接下來，使用晶圓10”進行絕緣層上覆矽的製作。第2A圖至第5B圖繪示根據本發明的實施例之製作絕緣層上覆矽的各個階段。
如第2A圖及第3A圖所示，將晶圓10”作為
支撐晶圓14。再提供另一晶圓，作為元件晶圓15如第2B圖及第3B圖所示。值得注意的是，支撐晶圓14係接收第1A圖至第1D圖的雙面拋光製程。元件晶圓15可接收或未接收如第1A圖至第1D圖的雙面拋光製程。
如第2C圖及第3C圖所示，在支撐晶圓14或者元件晶圓15上形成氧化層。例如，在支撐晶圓14進行高溫氧化製程，形成高緻密性的二氧化矽層。在其他實施例中，使用高溫氧化製程形成氧化層於元件晶圓15上。在一些實施例中，二氧化矽層的厚度為約0.1um至約20um。在特定實施例中，二氧化矽層的厚度為約0.5um。
接著，如第4A圖及第4B圖所示，在真空環境下將支撐晶圓14及元件晶圓15進行壓接動作。將支撐晶圓14及元件晶圓15對準貼合後，使得氧化層16位於支撐晶圓14與元件晶圓15之間。詳細地說，在形成氧化層16於支撐晶圓14上的狀況(第2C圖)，將支撐晶圓14上的氧化層16壓接至元件晶圓15的表面上，以形成第4A圖所示的壓接結構450。另一種情況，形成氧化層16在元件晶圓15上(第3C圖)，將元件晶圓15上的氧化層16壓接至的支撐晶圓14的表面，形成第4B圖所示的壓接結構450。
在真空環境下將支撐晶圓14及元件晶圓15進行壓接動作之後，針對壓接結構450執行烘烤製程。高溫可以移除晶圓表面的水氣，使得晶圓表面的氫氧基(OH)鍵露出，進而讓支撐晶圓14及元件晶圓15更緊密貼合。在
一些實施例中，溫度範圍為約600℃至約1150℃，壓接結構450置於上述溫度約30至約90分鐘。
接著，如第5A圖及第5B圖所示，減薄元件晶圓15，以形成絕緣層上覆矽500的元件層15A。詳細地說，在一些實施例中，對元件晶圓15執行植入製程(未繪示)，例如，將H+離子植入於距離元件晶圓15的上表面的一深度，從而形成H+離子埋置區。接著，對元件晶圓15執行熱處理，以在元件晶圓15的H+離子埋置區產生分裂。從而分離的元件晶圓15之剩餘部分15A(元件層)餘留在氧化層16上。剩餘部分15A實質上覆蓋氧化層。在一些實施例中，藉由研磨製程來減薄元件晶圓15，以形成減薄後的元件晶圓15A，且減薄後的元件晶圓15A實質上覆蓋氧化層。
在一些實施例中，絕緣層上覆矽500可以進一步包含其他半導體層或絕緣層，例如，多晶矽層，設置於氧化層與支撐晶圓之間。
接著，同時拋光絕緣層上覆矽500的上表面及下表面。詳細地說，針對絕緣層上覆矽500執行如第1A圖至第1D圖所述的雙面拋光製程。換句話說，先對絕緣層上覆矽500執行平坦化前處理如第1B圖所示，接著執行雙面化學機械拋光操作如第1C圖所示。接著，可選作地執行微拋光製程(未繪示)。相關的操作與步驟已在前文詳細描述，在此不再贅述。
綜上所述，本發明內容揭示的雙面拋光製程，
不只應用於絕緣層上覆矽，亦施加在用於形成絕緣層上覆矽的支撐晶圓，使得絕緣層上覆矽可以達到總厚度變異(Total thickness variation；TTV)小於0.3um，亦可以改善元件層的厚度容許(Thickness Tolerance)。值得注意的是，雙面拋光製程可以施加在用於形成絕緣層上覆矽的元件晶圓。
表一列出絕緣層上覆矽的製程方法中，各種雙面拋光製程的組合及平坦度表現。組合Ref包含在絕緣層上覆矽的製造方法中，支撐晶圓、元件晶圓及絕緣層上覆矽皆接收單面拋光。組合A包含支撐晶圓接收雙面拋光，元件晶圓及絕緣層上覆矽接收單面拋光。組合B包含絕緣層上覆矽接收雙面拋光，支撐晶圓及元件晶圓接收單面拋光。組合C包含支撐晶圓及絕緣層上覆矽接收雙面拋光，而元件晶圓接收單面拋光。組合D包含支撐晶圓、元件晶圓及絕緣層上覆矽皆接收雙面拋光。
表一所列的平坦度表現係使用下列參數為指標。例如，絕緣層上覆矽的總厚度變異(Total thickness variation；TTV)。又例如，絕緣層上覆矽上之元件層的厚度容許(Thickness Tolerance)。亦可為絕緣層上覆矽的局
部背面理想焦面範圍值(Site Backside Ideal focal plane Range；SBIR)。符號O代表平坦度表現相對優異，△代表平坦度表現相對持平，X代表平坦度表現相對不佳。
如表一所示，相較於組合A至組合D，未使用雙面拋光製程的組合Ref產生的平坦度不佳。組合A與組合B產生的平坦度表現接近。而組合C與組合D的任何一者的平坦度表現優於組合A或組合B。組合C省去一道雙面拋光製程亦可達到組合D的平坦度表現，因此從製造成本上考量，組合C為較佳的製程。換句話說，對欲進行壓接的支撐晶圓及絕緣層上覆矽進行雙面拋光製程，既可達到高平坦度的要求，亦具成本效益。
第6A至6B圖係使用掃描式電子顯微鏡(Scanning Electron Microscope；SEM)分別示出組合Ref及組合C的元件層表面。量測使用的網格大小(cell size)為10*10mm時，組合Ref的奈米形貌(Nanotopography)為約45nm至約50nm；組合C的奈米形貌為約30nm至約40nm。量測使用的網格大小為2*2mm時，組合Ref的奈米形貌為約15nm至約25nm；組合C的奈米形貌為約10nm至約20nm。
綜上所述，使用本發明內容所製作的絕緣層上覆矽，具有較高平坦度，並且具有較高均勻性的元件層。在後續相關的操作中，例如，蝕刻或者微影製程，可以提升製程視窗(Process Window)，並且改善元件的良率。
第7圖係繪示根據本發明內容之製造絕緣層上
覆矽的方法流程圖。方法M100包含操作S102、操作S104、操作S106、操作S108及操作S110。方法M100始於操作S102，如第2A圖至第3B圖所示，提供第一矽晶圓及第二矽晶圓。操作S102進一步包含，對第二矽晶圓執行雙面拋光製程，如第1A至1D圖所示。操作S102接續操作S104，如2C圖及第3C圖所示，形成氧化層在第一矽晶圓或第二矽晶圓上。操作S104接續操作S106，如第4A圖及第4B圖所示，壓接第一矽晶圓至第二矽晶圓以形成壓接結構，壓接結構由上至下為第二矽晶圓、氧化層及第一矽晶圓。操作S106接續操作S108，如第5A圖及第5B圖所示，減薄第二矽晶圓，減薄後的的第二矽晶圓位於氧化層上，從而壓接結構具有由減薄後的第二矽晶圓提供的上表面及由第一矽晶圓提供的下表面。操作S108接續操作S110，同時拋光減薄後的第二矽晶圓的上表面及第一矽晶圓的下表面。操作S110進一步包含，在同時拋光之前，執行平坦化前處理在減薄後的第二矽晶圓提供的上表面或第一矽晶圓提供的下表面。
雖然本揭露內容已以實施方式揭露如上，然其並非用以限定本揭露內容，任何熟習此技藝者，於不脫離本揭露內容的精神和範圍內，當可作各種的變動與潤飾，因此本揭露內容的保護範圍當視後附的申請專利範圍及其均等方案所界定者為準。
10’‧‧‧晶圓
50‧‧‧下拋光墊
60‧‧‧夾具
70‧‧‧上拋光墊
400‧‧‧雙面化學機械拋光裝置
Claims (10)
- 一種形成絕緣層上覆矽的方法，包含：提供一第一矽晶圓及一第二矽晶圓；形成一氧化層在該第一矽晶圓或該第二矽晶圓上；壓接該第一矽晶圓至該第二矽晶圓以形成一壓接結構，該壓接結構由上至下為該第二矽晶圓、該氧化層及該第一矽晶圓；減薄該第二矽晶圓，其中該減薄後的該第二矽晶圓位於該氧化層上，從而該壓接結構具有由該減薄後的該第二矽晶圓提供的一上表面及由該第一矽晶圓提供的一下表面；以及同時拋光該上表面及該下表面。
- 如請求項1所述的方法，更包含：在同時拋光該上表面及該下表面之前，執行一前處理在該上表面或該下表面，其中該前處理包括一濕蝕刻、一乾蝕刻、一拋光或上述組合。
- 如請求項1所述的方法，其中同時拋光該上表面及該下表面包含：從該上表面及該下表面上移除一第一部份基質。
- 如請求項3所述的方法，更包含：在同時拋光該上表面及該下表面之後，執行一微拋光在該上表面，其中從該上表面上移除一第二部份基質，該 第二部份基質的重量少於該第一部份基質的重量。
- 如請求項1所述的方法，更包含：在形成該氧化層在該第一矽晶圓或該第二矽晶圓上之前，同時拋光該第一矽晶圓的一上表面及一下表面，其中從該第一矽晶圓的該上表面及該下表面上移除一第三部份基質。
- 如請求項5所述的方法，更包含：在同時拋光該第一矽晶圓的該上表面及該下表面之前，執行一前處理在該第一矽晶圓的該上表面及該下表面，其中該前處理包括一濕蝕刻、一乾蝕刻、一拋光或上述組合。
- 如請求項5所述的方法，更包含：在同時拋光該第一矽晶圓的該上表面及該下表面之後，執行一微拋光在該第一矽晶圓的該上表面，其中從該第一矽晶圓的該上表面上移除一第四部份基質，該第四部份基質的重量少於該第三部份基質的重量。
- 如請求項1所述的方法，其中該氧化層係由氧化矽製成。
- 如請求項1所述的方法，其中形成該氧化層包含使用一熱氧化製程。
- 如請求項1所述的方法，其中該減薄後的該第二矽晶圓實質上覆蓋該氧化層。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW108147683A TW202125703A (zh) | 2019-12-25 | 2019-12-25 | 絕緣層上覆矽的製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW108147683A TW202125703A (zh) | 2019-12-25 | 2019-12-25 | 絕緣層上覆矽的製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW202125703A true TW202125703A (zh) | 2021-07-01 |
Family
ID=77908798
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW108147683A TW202125703A (zh) | 2019-12-25 | 2019-12-25 | 絕緣層上覆矽的製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| TW (1) | TW202125703A (zh) |
-
2019
- 2019-12-25 TW TW108147683A patent/TW202125703A/zh unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20230187264A1 (en) | Methods for bonding semiconductor elements | |
| US11876014B2 (en) | Method of transferring device layer to transfer substrate and highly thermal conductive substrate | |
| CN101764052B (zh) | 键合两个衬底的方法 | |
| US8314007B2 (en) | Process for fabricating a heterostructure with minimized stress | |
| JP6036732B2 (ja) | 貼り合わせウェーハの製造方法 | |
| JP6208646B2 (ja) | 貼り合わせ基板とその製造方法、および貼り合わせ用支持基板 | |
| CN110892506B (zh) | 具有高热导率的器件基板及其制造方法 | |
| TW201628055A (zh) | 貼合式soi晶圓的製造方法 | |
| CN107615445B (zh) | 绝缘体上硅晶圆的制造方法 | |
| TWI716627B (zh) | 貼合式soi晶圓的製造方法 | |
| US9299556B2 (en) | Method for preparing semiconductor substrate with insulating buried layer gettering process | |
| CN114927538B (zh) | 晶圆键合方法以及背照式图像传感器的形成方法 | |
| JP2016201454A (ja) | Ｓｏｉウェーハの製造方法 | |
| TW202125703A (zh) | 絕緣層上覆矽的製造方法 | |
| US20130154049A1 (en) | Integrated Circuits on Ceramic Wafers Using Layer Transfer Technology | |
| TWI734318B (zh) | 絕緣層上覆矽的製造方法 | |
| TWI786782B (zh) | 製造絕緣體上矽晶片的方法 | |
| JP5470766B2 (ja) | 半導体デバイスの製造方法 |