TWI786782B - 製造絕緣體上矽晶片的方法 - Google Patents
製造絕緣體上矽晶片的方法 Download PDFInfo
- Publication number
- TWI786782B TWI786782B TW110131111A TW110131111A TWI786782B TW I786782 B TWI786782 B TW I786782B TW 110131111 A TW110131111 A TW 110131111A TW 110131111 A TW110131111 A TW 110131111A TW I786782 B TWI786782 B TW I786782B
- Authority
- TW
- Taiwan
- Prior art keywords
- wafer
- layer
- epitaxial layer
- epitaxial
- insulating oxide
- Prior art date
Links
- 239000012212 insulator Substances 0.000 title claims abstract description 32
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 20
- 229910052710 silicon Inorganic materials 0.000 title abstract description 5
- 239000010703 silicon Substances 0.000 title abstract description 5
- 238000000034 method Methods 0.000 claims abstract description 69
- 229910052796 boron Inorganic materials 0.000 claims description 27
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 18
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 claims description 14
- 238000000137 annealing Methods 0.000 claims description 10
- 238000005468 ion implantation Methods 0.000 claims description 10
- 230000007547 defect Effects 0.000 claims description 7
- 238000007517 polishing process Methods 0.000 claims description 4
- 238000004299 exfoliation Methods 0.000 claims description 3
- 230000003213 activating effect Effects 0.000 claims 1
- 238000010030 laminating Methods 0.000 abstract description 2
- 235000012431 wafers Nutrition 0.000 description 90
- 229910052739 hydrogen Inorganic materials 0.000 description 7
- 239000001257 hydrogen Substances 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- -1 hydrogen ions Chemical class 0.000 description 3
- 230000003746 surface roughness Effects 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000000407 epitaxy Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010297 mechanical methods and process Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
本揭露提出一種製造絕緣體上矽晶片的方法,包括提供元件晶圓以及支撐晶圓。對元件晶圓執行磊晶製程,形成磊晶層於元件晶圓上。形成絕緣氧化層並包覆於支撐晶圓的外表面上。將元件晶圓上的磊晶層與支撐晶圓的部分絕緣氧化層貼合後進行轉移製程,將磊晶層轉移至部分絕緣氧化層上,成為磊晶元件層於部分絕緣氧化層上。移除元件晶圓後,支撐晶圓、絕緣氧化層與磊晶元件層為絕緣體上矽晶片。
Description
本揭露為關於一種製造絕緣體上矽晶片的方法,特別是關於一種能夠製造出具有次微米厚度等級的磊晶元件層的製造絕緣體上矽晶片的方法。
在半導體製程進入奈米尺寸之後,一方面要求半導體的線徑不斷縮小,一方面又要不斷提昇IC上電子的遷移率。然而,以目前的製程技術看來,似乎已經慢慢走到極限。在絕緣體上矽晶片(SOI)上製作元件,可以防止寄生電容產生、減少漏電,進而提昇晶片效能與降低耗電率,並將摩爾定律在奈米時代繼續延續下去。在現今已有許多種類的元件使用絕緣體上矽晶片作為襯底材料,如射頻元件、CMOS元件、power元件及微機電感測元件(MEMS)等,將之應用在電子產品上,尤其是可攜式裝置要求高效能、低功耗與低待機電壓的功能下,SOI製程晶片可以讓可攜式設備減少體積並提昇更高的效能。
SOI製程晶圓的製作過程是在矽晶片上先覆上一層絕緣氧化層,再將其鍵合至另一個空白矽晶圓上,然後將其中一片晶圓進行減薄至後續元件製作所需的厚度,即完成絕緣覆矽晶圓。
基於元件必須在SOI晶圓的元件層(device layer)上進行設計與製作,且為了因應更輕薄元件之設計,此元件層的平坦度與均勻度則越顯重要。然而,隨著元件層厚度更進一步縮小,藉由過往已知的機械方式減薄,雖然可以進一步將元件層厚度縮小至1µm以下,卻也會犧牲掉元件層的平坦度與均勻性。因此,需要一種全新的製造方法來製造絕緣體上矽晶片,並且將元件層縮小至次微米等級的同時維持元件層之平坦度與均勻性。
本揭露的目的在於提供一種製造絕緣體上矽晶片的方法,此方法能將元件層的厚度縮小至次微米等級,並同時維持元件層的平坦度以及均勻性。
本揭露提出一種製造絕緣體上矽晶片的方法,包括提供元件晶圓以及支撐晶圓。對元件晶圓執行磊晶製程,形成磊晶層於元件晶圓上。形成絕緣氧化層並包覆於支撐晶圓的外表面上。將元件晶圓上的磊晶層與支撐晶圓的部分絕緣氧化層貼合後進行轉移製程,將磊晶層轉移至部分絕緣氧化層上,成為磊晶元件層於部分絕緣氧化層上。移除元件晶圓。
在一些實施方式中,元件晶圓的硼摻雜濃度大於10
19cm
-3。
在一些實施方式中,磊晶層的硼摻雜濃度為介於約10
13cm
-3至約10
17cm
-3之間。
在一些實施方式中,元件晶圓的硼摻雜濃度為磊晶層的硼摻雜濃度的至少10
2倍以上。
在一些實施方式中,於形成磊晶層的步驟之後,本方法更包括對元件晶圓與磊晶層之間的介面執行氫離子富含製程,並於介面中形成多個氫硼鍵結的步驟。
在一些實施方式中,氫離子富含製程包括氫離子植入製程。
在一些實施方式中,將元件晶圓上的磊晶層與支撐晶圓的部分絕緣氧化層貼合後進行轉移製程的步驟包括將元件晶圓上的磊晶層與支撐晶圓的部分絕緣氧化層進行鍵合製程。執行熱製程加熱元件晶圓與磊晶層,使磊晶層與元件晶圓剝離。執行退火製程,使磊晶層轉移至部分絕緣氧化層上,成為磊晶元件層於部分絕緣氧化層上。
在一些實施方式中,鍵合製程包括低溫鍵合製製程、電漿鍵合製程或其組合。
在一些實施方式中,熱製程包括活化多個氫硼鍵結以及原子級剝離。
在一些實施方式中,本方法還包括對絕緣體上矽晶片執行缺陷清除的製程,並包括以下步驟中至少一者:對絕緣體上矽晶片執行氫離子退火製程,以及對絕緣體上矽晶片執行拋光製程。
以下揭露提供了用於實現所提供主題的不同特徵的許多不同實施例或示例。以下描述元件、數值、操作、材料、配置等類似物的特定示例以簡化本揭露。當然,這些僅僅是示例,而無意於進行限制。其他元件、數值、操作、材料、配置等類似物亦須考慮。例如,在下面的描述中,在第二特徵上方形成第一特徵可以包括其中第一特徵和第二特徵以直接接觸形成的實施例,並且還可以包括其中可以在第一特徵和第二特徵之間形成附加特徵,使得第一特徵和第二特徵不直接接觸的實施例。另外,本揭露可以在各個示例中重複參考數字和/或文字。此重複本身並不指示所討論的各種實施例和/或配置之間的關係。
此外,為了便於描述,本揭露中可以使用諸如「在...下面」、「在...下方」、「低於」、「在...上面」、「高於」等在空間上相對的術語來描述一個元件或特徵與如圖所示的另一個或多個元件或特徵。除了在圖中描述的方位之外,空間相對術語還意圖涵蓋裝置在使用或操作中的不同方位。此裝置可以以其他方式定向(旋轉90度或以其他方向),並且在此使用的空間相對描述語可以同樣地被相應地解釋。
本揭露的內容係針對絕緣體上矽晶片,利用元件晶圓與磊晶層之間硼摻雜濃度的差異,能夠精準地將氫離子植入到元件晶圓以及磊晶層之間的介面。接著,在後續製程中加熱與退火以活化介面中的硼氫鍵結,使磊晶層轉移至支撐晶圓上,磊晶層也從而作為磊晶元件層。如此,可以有效改善磊晶元件層的表面粗糙度,同時更能保持厚度在次微米等級。
請先參閱第1圖,第1圖為繪示根據本揭露的一些實施方式之絕緣體上矽晶片的剖面示意圖。由本揭露所製造而成的絕緣體上矽晶片100的磊晶元件層130’,其厚度可為,但不限於,小於1微米、小於0.6微米、小於0.4微米、小於0.2微米、或此等值之間的任何值。並且,磊晶元件層130’的厚度變異值可以為,但不限於,介於±0.2微米之間、介於±0.1微米之間、介於±0.05微米之間、或此等值之間的任何值。
請同時參閱第2圖以及第3圖至第8圖,第2圖為繪示根據本揭露的一些實施方式之製造絕緣體上矽晶片的方法流程圖。第3圖至第8圖為繪示根據本揭露的一些實施方式之製造絕緣體上矽晶片於各步驟的剖面示意圖。
如第2圖中的步驟S101所示,並請同時參閱第3圖,製作元件晶圓110以及支撐晶圓120。在一實施方式中,元件晶圓110具有硼摻雜濃度為大於10
19cm
-3。在一些實施例中,元件晶圓110的硼摻雜濃度可為,但不限於10
19cm
-3、5x10
19cm
-3、10
20cm
-3、5x10
20cm
-3、10
21cm
-3、或大於這些值的任何值。
在一實施方式中,本揭露所製作之元件晶圓110以及支撐晶圓120的厚度範圍可為,但不限於,介於約400微米至約725微米之間。在一些實施例中,本揭露所製作之元件晶圓110以及支撐晶圓120的厚度可為,但不限於,400微米、425微米、450微米、475微米、500微米、525微米、550微米、575微米、600微米、625微米、650微米、675微米、700微米、725微米、或此等值之間的任何值。在一實施方式中,本揭露所製作之元件晶圓110以及支撐晶圓120的材料可為,但不限於,Si、SiGe。
接著,如第2圖中的步驟S102所示,並請同時參閱第4圖,對步驟S101所製造的元件晶圓110執行磊晶製程,於元件晶圓110上成長磊晶層130,並且元件晶圓110與磊晶層130之間具有介面150。在一實施方式中,成長在元件晶圓110上的磊晶層130的厚度介於約0.2微米至約1微米之間。在一實施方式中,磊晶層130具有硼摻雜濃度介於約10
13cm
-3至約10
17cm
-3之間。在一實施方式中,磊晶層130的硼摻雜濃度可為,但不限於,10
13cm
-3、5x10
13cm
-3、10
14cm
-3、5x10
14cm
-3、10
15cm
-3、5x10
15cm
-3、10
16cm
-3、5x10
16cm
-3、10
17cm
-3、或這些值之間的任何值。在一些實施例中,元件晶圓110的硼摻雜濃度為磊晶層130的硼摻雜濃度的至少10
2倍以上。在一些實施例中,磊晶層130的材料可為,但不限於,Si、SiGe。
仍請參閱步驟S102以及第4圖,在支撐晶圓120的外表面形成絕緣氧化層140,絕緣氧化層140包覆於支撐晶圓120的外表面。在一實施方式中,絕緣氧化層140的厚度可為,但不限於,介於約0.1微米至約10微米。在一些實施例中,絕緣氧化層140的厚度可為,但不限於,1微米、2微米、3微米、4微米、5微米、6微米、7微米、8微米、9微米、10微米、或此等值之間的任何值。在一實施方式中,絕緣氧化層140的材料可為,但不限於,SiO
2、SiN
x、Al
2O
3、G
2O
3、或其組合。
請參閱第2圖步驟S103以及第5圖,在步驟S103中,以離子佈植或離子植入的方式,執行氫離子植入H至元件晶圓110以及磊晶層130之間的介面150中。在一實施方式中,氫離子植入H的能量介於約20 keV至約30 keV之間。
在此,需要特別說明的是,因為元件晶圓110以及磊晶層130之間具有硼摻雜濃度的差異,且此濃度差異高達10
2倍以上,故其間的介面150會有誤置缺陷(misfit dislocation net)。當執行氫離子植入H時,氫離子會進入到具有誤置缺陷的介面150中,並與介面150所摻雜的硼形成氫硼鍵結(H-B bonding)。此處所形成的氫硼鍵結是為了在後續製程中,能夠將磊晶層130精準轉移至支撐晶圓120的部分絕緣氧化層140上所配置的程序,例如,磊晶層130轉移至支撐晶圓120的絕緣氧化層140的上表面。
接著,請參閱第2圖步驟S104以及第6圖。步驟S104中,將步驟S103經過氫離子植入H的元件晶圓110與磊晶層130執行物理性鍵合(bonding)製程,以將磊晶層130與支撐晶圓120的絕緣氧化層140相互貼合。如此,可以獲得無孔隙(void-free)的緊密接合晶圓。
須注意,步驟S104還可包括對元件晶圓110、磊晶層130、支撐晶圓120以及絕緣氧化層140執行電漿表面處理(plasma surface treatment)以及標準的清洗步驟,之後進行表面對準以及物理性鍵合。另外,執行表面對準與物理性鍵合的環境可為常壓或真空,但並不限於此。
請參閱第2圖步驟S105以及第7圖,在步驟S104中將磊晶層130與絕緣氧化層140鍵合後,在步驟S105中將已緊密貼合的元件晶圓110、磊晶層130、支撐晶圓120以及絕緣氧化層140在300°C~750°C的溫度下進行30分鐘以上的熱製程(或稱熱處理),讓元件晶圓110中所植於介面150中的氫硼化學鍵產生反應剝離磊晶層130。同時,熱處理能使晶圓貼合面產生化學鍵結,並增加磊晶層130與支撐晶圓120的絕緣氧化層140間的鍵結強度。在此須特別說明的是,當磊晶層130轉移至支撐晶圓120的絕緣氧化層140上之後,因將作為元件層使用,故會以磊晶元件層130’代表轉移之後的磊晶層130。此時,支撐晶圓120、絕緣氧化層140以及磊晶元件層130’即是本揭露所述的絕緣體上矽晶片100。
須注意,步驟S105還可包括對絕緣體上矽晶片100執行退火製程,退火製程是在氫氣的環境下以高溫(900°C~1100°C)加熱,並持溫1小時以上。如此,能夠降低轉移後對磊晶元件層130’所造成的微晶格缺陷。
最後,請參閱步驟S106以及第8圖,退火之後,利用氫氟酸溶液清洗絕緣體上矽晶片100,因為氫氟酸對SiO
2與Si有很高的蝕刻選擇比,因此能清除多餘的氧化層並保持絕緣體上矽晶片100的完整。接著,以拋光製程進行精緻化拋光,此製程在於移除上述製程所造成的表面粗糙,使絕緣體上矽晶片100表面可達到半導體製程需求之鏡面。須說明,步驟S106亦可加入其他能夠達到半導體製程需求的加工製程,包括,但不限於,氫離子退火製程以及缺陷清除製程,並且前述拋光製程與缺陷清除製程兩者可以選擇性地執行。
綜上所述,本揭露先是利用元件晶圓與磊晶層之間硼摻雜濃度的差異,以準確將氫離子佈植於元件晶圓與磊晶層之間的介面中並產生氫硼鍵結。並在鍵合元件晶圓、磊晶層、支撐晶圓以及絕緣氧化層後,利用熱製程與退火製程,活化前述介面中的氫硼鍵結,以達到原子級剝離的效果。更進一步的,原子級剝離便能使轉移後的磊晶元件層表面的粗糙度大幅降低,且能維持次微米級的厚度。
另外,相較於市場上壟斷的smart cut技術,本揭露的方法因為能夠避免使用昂貴的離子佈植設備,因此更能夠大幅降低絕緣體上矽晶片的製造成本。
前述揭露概述了幾個實施例的特徵,使得本領域技術人員可以更好的理解本揭露的各個方面。本領域技術人員將理解,他們可以容易地將本揭露用作設計或修改其他製程和結構的基礎,以實現與本揭露介紹的實施例相同的目的和/或實現相同的益處。本領域技術人員還應該理解,雖然本揭露已以多種實施方式揭露如上,然其並非用以限定本揭露,任何熟習此技藝者,在不脫離本揭露之精神和範圍內,當可作各種之更動與潤飾,因此本揭露之保護範圍當視後附之申請專利範圍所界定者為準。
100:緣體上矽晶片
110:元件晶圓
120:支撐晶圓
130:磊晶層
130’:磊晶元件層
140:絕緣氧化層
150:介面
H:氫離子植入
S101-S106:步驟
以下將結合附圖閱讀,根據以下詳細描述可以最好的理解本揭露的各方面。應理解,根據行業中的慣例,各種特徵未按比例繪製。實際上,為了清楚起見,各種特徵的尺寸可以任意地增加或減小。
第1圖為繪示根據本揭露的一些實施方式之絕緣體上矽晶片的剖面示意圖。
第2圖為繪示根據本揭露的一些實施方式之製造絕緣體上矽晶片的方法流程圖。
第3圖至第8圖為繪示根據本揭露的一些實施方式之製造絕緣體上矽晶片於各步驟的剖面示意圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記)
無
國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記)
無
S101-S106:步驟
Claims (9)
- 一種製造絕緣體上矽晶片的方法,包括以下步驟:提供一元件晶圓以及一支撐晶圓;對該元件晶圓執行一磊晶製程,形成一磊晶層於該元件晶圓上;形成一絕緣氧化層並包覆於該支撐晶圓的一外表面上;將該元件晶圓上的該磊晶層與該支撐晶圓的部分該絕緣氧化層貼合後進行一轉移製程,將該磊晶層轉移至部分該絕緣氧化層上,成為一磊晶元件層於部分該絕緣氧化層上;以及移除該元件晶圓,其中,該元件晶圓的硼摻雜濃度為該磊晶層的硼摻雜濃度的至少102倍以上。
- 如請求項1所述之方法,其中該元件晶圓的硼摻雜濃度大於1019cm-3。
- 如請求項1所述之方法,其中該磊晶層的硼摻雜濃度為介於約1013cm-3至約1017cm-3之間。
- 如請求項1所述之方法,其中於該形成該磊晶層的步驟之後,更包括對該元件晶圓與該磊晶層之間的一介面執行一氫離子富含製程,並於該介面中形成複數個 氫硼鍵結之步驟。
- 如請求項4所述之方法,其中該氫離子富含製程包括氫離子植入製程。
- 如請求項1所述之方法,其中該將該元件晶圓上的該磊晶層與該支撐晶圓的部分該絕緣氧化層貼合後進行該轉移製程的步驟,包括:將該元件晶圓上的該磊晶層與該支撐晶圓的部分該絕緣氧化層進行一鍵合製程;執行一熱製程加熱該元件晶圓與該磊晶層,使該磊晶層與該元件晶圓剝離;以及執行一退火製程,使該磊晶層轉移至部分該絕緣氧化層上,成為該磊晶元件層於部分該絕緣氧化層上。
- 如請求項6所述之方法,其中該鍵合製程包括低溫鍵合製程、電漿鍵合製程或其組合。
- 如請求項6所述之方法,其中該熱製程包括活化複數個氫硼鍵結以及原子級剝離。
- 如請求項1所述之方法,更包括:對該絕緣體上矽晶片執行一缺陷清除的製程,並包括以下步驟中至少一者: 對該絕緣體上矽晶片執行一氫離子退火製程;以及對該絕緣體上矽晶片執行一拋光製程。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110131111A TWI786782B (zh) | 2021-08-23 | 2021-08-23 | 製造絕緣體上矽晶片的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110131111A TWI786782B (zh) | 2021-08-23 | 2021-08-23 | 製造絕緣體上矽晶片的方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI786782B true TWI786782B (zh) | 2022-12-11 |
TW202309355A TW202309355A (zh) | 2023-03-01 |
Family
ID=85794910
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW110131111A TWI786782B (zh) | 2021-08-23 | 2021-08-23 | 製造絕緣體上矽晶片的方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI786782B (zh) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100297828A1 (en) * | 2008-03-11 | 2010-11-25 | Christophe Maleville | Method for fabricating a semiconductor on insulator type substrate |
-
2021
- 2021-08-23 TW TW110131111A patent/TWI786782B/zh active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100297828A1 (en) * | 2008-03-11 | 2010-11-25 | Christophe Maleville | Method for fabricating a semiconductor on insulator type substrate |
Also Published As
Publication number | Publication date |
---|---|
TW202309355A (zh) | 2023-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3900741B2 (ja) | Soiウェーハの製造方法 | |
US20030003679A1 (en) | Creation of high mobility channels in thin-body SOI devices | |
JPWO2003049189A1 (ja) | 貼り合わせウェーハおよび貼り合わせウェーハの製造方法 | |
CN101325154B (zh) | 混合图形化单晶硅的绝缘层上锗结构、方法及应用 | |
CN102347219A (zh) | 形成复合功能材料结构的方法 | |
EP3654366B1 (en) | Highly heat conductive device substrate and method for producing same | |
US9824891B1 (en) | Method of manufacturing the thin film | |
JP2010538459A (ja) | 熱処理を用いる剥離プロセスにおける半導体ウエハの再使用 | |
CN101188190B (zh) | Soq基板以及soq基板的制造方法 | |
CN101882624A (zh) | 在绝缘衬底上形成有高Ge应变层的结构及形成方法 | |
JP2002184960A (ja) | Soiウェーハの製造方法及びsoiウェーハ | |
CN101286442B (zh) | Soi基板的制造方法 | |
TWI716627B (zh) | 貼合式soi晶圓的製造方法 | |
KR20090042138A (ko) | 반도체 기판의 제조 방법 | |
JPWO2009011152A1 (ja) | Soi基板およびsoi基板を用いた半導体装置 | |
TWI786782B (zh) | 製造絕緣體上矽晶片的方法 | |
TW201729339A (zh) | 絕緣體上半導體型基板 | |
US7695564B1 (en) | Thermal management substrate | |
WO2007072624A1 (ja) | Soi基板の製造方法およびsoi基板 | |
JPH10335616A (ja) | Soi基板の製造方法 | |
US20070264796A1 (en) | Method for forming a semiconductor on insulator structure | |
CN107154378B (zh) | 绝缘层上顶层硅衬底及其制造方法 | |
CN102623304B (zh) | 适用于纳米工艺的晶圆及其制造方法 | |
JP5531642B2 (ja) | 貼り合わせウェーハの製造方法 | |
JP2008251579A (ja) | 静電チャックおよび半導体装置の製造方法 |