[go: up one dir, main page]

TW202113948A - 薄型線路製作方法 - Google Patents

薄型線路製作方法 Download PDF

Info

Publication number
TW202113948A
TW202113948A TW108135278A TW108135278A TW202113948A TW 202113948 A TW202113948 A TW 202113948A TW 108135278 A TW108135278 A TW 108135278A TW 108135278 A TW108135278 A TW 108135278A TW 202113948 A TW202113948 A TW 202113948A
Authority
TW
Taiwan
Prior art keywords
photoresist layer
patterned
conductive substrate
layer
thin
Prior art date
Application number
TW108135278A
Other languages
English (en)
Inventor
丁鴻泰
郭肯華
Original Assignee
睿明科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 睿明科技股份有限公司 filed Critical 睿明科技股份有限公司
Priority to TW108135278A priority Critical patent/TW202113948A/zh
Publication of TW202113948A publication Critical patent/TW202113948A/zh

Links

Images

Landscapes

  • Manufacturing Of Printed Wiring (AREA)

Abstract

本發明中薄型線路製作方法主要係於一導電基材之上、下表面分別設置一光阻層,於該上表面之光阻層進行圖案化,以形成一圖案化光阻層,該圖案化光阻層具有多個上方窗口,該些上方窗口暴露部分該導電基材;再進行電鍍步驟,於暴露該些上方窗口之部分該導電基材上形成一圖案化金屬層;接著,利用第一移除步驟,移除該下表面之該光阻層;最後,進行圖案化步驟,於該下表面圖案化該導電基材,以形成一圖案化線路層,該圖案化線路層具有多個下方窗口,該些下方窗口暴露至少部分該圖案化金屬層,以完成一線路結構,本發明之製作方法改良係有蝕刻製程會產生側蝕之缺失,亦可大為降低線路厚度達到薄型化。

Description

薄型線路製作方法
本發明係有關一種降低線路厚度達到薄型小型化的製作方法。
按,現今半導體微機電系統包含各種不同的半導體微型結構,例如:不可動的探針、流道、孔穴、線圈結構,或是一些可動的彈簧、連桿、齒輪(剛體運動或是撓性形變)等結構。將上述不同的結構和相關的半導體電路相互整合,即可構成各種不同的半導體應用。故如何藉由製造方法提昇微機械結構各種不同的功能,是未來半導體微機電系統的關鍵指標,也是未來進一步研究晶片時的嚴峻挑戰;若能研發改進習知的技術,未來的發展性實無法預估。
而目前於近場通訊(Near Field Communication,縮寫為NFC)或無線充電(又稱感應充電、非接觸式感應充電),抑或是光學鏡頭中防手震模組的應用中,線圈都是不可或缺的重要元件之一,目前普遍所使用的線圈分別有軟性線路板(Flexible Printed Circuit,縮寫為FPC)及漆包線圈兩種型式。
然而,由於軟性線路板是使用蝕刻方式製作,主要係於一基板上堆疊層狀結構,接著蝕刻銅層,利用化學反應的方式移除,由於銅層厚度較厚,當線寬線距縮小時,由於化學藥液等向性蝕刻的性質,會發生嚴重的側蝕現象,無法有效降低L(線寬)/S(線距)之比值,無法達到小型化。而漆包線圈則是有圖形變化上的限制,且同樣具有無法薄型化、製程良率低的缺點。
有鑑於此,本發明提供一種降低線路厚度達到薄型小型化的製作方法,為其主要目的者。
為達上揭目的,本發明之薄型線路製作方法,係至少具有下列步驟:提供一導電基材,導電基材具有相對之上、下表面;於導電基材之上、下表面分別設置一光阻層;圖案化光阻層步驟,於上表面形成一圖案化光阻層,圖案化光阻層具有多個上方窗口,多個上方窗口暴露部分導電基材;電鍍步驟,於暴露多個上方窗口之部分導電基材上形成一圖案化金屬層;第一移除步驟,移除下表面之光阻層;以及圖案化步驟,於該下表面圖案化該導電基材,以形成一圖案化線路層。
本發明另提供一種薄型線路製作方法,係至少具有下列步驟:提供二個導電基材,二個導電基材分別具有相對之上、下表面;分別於二個導電基材之上、下表面個別設置一光阻層;圖案化光阻層步驟,於上表面形成一圖案化光阻層,圖案化光阻層具有多個上方窗口,多個上方窗口暴露部分導電基材;電鍍步驟,於暴露多個上方窗口之部分導電基材上形成一圖案化金屬層,以形成二個導電基材半成品;以及;黏合步驟,將二個導電基材半成品以其上表面利用一絕緣膠相互黏合。
在一較佳態樣中,電鍍步驟之後進一步包含下列步驟:第一移除步驟,移除下表面之光阻層;以及圖案化驟,於下表面進行圖案化,以形成一圖案化線路層。
在另一較佳態樣中,黏合步驟之後進一步進行一鑽孔步驟。
在一較佳態樣中,光阻層係為負型光阻。
在另一較佳態樣中,圖案化金屬層之高度接近於該圖案化光阻層之高度。
在一較佳態樣中,導電基材係為銅箔基板。
除非另外說明,否則本申請說明書和申請專利範圍中所使用的下列用語具有下文給予的定義。請注意,本申請說明書和申請專利範圍中所使用的單數形用語「一」意欲涵蓋在一個以及一個以上的所載事項,例如至少一個、至少二個或至少三個,而非意味著僅僅具有單一個所載事項。此外,申請專利範圍中使用的「包含」、「具有」等開放式連接詞是表示請求項中所記載的元件或成分的組合中,不排除請求項未載明的其他組件或成分。亦應注意到用語「或」在意義上一般也包括「及/或」,除非內容另有清楚表明。本申請說明書和申請專利範圍中所使用的用語「約(about)」或「實質上(substantially)」,是用以修飾任何可些微變化的誤差,但這種些微變化並不會改變其本質。
請參閱第1圖所示為本發明中薄型線路製作方法之第一實施例流程步驟示意圖所示。本發明之薄型線路製作方法至少具有下列步驟:
步驟S101:提供一導電基材,請同時參閱第2圖(A)所示,本發明中的導電基材20可以包括銅、鋁、金、銀、其他適當之金屬、其合金或上述之組合,例如可以為銅箔基板,該導電基材20具有相對之上、下表面21、22。
步驟S102:於該導電基材20之該上、下表面21、22分別設置一光阻層23,該光阻層23可塗佈覆蓋於該導電基材20而成。而該光阻層23可以為正型光阻或是負型光阻亦可以為綠漆,或是液態光阻或乾膜光阻等。
步驟S103:圖案化光阻層步驟,於該上表面21進行曝光和顯影,形成一圖案化光阻層24,請同時參閱第2圖(B)所示,該圖案化光阻層24具有多個上方窗口241,該些上方窗口241暴露部分該導電基材20。
步驟S104:電鍍步驟,於該上表面21電鍍形成一圖案化金屬層25,請同時參閱第2圖(C)所示,該圖案化金屬層25具有複數金屬柱251填充於暴露該些上方窗口241之部分該導電基材20上,該圖案化金屬層中複數金屬柱251之高度接近於該圖案化光阻層24之高度;其中,該圖案化金屬層25可包括銅、鎢、銀、錫、鎳、鈷、鉻、鈦、鉛、金、鉍、銻、鋅、鋯、鎂、銦、碲、鎵、其他適當之金屬材料、其合金或上述之組合,由該圖案化金屬層25構成線路結構,如第2圖(D)所示。其中,可於步驟S104之後進行固烤及裁切步驟,以將該導電基材20裁切成複數個片狀結構,而每個片狀結構上具有一個線路結構。
步驟S105:第一移除步驟,請同時參閱第2圖(E)所示,移除該下表面22之該光阻層23。
步驟S106:圖案化步驟,於該下表面22圖案化該導電基材20形成一圖案化線路層26,請同時參閱第2圖(F)所示,該圖案化線路層26具有多個下方窗口261,該些下方窗口261暴露至少部分該圖案化金屬層25之該金屬柱251,而暴露於該些下方窗口261之該金屬柱251則構成線路結構的導接墊252。導接墊會與外部的軟板等進行焊接或連接,而連接到外部的控制電路板。
上述步驟S305第一移除步驟以及步驟S306圖案化步驟之間進一步包含:步驟S307以及步驟S308,分別為粗化步驟以及設置乾膜步驟,如第3圖所示。該粗化步驟係分別於該圖案化光阻層44、該圖案化金屬層45以及該下表面42進行粗化,以分別形成一粗化表面。而設置乾膜步驟則於該些粗化表面上設置一乾膜47,如第4圖(A)所示,再於該下表面42之乾膜47進行圖案化步驟(可包含曝光和顯影),以形成複數下方窗口461,該些下方窗口係貫穿該下表面42之乾膜47以及該導電基材40,如第4圖(B)所示,最後再進一步進行第二移除步驟將該些粗化表面上之該乾膜47去除,如第4圖(C)所示,則完成圖案化線路層46。
本發明之製作方法中直接利用導電基材(例如銅箔基板)做為載板,在其表面上利用光阻層做為線路阻隔,於圖案化光阻層之窗口中電鍍來製作線圈或線路,可使用於近場通訊(Near Field Communication,縮寫為NFC)或無線充電(又稱感應充電、非接觸式感應充電),抑或是光學鏡頭中防手震模組等產品中,且利用本發明的製作方法可大為降低線圈或線路厚度達到薄型小型化,亦可降低L(線寬)/S(線距)之比值,達到輕薄短小的產品需求。
請參閱第5圖所示為本發明中薄型線路製作方法之第三實施例流程步驟示意圖所示。本發明第三實施例之薄型線路製作方法至少具有下列步驟:
步驟S501:提供二個導電基材60,該二個導電基材60分別具有相對之上、下表面61、62,請同時參閱第6圖(A)所示。
步驟S502:分別於該二個導電基材60之該上、下表面61、62個別設置一光阻層63,該光阻層63係為負型液態光阻(例如可以為綠漆)塗佈覆蓋於該導電基材60而成。
步驟S503:圖案化光阻層步驟,於該上表面61進行曝光和顯影,形成一圖案化光阻層64,請同時參閱第6圖(B)所示,該圖案化光阻層64具有多個上方窗口641,該些上方窗口641暴露部分該導電基材60。
步驟S504:電鍍步驟,於暴露該些上方窗口641之部分該導電基材60上電鍍形成一圖案化金屬層65,以形成二個導電基材半成品60’,請同時參閱第6圖(C)所示,該圖案化金屬層65具有複數金屬柱651填充於暴露該些上方窗口641之部分該導電基材60上,該圖案化金屬層65中複數金屬柱651之高度接近於該圖案化光阻層64之高度。
步驟S505:黏合步驟,將二個導電基材半成品60’以其上表面61相對且利用一絕緣膠68相互黏合,如第6圖(D)所示。
再者,步驟S504之電鍍步驟之後進一步包含一第一移除步驟,於黏合步驟後二個導電基材半成品60’下表面62之光阻層63係外露,該第一移除步驟則移除該下表面62之該光阻層63,如第6圖(E)所示,使導電基材60外露;接著,進行圖案化步驟,於該下表面62圖案化該導電基材,如第6圖(F)所示,以形成一圖案化線路層66;另外,該黏合步驟之後進一步進行一鑽孔步驟,例如可利用雷射鑽孔、乾蝕刻或濕蝕刻方式於導電基材形成通孔。
綜上所述,本發明提供薄型線路一種較佳可行之製作方法,爰依法提呈發明專利之申請;本發明之技術內容及技術特點巳揭示如上,然而熟悉本項技術之人士仍可能基於本發明之揭示而作各種不背離本案發明精神之替換及修飾。因此,本發明之保護範圍應不限於實施例所揭示者,而應包括各種不背離本發明之替換及修飾,並為以下之申請專利範圍所涵蓋。
S101~S106、S305~S308、S501~S505:步驟 20、40、60:導電基材 21、61:上表面 22、42、62:下表面 23、63:光阻層 24、44、64:圖案化光阻層 241、641:上方窗口 25、45、65:圖案化金屬層 251、651:金屬柱 252:導接墊 26、46、66:圖案化線路層 261、461:下方窗口 47:乾膜
第1圖係為本發明中薄型線路製作方法之第一實施例流程步驟示意圖。 第2圖(A)~(F)係為本發明中薄型線路製作方法之第一實施例流程結構示意圖。 第3圖係為本發明中薄型線路製作方法之第二實施例流程步驟示意圖。 第4圖(A)~(C)係為本發明中薄型線路製作方法之第二實施例流程結構示意圖。 第5圖係為本發明中薄型線路製作方法之第三實施例流程步驟示意圖。 第6圖(A)~(F)係為本發明中薄型線路製作方法之第三實施例流程結構示意圖。
S101~S106:步驟

Claims (10)

  1. 一種薄型線路製作方法,係至少具有下列步驟: 提供一導電基材,該導電基材具有相對之上、下表面; 於該導電基材之該上、下表面分別設置一光阻層; 圖案化光阻層步驟,於該上表面形成一圖案化光阻層,該圖案化光阻層具有多個上方窗口,該些上方窗口暴露部分該導電基材; 電鍍步驟,於暴露該些上方窗口之部分該導電基材上電鍍形成一圖案化金屬層; 第一移除步驟,移除該下表面之該光阻層;以及 圖案化步驟,於該下表面圖案化該導電基材,以形成一圖案化線路層。
  2. 如請求項1所述薄型線路製作方法,其中,該光阻層係為負型光阻。
  3. 如請求項1或2所述薄型線路製作方法,其中,該圖案化金屬層之高度接近於該圖案化光阻層之高度。
  4. 如請求項3所述薄型線路製作方法,其中,該導電基材係為銅箔基板。
  5. 一種薄型線路製作方法,係至少具有下列步驟: 提供二個導電基材,該二個導電基材分別具有相對之上、下表面; 分別於該二個導電基材之該上、下表面個別設置一光阻層; 圖案化光阻層步驟,於該上表面形成一圖案化光阻層,該圖案化光阻層具有多個上方窗口,該些上方窗口暴露部分該導電基材; 電鍍步驟,於暴露該些上方窗口之部分該導電基材上電鍍形成一圖案化金屬層,以形成二個導電基材半成品;以及 黏合步驟,將二個導電基材半成品以其上表面利用一絕緣層相互黏合。
  6. 如請求項5所述薄型線路製作方法,其中,該電鍍步驟之後更包含下列步驟: 第一移除步驟,移除該下表面之該光阻層;以及 圖案化步驟,於該下表面圖案化該導電基材,以形成一圖案化線路層。
  7. 如請求項5或6所述薄型線路製作方法,其中,該黏合步驟之後進一步進行一鑽孔步驟。
  8. 如請求項5或6所述薄型線路製作方法,其中,該光阻層係為負型光阻。
  9. 如請求項5或6所述薄型線路製作方法,其中,該圖案化金屬層之高度接近於該圖案化光阻層之高度。
  10. 如請求項5或6所述薄型線路製作方法,其中,該導電基材係為銅箔基板。
TW108135278A 2019-09-27 2019-09-27 薄型線路製作方法 TW202113948A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW108135278A TW202113948A (zh) 2019-09-27 2019-09-27 薄型線路製作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108135278A TW202113948A (zh) 2019-09-27 2019-09-27 薄型線路製作方法

Publications (1)

Publication Number Publication Date
TW202113948A true TW202113948A (zh) 2021-04-01

Family

ID=76604273

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108135278A TW202113948A (zh) 2019-09-27 2019-09-27 薄型線路製作方法

Country Status (1)

Country Link
TW (1) TW202113948A (zh)

Similar Documents

Publication Publication Date Title
US7780836B2 (en) Method for fabricating a multilayer wiring board, multilayer wiring board, and electronic device using the same
US20110154658A1 (en) Circuit substrate and manufacturing method thereof
TW200829104A (en) Circuit board and method for manufaturing thereof
US10553456B2 (en) Semiconductor package and manufacturing method of semiconductor package
KR20150087691A (ko) 임베디드 트레이스 기판과 그의 범프 형성 방법
US20110123931A1 (en) High-precision ceramic substrate preparation process
KR20020006462A (ko) 범프가 부착된 배선회로기판 및 그 제조방법
CN105023848B (zh) 基板结构的制造方法及基板结构
CN101557028B (zh) 一种微型波导的制备方法
US7267755B2 (en) Method of making a microstructure using a circuit board
US20060084011A1 (en) Printed wiring board manufacturing method
TW202113948A (zh) 薄型線路製作方法
CN112584622A (zh) 薄型线路制作方法
TWI728410B (zh) 電路板結構及其製作方法
CN109216202B (zh) 适于形成包括通孔的衬底结构的制作方法
JP2024529122A (ja) 金属箔、回路基板、及び回路基板の製造方法
US8803295B2 (en) Circuit structure and manufacturing method thereof
JP2009094438A (ja) コイル部品およびその製造方法
CN115516588B (zh) 集成有无源器件的基板及其制备方法
US20170317045A1 (en) Manufacturing method of semiconductor package
US8927880B2 (en) Printed circuit board and method for manufacturing the same
WO2005004568A1 (ja) 多層配線基板を形成するための配線基板部材、その製造方法および多層配線基板
TWI400760B (zh) Conductive ball configuration mask and manufacturing method thereof
KR100736146B1 (ko) 플렉서블 회로기판의 제조방법
US7118933B2 (en) Method for manufacturing optical bench, optical bench, optical module, silicon wafer substrate in which wiring and groove are formed, and wafer