KR100736146B1 - 플렉서블 회로기판의 제조방법 - Google Patents

Abstract

플렉서블 회로기판의 제조방법이 제공된다. 플렉서블 회로기판의 제조방법은 (a)플렉서블 고분자 시트의 소정의 위치에 비아홀을 형성하는 단계, (b)비아홀을 통해 고분자 시트의 상부면과 하부면이 전기적으로 연결되도록 플렉서블 고분자 시트의 전체표면에 전도체막을 형성하는 단계, (c)전도체막이 형성된 고분자 시트의 상부면과 하부면에 감광막을 형성하는 단계, (d)전도체막이 노출되도록 감광막의 일부분을 제거하여 감광막 패턴을 형성하는 단계, (e)감광막 패턴을 식각마스크로 노출된 전도체막을 제거하여 고분자 시트의 상부면과 하부면에 회로패턴을 형성하는 단계, 및 (f)감광막 패턴을 제거하는 단계를 포함한다.

플렉서블, 회로기판, 폴리이미드, 동박적층연성필름

Description

플렉서블 회로기판의 제조방법{Method for fabricating the flexible circuit board}

도 2a 내지 도 2f는 상기 도 1의 각 공정단계에 있어서의 공정사시도들이다.

도 3a 내지 도 3f는 도 2a 내지 도 2f의 A-B면을 따라 절단한 면의 단면도를 나타낸다.

<도면의 주요 부분에 대한 부호의 설명>

100: 고분자 시트 105: 비아홀

110: 전도체막 111: 랜드

112: 라인 패턴 120: 감광막

121: 감광막 패턴 130: 회로 패턴

본 발명은 플렉서블 회로기판의 제조방법에 관한 것으로서, 보다 상세하게는 동박적층연성필름 대신에 고분자 필름을 이용한 플렉서블 회로기판의 제조방법에 관한 것이다.

이동통신기기, LCD 및 캠코더와 같은 디지털기기는 경박화되어 가는 기기의 특성상 부품의 실장공간이 협소해져 회로기판의 굴곡이 필요하며, 절첩(folding)이 필요한 부분에서도 기판으로서의 기능을 다할 수 있는 제품의 필요성이 대두되어 폴리이미드, 폴리에스테르와 같은 연성(flexible) 고분자필름을 사용한 플렉서블 회로기판이 사용되고 있다.

이러한 플렉서블 회로기판은 복수층을 적층하여 사용하더라도 그 두께가 커지지 않기 때문에, 특히, 기판을 복수개 적층하여 다층(multi layer) 회로기판을 구성하는 목적으로 널리 사용되고 있다.

이러한 플렉서블 회로기판을 제조하기 위해선 플렉서블한 고분자 시트의 양면에 동박(copper clad)이 적층되어 있는 동박적층연성필름(Flexible Copper Clad Laminates)이라고 하는 부재를 이용하였는데 이러한 동박적층연성필름은 그 자체가 가진 두께로 인하여 이를 이용하여 플렉서블 회로기판을 제조할 경우 두께가 두꺼워지고, 미세 회로패턴의 형성이 용이하지 않으며 굴곡신뢰성이 떨어지게 된다는 문제가 있다. 또한, 동박적층연성필름의 가격이 비교적 비싼편이라 제조 단가가 상승하고 동박적층연성필름을 이용하여 플렉서블 회로기판을 제조할 경우 작업이 용이하지 않다는 문제가 있었다.

본 발명이 이루고자 하는 기술적 과제는 가격이 상대적으로 비싸고 두께가 두꺼워 작업이 용이하지 않은 동박적층연성필름 대신에 플렉서블한 고분자 시트를 원재료로한 플렉서블 회로기판의 제조방법을 제공하는데에 있다.

본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.

상기의 기술적 과제를 해결하기 위한 본 발명의 실시예에 따른 플렉서블 회로기판의 제조방법은 (a)플렉서블 고분자 시트의 소정의 위치에 비아홀을 형성하는 단계, (b)비아홀을 통해 고분자 시트의 상부면과 하부면이 전기적으로 연결되도록 플렉서블 고분자 시트의 전체표면에 전도체막을 형성하는 단계, (c)전도체막이 형성된 고분자 시트의 상부면과 하부면에 감광막을 형성하는 단계, (d)전도체막이 노출되도록 감광막의 일부분을 제거하여 감광막 패턴을 형성하는 단계, (e)감광막 패턴을 식각마스크로 노출된 전도체막을 제거하여 고분자 시트의 상부면과 하부면에 회로패턴을 형성하는 단계, 및 (f)감광막 패턴을 제거하는 단계를 포함한다.

기타 실시예들의 구체적인 사항들은 상세한 설명 및 첨부 도면들에 포함되어 있다.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성요소를 지칭한다.

또한, 도면에서 층과 막 또는 영역들의 크기 두께는 명세서의 명확성을 위하여 과장되어 기술된 것이며, 어떤 막 또는 층이 다른 막 또는 층의 "상에" 형성된다라고 기재된 경우, 상기 어떤 막 또는 층이 상기 다른 막 또는 층의 위에 직접 존재할 수도 있고, 그 사이에 제3의 다른 막 또는 층이 개재될 수도 있다.

도 1은 본 발명의 실시예에 의한 플렉서블 회로기판의 제조방법을 설명하기 위한 공정흐름도이다.

도 2a 내지 도 2f는 상기 도 1의 각 공정단계에 있어서의 공정사시도들이고, 도 3a 내지 도 3f는 도 2a 내지 도 2f의 A-B면을 따라 절단한 면의 단면도를 나타낸다.

본 발명의 실시예에 의한 플렉서블 회로기판을 제조하기 위해서는 먼저, 도 2a에 도시된 바와 같이 고분자 시트의 소정의 위치에 비아홀(via hall;105))을 형성한다(S110).

이때 사용되는 고분자 시트(100)는 플렉서블(flexible)한 성질을 가지는 것, 구체적으로 폴리이미드(Polyimide), 에폭시(Epoxy), PET(Polyethylenetereph-talate), FR4 등으로 된 것을 사용하며, 그 구체적인 두께 및 면적은 최종적으로 제조될 회로 기판의 용도에 따라 정해진다.

비아홀(105)은 고분자 시트의 소정의 위치, 보다 구체적으로는 플렉서블 양면형 회로기판에서 상면과 하면을 전기적으로 연결하는 랜드(land)가 형성될 위치에 고분자 시트(100)가 완전히 관통되도록 형성된다.

비아홀(105)을 형성하기 위해서는 레이져(Laser)가공 또는 CNC(Computerized Numerically Controlled) 기계가공 등이 이용될 수 있다.

도 3a은 도 2a에서 A-B면에 대한 단면도를 나타내는데, 도 3에 도시된 바와 같이 고분자 시트(100)를 완전히 관통하는 비아홀(105)이 형성되어 있음을 알 수 있다.

다음으로, 도 2b에 도시된 바와 같이 비아홀(105)이 형성된 고분자 시트(100)의 전체 표면에 전도체막(110)을 형성한다(S120).

이때, 전체 표면이라 함은 고분자 시트(100)의 상면과 하면뿐만 아니라, 비아홀(105)의 표면까지도 포함하는 의미하는데, 도 3a의 A-B면을 따라 절단한 단면도인 도 3b를 참조하면 전도체막(110)이 고분자 시트(100)의 상면과 하면 뿐만 아니라 비아홀(105)의 표면에 형성되어 있음을 알 수 있다. 다만, 도 3b와 같이 비아홀(105)의 표면에만 전도체막(110)을 형성할 수도 있으나, 비아홀(105) 전체가 완전히 매몰되도록 전도체막(110)을 형성하여도 무방하다.

이와 같이 비아홀(105) 내부의 표면에 형성된 전도체막(110)을 통해 고분자 시트(100)의 상면에 형성된 전도체막(110)과 하면에 형성된 전도체막(110)을 전기적으로 연결된다.

전도체막(110)으로는 전기전도도 및 가공성이 우수한 소재, 예컨대 Cu, Ag, Au, Al등이 사용될 수 있으며, 전도체막(110)을 형성하는 방법은 스퍼터링(sputtering)을 이용한 플라즈마(plasma) 증착법, 화학침착법, 도금법 중 하나 또는 이들을 복합하는 방법이 사용될 수 있다.

다만, 고분자 시트(100)와 전도체막(110)과의 접착성을 고려할 때는 스퍼터링을 이용한 플라즈마 증착법이 바람직하나, 스퍼터링을 이용한 플라즈마 증착법은 증착속도가 낮다는 문제가 있으므로, 따라서 1차적으로 스퍼터링을 이용한 플라즈마 증착법으로 전도체막(110)을 먼저 형성한 뒤, 후에 화학침착법 또는 도금법에 의해 1차적으로 형성된 전도체막(110)의 두께를 증가시켜주는 방법을 사용하는 것이 바람직하다.

다음으로, 도 2c에 도시된 바와 같이 전도체막(110)이 형성된 고분자 시트(100) 상에 감광막(photoresistor;120)을 형성한다(S130).

감광막(120)은 포지티브형(positive type), 네가티브형(negative type) 모두 사용 가능하며 액체로된 감광용액을 코팅하는 방식이나, 감광성 고분자 시트를 압착하여 형성하는 방법 모두 사용가능하다.

즉, 감광성 용액을 스핀코팅(spin coating) 장치에 의해 상기 전도체막(110)이 형성된 고분자 시트(100)에 코팅하고, 그 후 감광용액에 포함된 용매(solvent) 를 베이킹(baking)하여 증발시키는 공정을 통해 감광막(120)을 형성하거나, 시트(sheet)형태의 감광성 고분자막을 전도체막(110)이 형성된 고분자 시트(100) 상에 압력을 가하여 흡착시키는 방식으로 감광막(120)을 형성할 수도 있다.

도 3c는 도 2c의 A-B면을 따라 절개한 단면도인데, 도 3c에 도시된 바와 같이 감광막(120)이 전도체막(110)이 형성된 고분자 시트(100) 상에 형성되어 있음을 알 수 있다.

다음으로, 도 2d에 도시된 바와 같이 감광막(120)의 일부분을 제거하여 감광막 패턴(121)을 형성한다(S140).

감광막 패턴(121)은 후에 진행될 에칭(etching) 공정에서 식각 마스크로 이용된다.

감광막 패턴(121)을 형성하기 위해 감광막(120)의 일부분을 제거하기 위해서는 노광(exposure) 및 현상(development)공정을 이용하는데, 보다 구체적으로 설명하면 도 2d에 도시된 바와 같은 패턴을 가진 포토마스크(미도시)를 이용하여 감광막(120)에 노광을 해주게 된다. 다만, 이때 노광 영역은 감광막(120)을 포지티브형을 사용하느냐 네가티브형을 사용하느냐에 따라 달라질 것이다.

그 후, 노광에 의해 감광막(120)의 조직이 변하게 되면 이에 현상액을 부어 원하는 부위의 감광막(120)을 제거해준다. 일반적으로, 제거되는 감광막(120)을 부위는 후에 회로라인이 형성될 부분과 상부회로와 하부회로를 연결하는 랜드부가 형성될 부분을 제외한 영역에 해당하는 감광막(120) 부분이 현상공정을 통해 제거될 것이다.

그리고, 감광막(120)이 노광 및 현상공정을 통해 일부제거된 후 남은 감광막을 감광막 패턴(121)이라 정의한다.

도 3d는 도 2d의 A-B면을 따라 절개한 단면도인데, 도 3d에 도시된 바와 같이 감광막(120)의 일부가 제거되고 감광막 패턴(121)이 형성되어 있음을 알 수 있다.

다음으로, 도 2e에 도시된 바와 같이 감광막 패턴(121)을 식각 마스크(etching mask)로 하여 식각을 실시하여 소정의 회로 패턴(130)을 형성한다(S150).

회로 패턴(130)이란 비아홀(105) 부근에 형성되어 고분자 시트(100)의 상면과 하면을 전기적으로 연결시켜 주는 랜드(111)와 랜드(111)와 랜드(111)사이를 전기적으로 연결하며 도전체막(도 2c의 110 참조)이 식각되어 라인 형태로 남아있는 라인패턴(112)로 이루어진다.

다만, 도 2e에서는 고분자 시트(100)의 상면에만 회로 패턴(130)이 형성된 것으로 도시되어 있으나, 실제로는 고분자 시트(100)의 하면에도 소정의 회로 패턴이 형성되어 있다.

회로 패턴(130)을 형성하기 위해서 행해지는 식각은 선택성(selectivity)이뛰어난 습식식각(wet etching)을 이용하는데, 습식식각에 이용되는 식각용액은 일반적으로 반도체 제조공정에서 금속의 식각에 이용되는 용액이 사용된다.

도 3e는 도 2e의 A-B면을 따라 절개한 단면도이다. 도 3e를 참조하면 감광막 패턴(121)을 식각마스크로 습식 식각이 이루어져 고분자 시트(100)의 상면과 하면에 일정한 회로패턴(130)이 형성되어 있음을 알 수 있다.

다음으로, 도 2f에 도시된 바와 같이 감광막 패턴(121)을 제거한다(S160).

그 결과 도 2f에 도시된 바와 같이 고분자 시트(100) 상에는 라인 패턴(112)과 랜드(111)로 이루어진 일정한 형태의 회로패턴(130)이 노출된다.

도 3f는 도 2f의 A-B면을 따라 절개한 단면도이다.

도 3f를 참고하면 고분자 시트(100)를 중심으로 비아홀(105)이 형성되어 있고, 그 비아홀(105)의 표면은 랜드(111)로 채워져 고분자 시트(100)의 상면과 하면을 전기적으로 연결하고 있음을 알 수 있다.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.

본 발명의 실시예에 따른 플렉서블 회로기판의 제조방법에 의하면 다음의 효과가 하나 또는 두개 이상 존재한다.

첫째, 동박적층연성필름(FCCL)을 사용하지 않아 제조 비용이 감소된다.

둘째, 회로기판을 형성한 최종 두께가 두꺼워져 굴곡신뢰성이 증가한다.

셋째, 작업이 용이해져 제조 비용이 감소된다.

넷째, 비아홀의 형성시 레이져 가공을 하게 되므로 비아홀 사이즈를 축소하는 것이 가능하다.

Claims (10)

1. (a) 플렉서블 고분자 시트의 소정의 위치에 비아홀을 형성하는 단계;

   (b) 상기 비아홀을 통해 상기 고분자 시트의 상부면과 하부면이 전기적으로 연결되도록 상기 플렉서블 고분자 시트의 전체표면에 전도체막을 형성하는 단계;

   (c) 상기 전도체막이 형성된 상기 고분자 시트의 상부면과 하부면에 포지티브형 또는 네가티브형 감광막을 형성하는 단계;

   (d) 상기 전도체막이 노출되도록 상기 감광막의 일부분을 제거하여 감광막 패턴을 형성하는 단계;

   (e) 상기 감광막 패턴을 식각마스크로 노출된 상기 전도체막을 제거하여 상기 고분자 시트의 상부면과 하부면에 회로패턴을 형성하는 단계; 및

   (f) 상기 감광막 패턴을 제거하는 단계를 포함하는 플렉서블 회로기판의 제조방법.
2. 제 1 항에 있어서,

   상기 (a) 단계에서 상기 비아홀은 레이저를 이용하거나, CNC 기계가공으로 형성하는 것을 특징으로 하는 플렉서블 회로기판의 제조방법.
3. 제 1 항에 있어서,

   상기 (b) 단계에서 상기 전도체막은 Cu, Ag, Au, Al 중 하나 또는 이들의 합금으로부터 선택되는 것을 특징으로 하는 플렉서블 회로기판의 제조방법.
4. 제 1 항에 있어서,

   상기 (b) 단계에서 상기 전도체막은 스퍼터링을 이용한 플라즈마 증착법, 화학침착법, 도금법 중 하나 또는 이들을 복합하는 방법에 의해 형성되는 것을 특징으로 하는 플렉서블 회로기판의 제조방법.
5. 삭제
6. 제 1 항에 있어서,

   상기 (c) 단계에서 상기 감광막을 형성하는 공정은,

   감광액을 스핀코팅장치에 의해 상기 고분자 시트에 코팅하는 단계; 및

   코팅된 상기 감광액에 포함된 용매를 베이킹하여 증발시키는 단계로 이루어 지는 것을 특징으로 하는 플렉서블 기판의 제조방법.
7. 제 1 항에 있어서,

   상기 (c) 단계에서 상기 감광막은 감광성 고분자 시트를 압착하여 형성되는 것을 특징으로 하는 플렉서블 회로기판의 제조방법.
8. 제 1 항에 있어서,

   상기 (d) 단계에서 상기 감광막 패턴은,

   포토마스크를 이용하여 상기 감광막의 일부영역을 노광하는 단계; 및

   상기 감광막의 일부 영역이 제거되도록 현상하는 단계를 통해 형성되는 것을 특징으로 하는 플렉서블 회로기판의 제조방법.
9. 제 1 항에 있어서,

   상기 (e)단계에서 상기 전도체막은 습식식각을 통해 제거되는 것을 특징으로 하는 플렉서블 회로기판의 제조방법.
10. 제 1 항에 있어서,

    상기 회로패턴은 상기 전도체막의 일부영역이 제거되어 형성되는 라인패턴과, 상기 라인패턴 각각의 종단에 위치하며 상기 비아홀을 통해 상기 고분자시트의 상부의 라인패턴과 하부의 라인패턴을 전기적으로 연결시키는 랜드로 이루어지는 것을 특징으로 하는 플렉서블 회로기판의 제조 방법.

Images