JP2005108941A - 多層配線板及びその製造方法 - Google Patents
多層配線板及びその製造方法 Download PDFInfo
- Publication number
- JP2005108941A JP2005108941A JP2003337045A JP2003337045A JP2005108941A JP 2005108941 A JP2005108941 A JP 2005108941A JP 2003337045 A JP2003337045 A JP 2003337045A JP 2003337045 A JP2003337045 A JP 2003337045A JP 2005108941 A JP2005108941 A JP 2005108941A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- land
- resist pattern
- conductor layer
- insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】配線層の高密度化、狭ピッチ化対応の多層配線板及びその製造方法を提供することを目的とする。
【解決手段】配線層41aが形成された絶縁基材11上に絶縁層71aを介してランド42a、配線層42b、信号配線層422c、電極42d及びビア61bが形成されており、ランド42aと配線層41aとはビア61bで電気的に接続されている。ランド42aはフィルドビア61b上に形成され、ランド42aのランド幅をRw、フィルドビア61bの上部ビア径をBφとしたとき、Rw≦Bφの関係が満たされるようになっており、ランド42aのランド幅Rwはフィルドビア61bのビア径Bφよりも大きくならないようにして、ランド42a間に配設できる信号配線層42cの本数を減少させないで、配線層の高密度化、狭ピッチ化に対応している。
【選択図】図1
【解決手段】配線層41aが形成された絶縁基材11上に絶縁層71aを介してランド42a、配線層42b、信号配線層422c、電極42d及びビア61bが形成されており、ランド42aと配線層41aとはビア61bで電気的に接続されている。ランド42aはフィルドビア61b上に形成され、ランド42aのランド幅をRw、フィルドビア61bの上部ビア径をBφとしたとき、Rw≦Bφの関係が満たされるようになっており、ランド42aのランド幅Rwはフィルドビア61bのビア径Bφよりも大きくならないようにして、ランド42a間に配設できる信号配線層42cの本数を減少させないで、配線層の高密度化、狭ピッチ化に対応している。
【選択図】図1
Description
本発明は各種電子機器に使用される多層配線板及びその製造方法に関し、さらに詳しくは、多層配線板における配線層及びランドの設計に関するものである。
従来の多層配線板の一例を図4(a)及び(b)に示す。配線層43aが形成された絶縁基材12上に絶縁層53を介してランド44a、配線層44b及び信号配線層44cが形成されており、ランド44aと配線層43aとはフィルドビア55にて電気的に接続されている。信号配線層44cのパターン密度は最近の機器の小型化、高性能化により、ますます高密度化の傾向にある。その配線密度のファインレベルの表示方法としてピン間X本という言い方があり、ランド間に通せる信号配線層の数を言っている。図4(a)の部分上面図では、信号配線層44cがランド44a間に3本配置された例である。ランド径Rφはビア径Bφの2〜3倍の値を取っており、フィルドビア55の周辺に庇のような形でせり出している。このランドのせり出しが、信号配線層の配置本数に影響しており、配線層のファイン化、高密度化の障害になっている。
高密度対応の多層配線板として、ビルドアッププロセスを用いた多層配線板が最近使用されており、ビルドアップ多層配線板の製造方法としては、ベースとなるコア基板もしくは配線層が形成された絶縁基材上に絶縁層と配線層を1層ずつ積み上げていく方式である。ビルドアッププロセすは、配線層をサブトラクティブ法で形成するか、アディティブ法(例えば、特許文献1参照)で形成するかによって大きく2種類に分類される。
図5(a)〜(f)に、サブトラクティブ法で配線層、ランドを形成する多層配線板の製造方法の一例を示す。
まず、絶縁基材12上に銅箔を積層して導体層43を形成した銅張り積層板を準備する(図5(a)参照)。
次に、導体層43を公知のフォトエッチングプロセスでパターニング処理し、配線層43aを形成する(図5(b)参照)。
図5(a)〜(f)に、サブトラクティブ法で配線層、ランドを形成する多層配線板の製造方法の一例を示す。
まず、絶縁基材12上に銅箔を積層して導体層43を形成した銅張り積層板を準備する(図5(a)参照)。
次に、導体層43を公知のフォトエッチングプロセスでパターニング処理し、配線層43aを形成する(図5(b)参照)。
次に、絶縁基材12及び配線層43a上に樹脂溶液を塗布するか、プリプレグシートを積層する等の方法で、絶縁層53を形成し、レーザー加工により、絶縁層53の所定位置に開孔部54を形成し、開孔部54内のデスミア、めっき触媒核付与及び無電解銅めっきを行って、薄膜導体層22を形成する(図5(c)参照)。
次に、めっき下地層22をカソードにして、電解銅めっきを行い、所定厚の導体層44及び開孔部54内にフィルドビア45を形成する(図5(d)参照)。
次に、レジストを塗布するか、ドライフィルムをラミネートする等の方法で感光層を形成し、パターン露光、現像等の一連のパターニング処理を行って、レジストパターン33を形成する(図5(e)参照)。
次に、レジストを塗布するか、ドライフィルムをラミネートする等の方法で感光層を形成し、パターン露光、現像等の一連のパターニング処理を行って、レジストパターン33を形成する(図5(e)参照)。
次に、レジストパターン33をエッチングマスクにして、導体層44を専用のエッチング液でエッチングし、レジストパターン33を専用の剥離液で剥離することにより、ランド44a、配線層44b、ランド間3本の信号配線層44cを形成し、配線層43aとランド44aがフィルドビア45にて電気的に接続された多層配線板200を得る(図5(f)参照)。
図6(a)〜(f)に、セミアディティブ法で配線層、ランド及びビアを形成する多層配線板の製造方法の一例を示す。
まず、絶縁基材12上に銅箔を積層して導体層43を形成した銅張り積層板を準備する(図6(a)参照)。
次に、導体層43を公知のフォトエッチングプロセスでパターニング処理し、配線層43aを形成する(図6(b)参照)。
図6(a)〜(f)に、セミアディティブ法で配線層、ランド及びビアを形成する多層配線板の製造方法の一例を示す。
まず、絶縁基材12上に銅箔を積層して導体層43を形成した銅張り積層板を準備する(図6(a)参照)。
次に、導体層43を公知のフォトエッチングプロセスでパターニング処理し、配線層43aを形成する(図6(b)参照)。
次に、絶縁基材12及び配線層43a上に樹脂溶液を塗布するか、プリプレグシートを積層する等の方法で、絶縁層53を形成し、レーザー加工により、絶縁層53の所定位置にビア用孔54を形成し、ビア用孔54内のデスミア、めっき触媒核付与及び無電解銅めっきを行って、薄膜導体層22を形成する(図6(c)参照)。
次に、レジストを塗布するか、ドライフィルムをラミネートする等の方法で感光層を形成し、パターン露光、現像等の一連のパターニング処理を行って、めっきレジスト用のレジストパターン34を形成する(図6(d)参照)。
次に、レジストパターン33をめっきマスクにして電解銅めっきを行い、所定厚の導体層44及びフィルドビア45を形成する(図6(e)参照)。
次に、レジストパターン33をめっきマスクにして電解銅めっきを行い、所定厚の導体層44及びフィルドビア45を形成する(図6(e)参照)。
次に、レジストパターン34を専用の剥離液で剥離し、レジストパターン34下部にあった薄膜導体層22をクイックエッチングすることにより、ランド44a、配線層44b、ランド間3本の信号配線層44cを形成し、配線層43aとランド44aがフィルドビア45にて電気的に接続された多層配線板300を得る(図6(f)参照)。
上記多層配線板200及び300のランド、配線層の形成工程では、レジストパターンを形成して、エッチング、もしくはめっきによりランド、配線層及びビアを形成している。配線層が高密度化、狭ピッチ化してくると、パターン露光の際のパターン位置ずれにより、ランド欠け、ビア形状に窪み等が発生し、配線層間の電気的接続信頼性を損なう等の問題が発生する。
以下上記多層配線板の製造工程で、パターン露光の際のパターン位置ずれによって起こる不具合事例について説明する。
サブトラクティブ法で配線層及びランドを形成する際、図7(a)及び(b)は、パターン露光の際のパターン位置ずれがない状態でレジストパターン及びランドが形成された状態を示す模式構成部分断面図を、図7(a’)及び(b’)は、パターン露光の際のパターン位置ずれδxが生じた状態でレジストパターン及びランドが形成された状態を示す模式構成部分断面図をそれぞれ示す。
図7(a)では、導体層44及びフィルドビア45が形成された基板上に位置ズレのないレジストパターン33aが形成されているため、レジストパターン33aをエッチングマスクにして導体層44をエッチングすると、図7(b)に示すような正常なランド44aが形成される。
図7(a’)では、導体層44及びフィルドビア45が形成された基板上にδx位置ズレしたレジストパターン33bが形成されているため、レジストパターン33bをエッチングマスクにして導体層44をエッチングすると、図7(b’)に示すような外形の一部が欠けたランド44a’及び欠け、窪みのあるフィルドビア45’が形成され、電気的接続信頼性の低下及び絶縁層形成時にボイド等が発生し問題である。
サブトラクティブ法で配線層及びランドを形成する際、図7(a)及び(b)は、パターン露光の際のパターン位置ずれがない状態でレジストパターン及びランドが形成された状態を示す模式構成部分断面図を、図7(a’)及び(b’)は、パターン露光の際のパターン位置ずれδxが生じた状態でレジストパターン及びランドが形成された状態を示す模式構成部分断面図をそれぞれ示す。
図7(a)では、導体層44及びフィルドビア45が形成された基板上に位置ズレのないレジストパターン33aが形成されているため、レジストパターン33aをエッチングマスクにして導体層44をエッチングすると、図7(b)に示すような正常なランド44aが形成される。
図7(a’)では、導体層44及びフィルドビア45が形成された基板上にδx位置ズレしたレジストパターン33bが形成されているため、レジストパターン33bをエッチングマスクにして導体層44をエッチングすると、図7(b’)に示すような外形の一部が欠けたランド44a’及び欠け、窪みのあるフィルドビア45’が形成され、電気的接続信頼性の低下及び絶縁層形成時にボイド等が発生し問題である。
セミアディティブ法で配線層、ランド及びビアを形成する際、図8(a)及び(b)は、パターン露光の際のパターン位置ズレがない状態でレジストパターン及びランドが形成された状態を示す模式構成部分断面図を、図8(a’)及び(b’)は、パターン露光の際のパターン位置ずれδxが生じた状態でレジストパターン及びランドが形成された状態を示す模式構成部分断面図をそれぞれ示す。
図8(a)では、絶縁層53の所定位置にビア用孔54及び薄膜導体層22が形成された
基板上に位置ズレのないレジストパターン34aが形成されているため、レジストパターン34aをめっきマスクにして電解銅めっきを行って、導体層44及びフィルドビア45を形成し、レジストパターン34aを剥離処理し、薄膜導体層22をクイックエッチングすると、図8(b)に示すような正常なランド44a及びフィルドビア45が形成される。
図8(a’)では、絶縁層53の所定位置にビア用孔54及び薄膜導体層22が形成された基板上にδx位置ズレしたレジストパターン34bが形成されているため、レジストパターン34bをめっきマスクにして電解銅めっきを行って、導体層44及びフィルドビア45を形成し、レジストパターン34bを剥離処理し、薄膜導体層22をクイックエッチングすると、外形の一部が欠けたランド44a’及び欠け、窪みのあるフィルドビア45’が形成され、電気的接続信頼性の低下及び絶縁層形成時にボイド等が発生し問題である。
図8(a)では、絶縁層53の所定位置にビア用孔54及び薄膜導体層22が形成された
基板上に位置ズレのないレジストパターン34aが形成されているため、レジストパターン34aをめっきマスクにして電解銅めっきを行って、導体層44及びフィルドビア45を形成し、レジストパターン34aを剥離処理し、薄膜導体層22をクイックエッチングすると、図8(b)に示すような正常なランド44a及びフィルドビア45が形成される。
図8(a’)では、絶縁層53の所定位置にビア用孔54及び薄膜導体層22が形成された基板上にδx位置ズレしたレジストパターン34bが形成されているため、レジストパターン34bをめっきマスクにして電解銅めっきを行って、導体層44及びフィルドビア45を形成し、レジストパターン34bを剥離処理し、薄膜導体層22をクイックエッチングすると、外形の一部が欠けたランド44a’及び欠け、窪みのあるフィルドビア45’が形成され、電気的接続信頼性の低下及び絶縁層形成時にボイド等が発生し問題である。
サブトラクティブ法で配線層、ランドを形成する際、図9(a)及び(b)は、パターン露光の際のパターン位置ずれがない状態でレジストパターン及びランドが形成された状態を示す模式構成部分断面図を、図9(a’)及び(b’)は、パターン露光の際のパターン位置ずれδxが生じた状態でレジストパターン及びランドが形成された状態を示す模式構成部分断面図をそれぞれ示す。
図9(a)では、導体層44及びコンフォーマルビア46が形成された基板上に位置ズレのないレジストパターン33aが形成されているため、レジストパターン33aをエッチングマスクにして導体層44をエッチングすると、図9(b)に示すような正常なランド44aが形成される。
図9(a’)では、導体層44及びコンフォーマルビア46が形成された基板上にδx位置ズレしたレジストパターン33bが形成されているため、レジストパターン33bをエッチングマスクにして導体層44をエッチングすると、図9(b’)に示すように外形の一部が欠けたランド44a’及び欠け、窪みのあるコンフォーマルビア46’が形成され、電気的接続信頼性の低下及び絶縁層形成時にボイド等が発生し問題である。
図9(a)では、導体層44及びコンフォーマルビア46が形成された基板上に位置ズレのないレジストパターン33aが形成されているため、レジストパターン33aをエッチングマスクにして導体層44をエッチングすると、図9(b)に示すような正常なランド44aが形成される。
図9(a’)では、導体層44及びコンフォーマルビア46が形成された基板上にδx位置ズレしたレジストパターン33bが形成されているため、レジストパターン33bをエッチングマスクにして導体層44をエッチングすると、図9(b’)に示すように外形の一部が欠けたランド44a’及び欠け、窪みのあるコンフォーマルビア46’が形成され、電気的接続信頼性の低下及び絶縁層形成時にボイド等が発生し問題である。
上記したように、レジストパターンの位置ズレによるパターン欠け、窪み等を発生させないためには、露光位置精度±15μm、ビア径50μmとすると、少なくとも80μm以上のランド径とする必要がある。そうなると益々ランド間の間隙が狭くなり、ランド間に配設できる信号配線層の配設本数が減少してしまい、配線層の高密度化、ピッチの狭小化に対して障害となる。
特開平11−298141号公報
本発明は、上記問題点に鑑み考案されたものであり、配線層の高密度化、狭ピッチ化対応の多層配線板及びその製造方法を提供することを目的とする。
本発明は、上記課題を達成するために、まず請求項1においては、絶縁基材の片面もしくは両面に絶縁層を介して少なくとも2層以上の配線層が形成され、前記配線層はビア上に形成されたランドにて電気的に接続されてなる多層配線板において、前記ビア61b上のランド42aのランド幅をRw、前記ビア61bの上部ビア径をBφとしたとき、Rw≦Bφなる関係が満たされていることを特徴とする多層配線板としたものである。
また、請求項2においては、以下の工程を少なくとも備えていることを特徴とする請求項1記載の多層配線板の製造方法としたものである。
(a)絶縁基材11の片面もしくは両面に薄膜導体層21を形成し、薄膜導体層21上にパターンめっき用のレジストパターン31を形成する工程。
(b)薄膜導体層21をカソードにして電解銅めっきを行い、薄膜導体層21上に所定厚の導体層41を形成する工程。
(c)絶縁樹脂層51を形成し、絶縁樹脂層51の所定位置に開孔部52を形成する工程。
(d)導体層41をカソードにして電解銅めっきを行い、開孔部52に導体61を形成する工程。
(e)絶縁樹脂層51及びレジストパターン31を剥離処理し、絶縁基材11上に配線層41a及び突起状の導体61aを形成する工程。
(f)半硬化性樹脂シートをラミネートして絶縁樹脂層71を形成する工程。
(g)絶縁樹脂層71表面を研磨処理し、絶縁層71a及びフィルドビア61bを形成する工程。
(h)薄膜導体層22及びパターンめっき用のレジストパターン32を形成する工程。
(i)レジストパターン32をマスクにして電解銅めっきを行い、マスクされていない薄膜導体層22上に所定厚の導体層を形成し、レジストパターン32を剥離処理して、ビア61b上にランド42a、配線層42b、信号配線層42c及び電極42dを形成する工程。
(a)絶縁基材11の片面もしくは両面に薄膜導体層21を形成し、薄膜導体層21上にパターンめっき用のレジストパターン31を形成する工程。
(b)薄膜導体層21をカソードにして電解銅めっきを行い、薄膜導体層21上に所定厚の導体層41を形成する工程。
(c)絶縁樹脂層51を形成し、絶縁樹脂層51の所定位置に開孔部52を形成する工程。
(d)導体層41をカソードにして電解銅めっきを行い、開孔部52に導体61を形成する工程。
(e)絶縁樹脂層51及びレジストパターン31を剥離処理し、絶縁基材11上に配線層41a及び突起状の導体61aを形成する工程。
(f)半硬化性樹脂シートをラミネートして絶縁樹脂層71を形成する工程。
(g)絶縁樹脂層71表面を研磨処理し、絶縁層71a及びフィルドビア61bを形成する工程。
(h)薄膜導体層22及びパターンめっき用のレジストパターン32を形成する工程。
(i)レジストパターン32をマスクにして電解銅めっきを行い、マスクされていない薄膜導体層22上に所定厚の導体層を形成し、レジストパターン32を剥離処理して、ビア61b上にランド42a、配線層42b、信号配線層42c及び電極42dを形成する工程。
上記したように、本発明の多層配線板は、ビア上にビア径よりも小さいランドが形成されているため、配線層が高密度化、狭ピッチ化されてもランド間に形成できる信号配線層の本数を減少させることなく配線層の高密度化、狭ピッチ化に対応することができる。
本発明の多層配線板の実施の形態につき説明する。
請求項1に係る本発明の多層配線板100は、図1(a)及び(b)に示すように、配線層41aが形成された絶縁基材11上に絶縁層71aを介してランド42a、配線層42b、信号配線層422c、電極42d及びビア61bが形成されており、ランド42aと配線層41aとはビア61bで電気的に接続されている。ランド42aはフィルドビア61b上に形成され、ランド42aのランド幅をRw、フィルドビア61bの上部ビア径をBφとしたとき、Rw≦Bφの関係が満たされるようになっており、ランド42aのランド幅Rwはフィルドビア61bのビア径Bφよりも大きくならないようにして、ランド42a間に配設できる信号配線層42cの本数を減少させないで、配線層の高密度化、狭ピッチ化に対応している。
以下、請求項2に係る本発明の多層配線板の製造方法について説明する。
図2(a)〜(e)及び図3(f)〜(j)は、請求項2に係る本発明の多層配線板の製造方法の一実施例を工程順に示す模式構成部分断面図である。
図2(a)〜(e)及び図3(f)〜(j)は、請求項2に係る本発明の多層配線板の製造方法の一実施例を工程順に示す模式構成部分断面図である。
まず、エポキシ系樹脂等からなる絶縁基材11上に無電解銅めっき等の方法で薄膜導体層21を形成し、ドライフィルムをラミネートするか、レジスト溶液をスピンナーで塗布する等の方法で感光層を形成し、パターン露光、現像等の一連のパターニング処理を行って、レジストパターン31を形成する(図2(a)参照)。
次に、レジストパターン31をマスクにして電解銅めっきを行い、マスクされていない薄膜導体層21上に所定厚の導体層41を形成する(図2(b)参照)。
次に、ドライフィルムレジストをラミネートして、絶縁樹脂層51を形成し(図2(c)参照)、絶縁樹脂層51の所定位置に開孔部52を形成する(図2(d)参照)。
ここで、絶縁樹脂層51は、配線層上にビアとなる突起状の導体を形成するために設け
るもので、ビアとなる突起状の導体を形成した後は除去されるので、アルカリ等の剥離液で溶解する樹脂(例えば、アクリル系樹脂等)が好ましい。
るもので、ビアとなる突起状の導体を形成した後は除去されるので、アルカリ等の剥離液で溶解する樹脂(例えば、アクリル系樹脂等)が好ましい。
次に、導体層41をカソードにして電解銅めっきを行い、開孔部52に導体61を形成する(図2(e)参照)。
次に、絶縁樹脂層51及びレジストパターン31を専用の剥離液で剥離処理し、レジストパターン31下部にあった薄膜導体層21をクイックエッチングで除去し、絶縁基材11上に配線層41a及び突起状の導体61aを形成する(図3(f)参照)。
次に、絶縁樹脂層51及びレジストパターン31を専用の剥離液で剥離処理し、レジストパターン31下部にあった薄膜導体層21をクイックエッチングで除去し、絶縁基材11上に配線層41a及び突起状の導体61aを形成する(図3(f)参照)。
次に、両面にエポキシ系樹脂等からなる樹脂シートをラミネートして、所定厚の絶縁樹脂層71を形成する(図3(g)参照)。ここで、絶縁樹脂層71の膜厚は突起状の導体61aを覆い隠すような膜厚に設定するが、後で研磨処理するので突起状の導体61aの先端より5μm程厚く形成してやればよい。
次に、突起状の導体61aの上部が一部露出するまで絶縁樹脂層71表面を研磨処理し、突起状の導体61aの上部が一部露出したビア61b及び絶縁層71aを形成する(図3(h)参照)。
次に、絶縁層71a表面にめっき触媒核付与、無電解銅めっきを行って薄膜導体層22を形成し、ドライフィルムをラミネートして感光層を形成し、パターン露光、現像等の一連のパターニング処理を行って、レジストパターン32を形成する(図3(i)参照)。
次に、絶縁層71a表面にめっき触媒核付与、無電解銅めっきを行って薄膜導体層22を形成し、ドライフィルムをラミネートして感光層を形成し、パターン露光、現像等の一連のパターニング処理を行って、レジストパターン32を形成する(図3(i)参照)。
次に、レジストパターン32をマスクにして電解銅めっきを行い、マスクされていない薄膜導体層22上に所定厚の導体層を形成し、レジストパターン32を剥離処理し、レジストパターン32の下部にあっためっき薄膜導体層22をクイックエッチングで除去して、ランド42a、配線層42b、信号配線層42c及び電極42dを形成し、配線層41aとランド42aとがビア61aで電気的に接続された4層の多層配線板100を得ることができる(図3(j)参照)。
このように、ビア61a上にビア径よりも小さい幅を有するランド42aが形成されているため、配線層が高密度化、狭ピッチ化されてもランド間に形成できる信号配線層の本数を減少させることはない。
以下実施例により本発明を詳細に説明する。
まず、ガラスクロスにエポキシ樹脂を含浸させた絶縁基材11の両面にめっき触媒核付与及び無電解銅めっきを行って、薄膜導体層21を形成し、薄膜導体層21表面に厚さ12μmのドライフィルムフォトレジストをラミネートして感光層を形成し、パターン露光、現像を行って、レジストパターン31を形成した(図2(a)参照)。
次に、レジストパターン31をマスクにして電解銅めっきを行い、12μm厚の導体層41を形成した(図2(b)参照)。
次に、40μm厚のドライフィルムをラミネートして、絶縁樹脂層51を形成し(図2(c)参照)、絶縁樹脂層51の所定位置に50μmφの開孔部52を形成した(図2(d)参照)。
次に、40μm厚のドライフィルムをラミネートして、絶縁樹脂層51を形成し(図2(c)参照)、絶縁樹脂層51の所定位置に50μmφの開孔部52を形成した(図2(d)参照)。
次に、導体層41をカソードにして電解銅めっきを行い、開孔部52に40μm厚の導体61を形成した(図2(e)参照)。
次に、絶縁樹脂層51及びレジストパターン31を専用の剥離液で剥離処理し、レジストパターン31下部にあった薄膜導体層21を過硫酸アンモニウム水溶液によるソフトエッチングで除去し、絶縁基材11上に配線層41a及び突起状の導体61aを形成した(図
3(f)参照)。
次に、絶縁樹脂層51及びレジストパターン31を専用の剥離液で剥離処理し、レジストパターン31下部にあった薄膜導体層21を過硫酸アンモニウム水溶液によるソフトエッチングで除去し、絶縁基材11上に配線層41a及び突起状の導体61aを形成した(図
3(f)参照)。
次に、エポキシ系の樹脂からなる樹脂シートを真空加圧加熱ラミネータにて積層し、続けて平板プレス機により加圧、加熱し50μm厚の絶縁樹脂層71を形成した(図3(g)参照)。
次に、絶縁樹脂層71表面を2〜3μm程研磨処理し、突起状の導体61aの上部が一部露出した上部ビア径50μmφのビア61b及び絶縁層71aを形成した(図3(h)参照)。
次に、絶縁樹脂層71表面を2〜3μm程研磨処理し、突起状の導体61aの上部が一部露出した上部ビア径50μmφのビア61b及び絶縁層71aを形成した(図3(h)参照)。
次に、絶縁層71a表面にめっき触媒核付与及び無電解銅めっきを行って、薄膜導体層22を形成し、厚さ12μmのドライフィルムフォトレジストをラミネートして感光層を形成し、パターン露光、現像を行って、レジストパターン32を形成した(図3(i)参照)。
次に、レジストパターン32をマスクにして電解銅めっきを行い、マスクされていない薄膜導体層22上に12μm厚の導体層を形成し、レジストパターン32を専用の剥離液で剥離処理し、レジストパターン32の下部にあった薄膜導体層22を過硫酸アンモニウム水溶液によるソフトエッチングで除去して、ランド幅30μmのランド42a、配線層42b、ピッチ300μmのランド42a間に配線層幅30μm、スペース幅30μmの信号配線層42cを4本と電極42dを形成し、配線層41aとランド42aとがビア61aで電気的に接続された4層の多層配線板100を得た(図3(j)参照)。
11、12……絶縁基材
21、22、23……薄膜導体層
31、32、33、33a、33b、34……レジストパターン
41、43、44……導体層
41a、42b、43a……配線層
42a、44a……ランド
42c、44c……信号配線層
42d……電極
44a’……欠けのあるランド
45……フィルドビア
45’……欠け、窪みのあるフィルドビア
46……コンフォーマルビア
46’……欠け、窪みのあるコンフォーマルビア
51、71……絶縁樹脂層
52……開孔部
53、71a……絶縁層
54……ビア用孔
61……導体
61a……突起状の導体
61b……ビア
100、200、300……多層配線板
Rw……ランド幅
Rφ……ランド径
Bφ……ビア径
δx……位置ズレ量
21、22、23……薄膜導体層
31、32、33、33a、33b、34……レジストパターン
41、43、44……導体層
41a、42b、43a……配線層
42a、44a……ランド
42c、44c……信号配線層
42d……電極
44a’……欠けのあるランド
45……フィルドビア
45’……欠け、窪みのあるフィルドビア
46……コンフォーマルビア
46’……欠け、窪みのあるコンフォーマルビア
51、71……絶縁樹脂層
52……開孔部
53、71a……絶縁層
54……ビア用孔
61……導体
61a……突起状の導体
61b……ビア
100、200、300……多層配線板
Rw……ランド幅
Rφ……ランド径
Bφ……ビア径
δx……位置ズレ量
Claims (2)
- 絶縁基材の片面もしくは両面に絶縁層を介して少なくとも2層以上の配線層が形成され、前記配線層はビア上に形成されたランドにて電気的に接続されてなる多層配線板において、前記ビア(61b)上のランド(42a)のランド幅をRw、前記ビア(61b)の上部ビア径をBφとしたとき、Rw≦Bφなる関係が満たされていることを特徴とする多層配線板。
- 以下の工程を少なくとも備えていることを特徴とする請求項1記載の多層配線板の製造方法。
(a)絶縁基材(11)の片面もしくは両面に薄膜導体層(21)を形成し、薄膜導体層(21)上にパターンめっき用のレジストパターン(31)を形成する工程。
(b)薄膜導体層(21)をカソードにして電解銅めっきを行い、薄膜導体層(21)上に所定厚の導体層(41)を形成する工程。
(c)絶縁樹脂層(51)を形成し、絶縁樹脂層(51)の所定位置に開孔部(52)を形成する工程。
(d)導体層(41)をカソードにして電解銅めっきを行い、開孔部(52)に導体(61)を形成する工程。
(e)絶縁樹脂層(51)及びレジストパターン(31)を剥離処理し、絶縁基材(11)上に配線層(41a)及び突起状の導体(61a)を形成する工程。
(f)半硬化性樹脂シートをラミネートして絶縁樹脂層(71)を形成する工程。
(g)絶縁樹脂層(71)表面を研磨処理し、絶縁層(71a)及びフィルドビア(61b)を形成する工程。
(h)薄膜導体層(22)及びパターンめっき用のレジストパターン(32)を形成する工程。
(i)レジストパターン(32)をマスクにして電解銅めっきを行い、マスクされていない薄膜導体層(22)上に所定厚の導体層を形成し、レジストパターン(32)を剥離処理して、ビア(61b)上にランド(42a)、配線層(42b)、信号配線層(42c)及び電極(42d)を形成する工程。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003337045A JP2005108941A (ja) | 2003-09-29 | 2003-09-29 | 多層配線板及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003337045A JP2005108941A (ja) | 2003-09-29 | 2003-09-29 | 多層配線板及びその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005108941A true JP2005108941A (ja) | 2005-04-21 |
Family
ID=34532980
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003337045A Pending JP2005108941A (ja) | 2003-09-29 | 2003-09-29 | 多層配線板及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005108941A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012146793A (ja) * | 2011-01-11 | 2012-08-02 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
JP2014501451A (ja) * | 2010-12-24 | 2014-01-20 | エルジー イノテック カンパニー リミテッド | 印刷回路基板及びその製造方法 |
JP2015225959A (ja) * | 2014-05-28 | 2015-12-14 | 京セラサーキットソリューションズ株式会社 | 配線基板の製造方法 |
JP2016100581A (ja) * | 2014-11-26 | 2016-05-30 | 京セラサーキットソリューションズ株式会社 | 配線基板の製造方法 |
WO2021080325A1 (ko) * | 2019-10-22 | 2021-04-29 | 엘지이노텍 주식회사 | 인쇄회로기판 |
-
2003
- 2003-09-29 JP JP2003337045A patent/JP2005108941A/ja active Pending
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014501451A (ja) * | 2010-12-24 | 2014-01-20 | エルジー イノテック カンパニー リミテッド | 印刷回路基板及びその製造方法 |
US9363883B2 (en) | 2010-12-24 | 2016-06-07 | Lg Innotek Co., Ltd. | Printed circuit board and method for manufacturing same |
JP2012146793A (ja) * | 2011-01-11 | 2012-08-02 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
US8797757B2 (en) | 2011-01-11 | 2014-08-05 | Shinko Electric Industries Co., Ltd. | Wiring substrate and manufacturing method thereof |
JP2015225959A (ja) * | 2014-05-28 | 2015-12-14 | 京セラサーキットソリューションズ株式会社 | 配線基板の製造方法 |
JP2016100581A (ja) * | 2014-11-26 | 2016-05-30 | 京セラサーキットソリューションズ株式会社 | 配線基板の製造方法 |
WO2021080325A1 (ko) * | 2019-10-22 | 2021-04-29 | 엘지이노텍 주식회사 | 인쇄회로기판 |
US12213253B2 (en) | 2019-10-22 | 2025-01-28 | Lg Innotek Co., Ltd. | Printed circuit board |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI305480B (en) | Method of fabricating printed circuit board having embedded multi-layer passive devices | |
KR101375998B1 (ko) | 다층 배선기판의 제조방법 및 다층 배선기판 | |
US7727802B2 (en) | Method for fabricating an electronic component embedded substrate | |
JP4405993B2 (ja) | 高密度プリント回路基板の製造方法 | |
WO2018110437A1 (ja) | 配線基板、多層配線基板、及び配線基板の製造方法 | |
JP2007142403A (ja) | プリント基板及びその製造方法 | |
WO2006089255A2 (en) | High aspect ratio plated through holes in a printed circuit board | |
JP2008060609A (ja) | 多層基板およびその製造方法 | |
JP2009283739A (ja) | 配線基板および配線基板の製造方法 | |
JP2004146836A (ja) | 回路基板及びその製造方法 | |
JP4792673B2 (ja) | 高密度多層ビルドアップ配線板の製造方法 | |
KR100832650B1 (ko) | 다층 인쇄회로기판 및 그 제조 방법 | |
KR20000074048A (ko) | 인쇄회로기판 및 그 제조방법 | |
KR100969439B1 (ko) | 랜드리스 비아를 갖는 인쇄회로기판의 제조방법 | |
KR20130053289A (ko) | 인쇄회로기판의 제조방법 | |
US7629692B2 (en) | Via hole having fine hole land and method for forming the same | |
JP2005108941A (ja) | 多層配線板及びその製造方法 | |
US6555016B2 (en) | Method of making multilayer substrate | |
KR20040061410A (ko) | 도통 관통홀이 구리로 채워진 인쇄회로기판 및 그 제조방법 | |
JP2003273510A (ja) | プリント基板の製造方法 | |
JP2004146668A (ja) | 多層プリント配線板及びその製造方法 | |
JP4802402B2 (ja) | 高密度多層ビルドアップ配線板及びその製造方法 | |
KR100704911B1 (ko) | 전자소자 내장형 인쇄회로기판 및 그 제조방법 | |
KR100787385B1 (ko) | 리드선 없이 인쇄 회로 기판에 전해 금도금을 수행하는 방법 | |
TW201831067A (zh) | 線路板的製作方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060725 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090616 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090804 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090915 |