[go: up one dir, main page]

KR101375998B1 - 다층 배선기판의 제조방법 및 다층 배선기판 - Google Patents

다층 배선기판의 제조방법 및 다층 배선기판 Download PDF

Info

Publication number
KR101375998B1
KR101375998B1 KR1020100135649A KR20100135649A KR101375998B1 KR 101375998 B1 KR101375998 B1 KR 101375998B1 KR 1020100135649 A KR1020100135649 A KR 1020100135649A KR 20100135649 A KR20100135649 A KR 20100135649A KR 101375998 B1 KR101375998 B1 KR 101375998B1
Authority
KR
South Korea
Prior art keywords
main surface
resin insulating
surface side
layer
connection terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
KR1020100135649A
Other languages
English (en)
Other versions
KR20110076804A (ko
Inventor
신노스케 마에다
데츠오 스즈키
다쿠야 한도
다츠야 이토
사토시 히라노
아츠히코 스기모토
Original Assignee
니혼도꾸슈도교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니혼도꾸슈도교 가부시키가이샤 filed Critical 니혼도꾸슈도교 가부시키가이샤
Publication of KR20110076804A publication Critical patent/KR20110076804A/ko
Application granted granted Critical
Publication of KR101375998B1 publication Critical patent/KR101375998B1/ko
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the groups H01L21/18 - H01L21/326 or H10D48/04 - H10D48/07
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch or thickness; Using different connections on the pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/099—Coating over pads, e.g. solder resist partly over pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0055—After-treatment, e.g. cleaning or desmearing of holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682—Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49147—Assembling terminal to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(과제) 최외층의 표면 조도를 적절한 상태로 설정할 수 있는 다층 배선기판의 제조방법을 제공하는 것.
(해결수단) 빌드업 공정에서, 동박(55,56)을 박리 가능한 상태로 편면에 적층 배치하여 이루어지는 기재(52) 상에 복수의 수지 절연층(21∼24) 및 복수의 도체층(26)을 교호로 적층하여 다층화함으로써 배선 적층부(30)를 형성한다. 드릴링 공정에서, 최외층의 수지 절연층(24)에 대해서 레이저 드릴가공을 실시하여 복수의 개구부(35,36)를 형성함으로써 각 접속단자(41,42)를 노출시킨다. 그 후, 디스미어 공정에서, 개구부(35,36) 내의 스미어를 제거한다.

Description

다층 배선기판의 제조방법 및 다층 배선기판{Method of Manufacturing Multilayer Wiring Substrate, and Multilayer Wiring Substrate}
본 발명은 같은 수지 절연재료를 주체로 한 복수의 수지 절연층 및 복수의 도체층을 교호로 적층하여 다층화한 적층 구조체를 가지는 한편으로 이른바 코어기판을 가지지 않는 다층 배선기판의 제조방법 및 다층 배선기판에 관한 것이다.
컴퓨터의 마이크로 프로세서 등으로서 사용되는 반도체 집적회로소자(IC칩)는 최근 더욱더 고속화, 고기능화되고 있으며, 이것에 부수하여 단자의 개수가 증가하여 단자 간의 피치도 좁아지게 되는 경향에 있다. 일반적으로 IC칩의 저면에는 다수의 단자가 밀집되어 어레이 형상으로 배치되어 있으며, 이러한 단자 군(群)은 마더보드 측의 단자 군에 대해서 플립 칩의 형태로 접속된다. 다만, IC칩 측의 단자 군과 마더보드 측의 단자 군에서는 단자 간의 피치에 큰 차이가 있는 점에서 IC칩을 마더보드 상에 직접적으로 접속하는 것이 곤란하다. 그래서, 통상은 IC칩을 IC칩 탑재용 배선기판 상에 탑재하여 이루어지는 반도체 패키지를 제작하고, 이 반도체 패키지를 마더보드 상에 탑재한다는 수법이 채용된다.
이러한 종류의 패키지를 구성하는 IC칩 탑재용 배선기판으로서는 코어기판의 표면 및 이면에 빌드업층을 형성한 다층 배선기판이 실용화되어 있다. 이 다층 배선기판에 있어서는 코어기판으로서 예를 들면 보강 섬유에 수지를 함침시킨 수지 기판(유리 에폭시 기판 등)이 사용되고 있다. 그리고, 이 코어기판의 강성을 이용하여 코어기판의 표면 및 이면에 수지 절연층과 도체층을 교호로 적층함으로써 빌드업층이 형성되어 있다. 즉, 이 다층 배선기판에 있어서 코어기판은 보강의 역할을 하고 있으며, 빌드업층에 비해서 매우 두껍게 형성되어 있다. 또, 코어기판에는 표면 및 이면에 형성된 빌드업층 간의 도통을 도모하기 위한 배선(구체적으로는 스루홀 도체 등)이 관통 형성되어 있다.
그런데, 근래에는 반도체 집적회로소자의 고속화에 수반하여, 사용되는 신호 주파수가 고주파 대역으로 되어 가고 있다. 이 경우, 코어기판을 관통하는 배선이 큰 인덕턴스로서 기여하여 고주파 신호의 전송 로스나 회로 오동작의 발생으로 이어져서 고속화에 방해가 된다. 이 문제를 해결하기 위해서 다층 배선기판을 코어기판을 갖지 않는 기판으로 하는 것이 제안되어 있다(예를 들면, 특허문헌 1, 2 참조). 특허문헌 1, 2에 기재된 다층 배선기판은 비교적 두꺼운 코어기판을 생략함으로써 전체의 배선 길이를 짧게 한 것이기 때문에, 고주파 신호의 전송 로스가 저감되어 반도체 집적회로소자를 고속으로 동작시키는 것이 가능하게 된다.
특허문헌 1에 개시되어 있는 제조방법에서는 임시 기판의 편면에 금속박을 배치하고, 이 금속박 상에 복수의 도체층 및 복수의 수지 절연층을 교호로 적층하여 이루어지는 빌드업층을 형성한다. 그 후, 임시 기판으로부터 금속박을 분리하여 금속박 상에 빌드업층이 형성된 구조체를 얻는다. 그리고, 금속박을 에칭에 의해 제거함에 의해서 빌드업층의 최외층의 표면(수지 절연층의 표면이나 복수의 IC칩 접속단자의 표면)을 노출시킴으로써 다층 배선기판을 제조하고 있다.
또, 특허문헌 1에는 빌드업층의 최외층에 솔더 레지스트를 형성한 다층 배선기판이 개시되어 있다. 또한, 솔더 레지스트에는 IC칩 접속단자의 표면을 노출시키는 개구부가 형성되어 있다. 특허문헌 2에 개시되어 있는 다층 배선기판에서도 IC칩의 탑재면 측의 최외층에 솔더 레지스트가 형성되며, 이 솔더 레지스트에는 IC칩 접속단자의 상면을 노출시키는 개구부가 형성되어 있다. 솔더 레지스트는 광경화성을 부여한 수지 절연재료의 경화물을 주체로 하여 형성되어 있으며, 솔더 레지스트의 개구부는 소정의 마스크를 배치한 상태에서 노광 및 현상을 실시함에 의해서 형성된다. 그리고, 솔더 레지스트의 개구부 내에서 노출된 IC칩 접속단자의 상면에 솔더 범프가 형성되며, 이 솔더 범프를 통해서 IC칩이 탑재되도록 되어 있다.
또, IC칩 탑재용 다층 배선기판에 있어서는 IC칩 접속단자에 접속된 IC칩과 기판 표면의 간극이 언더필에 의해서 밀봉된 기판도 제안되어 있다.
특허문헌 1 : 일본국 특개 2007-158174호 공보 특허문헌 2 : 일본국 특개 2004-111544호 공보
그런데, 상술한 IC칩 탑재용 다층 배선기판에 있어서, IC칩을 밀봉하는 언더필로서는 소수성(疏水性)의 재료가 이용된다. 이것에 대해서, IC칩 접속단자에 솔더 범프를 형성할 때에는 친수성의 플럭스가 이용된다. 즉, 다층 배선기판의 표면에는 소수성의 언더필에 더하여 친수성의 플럭스를 적당한 상태로 적셔서 퍼지게 하고 싶은 요망이 있지만, 다층 배선기판의 표면 조도를 적당한 상태로 설정하는 것이 곤란하게 되어 있었다. 구체적으로는, 예를 들면 특허문헌 1의 다층 배선기판에서는 에칭에 의해서 동박을 제거하여 최외층의 수지 절연층과 IC칩 접속단자를 노출시키고 있다. 그런데, 이 에칭에 의해서 수지 절연층의 표면이 어느 정도 조화(粗化)된다. 여기서, 수지 절연층의 표면 조도가 필요 이상으로 커지게 되면, 언더필의 유동성이 불량하게 되어 보이드 등이 발생할 우려가 있다. 또, 반대로 솔더 레지스트의 표면 조도가 작으면 플럭스가 필요 이상으로 젖어서 퍼짐으로써, 솔더 범프를 확실하게 형성하는 것이 곤란하게 된다.
또, 상기 다층 배선기판에 있어서, 최외층에 솔더 레지스트를 형성할 경우, 이 솔더 레지스트와 내층의 각 수지 절연층은 열팽창계수가 다르기 때문에, 이것들의 열팽창계수의 차이에 의해서 기판에 뒤틀림이 발생한다. 이 경우에는 상기 뒤틀림을 억제하기 위한 구성(예를 들면, 보강판 등)이 별도로 필요하게 되기 때문에, 다층 배선기판의 제조원가가 높아지게 된다. 또한, 솔더 레지스트는 내층의 수지 절연층에 비해서 절연성이 떨어진다. 이 때문에, IC칩 접속단자의 단자 간격을 좁게 하면, 솔더 레지스트에 의한 절연이 불충분하게 되어 단자 간의 쇼트가 발생하는 경우가 있다.
본 발명은 상기한 과제에 감안하여 이루어진 것으로서, 그 목적은 최외층의 표면 조도를 적절한 상태로 설정할 수 있는 다층 배선기판의 제조방법을 제공하는 것에 있다. 또, 본 발명의 다른 목적은 최외층의 표면 조도를 적절한 상태로 설정하여 IC칩을 확실하게 탑재할 수 있는 다층 배선기판을 제공하는 것에 있다.
상기 과제를 해결하기 위한 수단(제 1 수단)으로서는, 같은 수지 절연재료를 주체로 한 복수의 수지 절연층 및 복수의 도체층을 교호로 적층하여 다층화한 적층 구조체를 가지되, 상기 적층 구조체의 제 1 주면측에는 복수의 제 1 주면측 접속단자가 배치되고, 상기 적층 구조체의 제 2 주면측에는 복수의 제 2 주면측 접속단자가 배치되고, 상기 복수의 도체층은 상기 복수의 수지 절연층에 형성되며 상기 제 1 주면측 또는 상기 제 2 주면측 중 어느 한 쪽으로 향함에 따라서 직경이 확대되는 비아 도체에 의해서 서로 접속되어 있는 다층 배선기판의 제조방법으로서, 금속박을 박리 가능한 상태로 편면에 적층 배치하여 이루어지는 기재(基材) 상에서, 복수의 수지 절연층 및 복수의 도체층을 교호로 적층하여 다층화함에 의해서 적층 구조체를 형성하는 빌드업 공정과, 최외층의 수지 절연층에 대해서 레이저 드릴가공을 실시함에 의해서 복수의 개구부를 형성하여 상기 제 1 주면측 접속단자를 노출시키는 드릴링 공정과, 상기 드릴링 공정 후, 상기 개구부 내의 스미어를 제거하는 디스미어(desmear) 공정과, 상기 빌드업 공정 후, 상기 기재를 제거하여 상기 금속박을 노출시키는 기재 제거공정을 포함하는 것을 특징으로 하는 다층 배선기판의 제조방법이 있다.
따라서, 제 1 수단에 기재된 발명에 의하면, 적층 구조체에 있어서의 내층의 수지 절연층과 같은 수지 절연재료에 의해서 최외층의 수지 절연층이 형성되기 때문에, 최외층의 수지 절연층이 다른 수지 절연재료에 의해서 형성되는 경우에 비해서 적층 구조체에서의 열팽창계수의 차이에 의한 영향이 경감된다. 이 결과, 다층 배선기판의 뒤틀림을 억제할 수 있다. 여기서, 최외층의 수지 절연층은 내층의 수지 절연층과 같은 수지 절연재료에 의해서 형성되어 있기 때문에, 포토리소그래피 공정에서 개구부를 형성하는 것이 곤란하다. 그러나, 레이저 드릴가공을 실시함으로써 최외층의 수지 절연층에 개구부를 확실하게 형성할 수 있다. 또, 빌드업 공정 후에 디스미어 공정이 실시되기 때문에, 최외층의 수지 절연층의 표면 조도를 임의의 조도로 설정할 수 있다. 따라서, 다층 배선기판을 구성하는 최외층의 수지 절연층의 표면에 대해서 플럭스나 언더필에 적합한 표면 조도를 설정할 수 있어 이것들을 적당한 상태로 적셔서 퍼지게 하는 것이 가능하게 된다.
최외층의 수지 절연층은 광경화성을 부여하고 있지 않은 수지 절연재료의 경화물을 주체로 한 빌드업 재료를 사용하여 형성하는 것이 바람직하다. 이 빌드업 재료로서는 절연성, 내열성, 내습성 등을 고려하여 적절히 선택할 수 있다. 빌드업 재료의 최적한 예로서는 에폭시 수지, 페놀 수지, 우레탄 수지, 실리콘 수지, 폴리이미드 수지 등의 열경화성 수지, 폴리카보네이트 수지, 아크릴 수지, 폴리아세탈 수지, 폴리프로필렌 수지 등의 열가소성 수지 등을 들 수 있다. 그 외에 상기한 수지와 유리 섬유(유리 직포나 유리 부직포)나 폴리아미드 섬유 등의 유기 섬유와의 복합재료, 혹은 연속 다공질 PTFE 등의 삼차원 망상 불소계 수지 기재에 에폭시 수지 등의 열경화성 수지를 함침시킨 수지-수지 복합재료 등을 사용하여도 좋다.
도체층은 주로 구리로 이루어지며, 서브트랙티브법, 세미 에디티브법, 풀 에디티브법 등의 공지 수법에 의해서 형성된다. 구체적으로 말하면, 예를 들면 동박의 에칭, 무전해 구리도금 혹은 전해 구리도금 등의 수법이 적용된다. 또한, 스퍼터나 CVD 등의 수법에 의해서 박막을 형성한 후에 에칭을 실시함에 의해서 도체층이나 접속단자를 형성하거나 도전성 페이스트 등의 인쇄에 의해서 도체층이나 접속단자를 형성하는 것도 가능하다.
기재 제거공정 후, 제 1 주면의 전면을 덮는 에칭 레지스트를 형성한 상태에서 금속박을 서브트랙티브법으로 패터닝함에 의해서 제 2 주면측 접속단자를 형성하는 접속단자 형성공정과, 에칭 레지스트를 제거하여 제 1 주면측 접속단자를 노출시키는 레지스트 제거공정을 순차적으로 실시하도록 하여도 좋다. 이 방법에서는 기재 제거공정을 실시하기 전의 단계에서 레이저 드릴가공에 의한 드릴링 공정이 실시된다. 이 경우, 기재 상의 적층 구조체는 비교적 강도가 있기 때문에 뒤틀림이 없는 상태로 유지할 수 있으며, 이 적층 구조체의 표면에 있어서의 정확한 위치에 개구부를 형성할 수 있다.
기재 제거공정 후, 제 2 주면 상에 에칭 레지스트를 형성한 상태에서 금속박을 서브트랙티브법으로 패터닝함에 의해서 제 2 주면측 접속단자를 형성하는 접속단자 형성공정을 실시하고, 이 접속단자 형성공정 후에 드릴링 공정을 실시하도록 하여도 좋다. 이 경우, 접속단자 형성공정에 있어서, 제 1 주면측의 최외층이 수지 절연층으로 덮여져 있으며, 이 수지 절연층에는 개구부가 형성되어 있지 않다. 따라서, 최외층의 수지 절연층을 에칭 레지스트로서 기능시킬 수 있다. 이 때문에, 제 1 주면측에 에칭 레지스트를 별도로 형성할 필요가 없으며, 제 2 주면 상에만 에칭 레지스트를 형성한 상태에서 제 2 주면측 접속단자를 패턴 형성할 수 있다.
드릴링 공정에 있어서, 제 1 주면측 접속단자를 노출시킴과 아울러, 접속단자 이외의 도체층을 노출시키도록 하여도 좋다. 구체적으로는, 예를 들면 얼라인먼트 마크로서 형성한 도체층을 노출시킴으로써 배선기판의 위치결정을 용이하게 하는 것이 가능하게 된다.
또, 상기 과제를 해결하기 위한 다른 수단(제 2 수단)으로서는, 같은 수지 절연재료를 주체로 한 복수의 수지 절연층 및 복수의 도체층을 교호로 적층하여 다층화한 적층 구조체를 가지되, 상기 적층 구조체의 제 1 주면측에는 복수의 제 1 주면측 접속단자가 배치되고, 상기 적층 구조체의 제 2 주면측에는 복수의 제 2 주면측 접속단자가 배치되고, 상기 복수의 도체층은 상기 복수의 수지 절연층에 형성되며 상기 제 1 주면측 또는 상기 제 2 주면측 중 어느 한 쪽으로 향함에 따라서 직경이 확대되는 비아 도체에 의해서 서로 접속되어 있는 다층 배선기판으로서,
상기 복수의 수지 절연층은 광경화성을 부여하고 있지 않은 수지 절연재료의 경화물을 주체로 한 같은 빌드업 재료를 사용하여 형성되고, 상기 적층 구조체의 상기 제 1 주면측에서 노출 상태에 있는 최외층의 수지 절연층에는 복수의 개구부가 형성되고, 상기 제 1 주면에는 접속대상이 IC칩인 IC칩 접속단자 및 접속대상이 수동부품이며 상기 IC칩 접속단자보다도 면적이 큰 수동부품 접속단자의 2종류가 상기 제 1 주면측 접속단자로서 존재함과 아울러, 상기 복수의 개구부 내에는 복수의 상기 IC칩 접속단자가 배치됨과 아울러, 상기 복수의 IC칩 접속단자는 상면의 높이가 상기 최외층의 수지 절연층의 표면보다도 낮고 또한 표면측 외주부가 상기 최외층의 수지 절연층 내에 매립되어 있는 것을 특징으로 하는 다층 배선기판이 있다.
따라서, 제 2 수단에 기재된 발명에 의하면, 같은 수지 절연재료를 주체로 한 복수의 수지 절연층 및 복수의 도체층이 교호로 적층되되 코어기판을 포함하지 않는 코어리스 배선기판으로서 다층 배선기판이 형성되어 있다. 이 다층 배선기판에서는 광경화성을 가지지 않은 내층의 수지 절연층과 같은 수지 절연재료에 의해서 최외층의 수지 절연층이 형성되어 있기 때문에, 최외층의 수지 절연층이 다른 수지 절연재료에 의해서 형성되는 경우에 비해서 열팽창계수의 차이에 의한 영향이 경감된다. 이 결과, 다층 배선기판의 뒤틀림을 억제할 수 있다. 또, 다층 배선기판의 제 1 주면에는 접속대상이 IC칩인 IC칩 접속단자 및 접속대상이 수동부품이고 IC칩 접속단자보다도 면적이 큰 수동부품 접속단자의 2종류가 제 1 주면측 접속단자로서 존재하고 있으며, 이 중의 IC칩 접속단자가 복수의 개구부 내에 배치되어 있다. 이 IC칩 접속단자는 상면의 높이가 최외층의 수지 절연층의 표면보다도 낮고 또한 표면측 외주부가 최외층의 수지 절연층 내에 매립되어 있다. 따라서, 최외층의 수지 절연층이 솔더 레지스트로서 기능하며, IC칩 접속단자의 상면에 솔더 범프를 확실하게 형성할 수 있다. 또, 최외층의 수지 절연층은 내층의 수지 절연층과 같은 절연성이 우수한 빌드업 재료에 의해서 형성되기 때문에, IC칩 접속단자의 간격을 좁게 할 수 있어, 다층 배선기판의 고집적화가 가능하게 된다.
수동부품 접속단자는 주체를 이루는 구리층의 상면 및 측면을 구리 이외의 도금층으로 덮은 구조를 가지며, 상기 IC칩 접속단자는 주체를 이루는 구리층의 상면만을 구리 이외의 도금층으로 덮은 구조를 가지고 있는 것이 바람직하다. 이와 같이 하면, 수동부품 접속단자의 상면 및 측면에 비교적 큰 솔더 필릿을 확실하게 형성할 수 있다. 또, IC칩 접속단자의 상면에 솔더 범프를 확실하게 형성할 수 있다. 여기서, 수동부품 접속단자의 단자 간격은 IC칩 접속단자의 단자 간격보다도 넓고, 또 수동부품 접속단자는 사이즈가 비교적 크기 때문에, 수동부품 접속단자의 상면 및 측면에 형성된 솔더 필릿에 의해서 수동부품을 충분한 강도로 확실하게 솔더 접속할 수 있다. 한편, IC칩 접속단자의 단자 간격은 좁기 때문에, IC칩 접속단자의 측면으로 솔더 범프가 팽창하게 되면 단자 간의 쇼트가 문제된다. 이것에 대해서, 본 발명에서는 IC칩 접속단자의 상면에만 솔더 범프가 형성되기 때문에, 솔더 범프가 가로방향으로 팽창하는 일이 없어 단자 간의 쇼트를 회피할 수 있다.
도 1은 제 1 실시형태에 있어서의 다층 배선기판의 개략 구성을 나타내는 단면도
도 2는 제 1 실시형태에 있어서의 다층 배선기판의 개략 구성을 나타내는 평면도
도 3은 제 1 실시형태의 다층 배선기판의 제조방법을 나타내는 설명도
도 4는 제 1 실시형태의 다층 배선기판의 제조방법을 나타내는 설명도
도 5는 제 1 실시형태의 다층 배선기판의 제조방법을 나타내는 설명도
도 6은 제 1 실시형태의 다층 배선기판의 제조방법을 나타내는 설명도
도 7은 제 1 실시형태의 다층 배선기판의 제조방법을 나타내는 설명도
도 8은 제 1 실시형태의 다층 배선기판의 제조방법을 나타내는 설명도
도 9는 제 1 실시형태의 다층 배선기판의 제조방법을 나타내는 설명도
도 10은 제 1 실시형태의 다층 배선기판의 제조방법을 나타내는 설명도
도 11은 제 1 실시형태의 다층 배선기판의 제조방법을 나타내는 설명도
도 12는 제 1 실시형태의 다층 배선기판의 제조방법을 나타내는 설명도
도 13은 제 2 실시형태의 다층 배선기판의 제조방법을 나타내는 설명도
도 14는 제 2 실시형태의 다층 배선기판의 제조방법을 나타내는 설명도
도 15는 제 2 실시형태의 다층 배선기판의 제조방법을 나타내는 설명도
도 16은 다른 실시형태에 있어서의 다층 배선기판의 개략 구성을 나타내는 단면도
도 17은 다른 실시형태에 있어서의 다층 배선기판의 개략 구성을 나타내는 단면도
도 18은 다른 실시형태에 있어서의 다층 배선기판의 개략 구성을 나타내는 단면도
도 19는 다른 실시형태에 있어서의 다층 배선기판의 개략 구성을 나타내는 단면도
[제 1 실시형태]
이하, 본 발명을 다층 배선기판에 구체화한 제 1 실시형태를 도면에 의거하여 상세하게 설명한다. 도 1은 본 실시형태의 다층 배선기판의 개략 구성을 나타내는 확대단면도이고, 도 2는 상기 다층 배선기판의 평면도이다.
도 1에 나타낸 바와 같이 다층 배선기판(10)은 코어기판을 포함하지 않고 형성된 코어리스 배선기판으로서, 같은 수지 절연재료를 주체로 한 4층의 수지 절연층(21,22,23,24)과 구리로 이루어지는 도체층(26)을 교호로 적층하여 다층화한 배선 적층부(적층 구조체)(30)를 가지고 있다. 각 수지 절연층(21∼24)은 광경화성을 부여하고 있지 않은 수지 절연재료, 구체적으로는 열경화성 에폭시 수지의 경화물을 주체로 한 빌드업 재료를 사용하여 형성되어 있다. 다층 배선기판(10)에 있어서, 배선 적층부(30)의 상면(31) 측(제 1 주면측)에는 복수의 접속단자(제 1 주면측 접속단자)(41,42)가 배치되어 있다.
도 1 및 도 2에 나타낸 바와 같이, 본 실시형태의 다층 배선기판(10)에서는 배선 적층부(30)의 상면(31) 측에 배치되는 복수의 접속단자(41,42)로서 접속대상이 IC칩인 IC칩 접속단자(41)와 접속대상이 칩 콘덴서(수동부품)인 콘덴서 접속단자(수동부품 접속단자)(42)가 존재하고 있다. 배선 적층부(30)의 상면(31) 측에 있어서, 복수의 IC칩 접속단자(41)는 기판 중앙부에 형성된 칩 탑재영역(43)에서 어레이 형상으로 배치되어 있다. 또, 콘덴서 접속단자(42)는 IC칩 접속단자(41)보다도 면적이 큰 접속단자이며, 칩 탑재영역(43)보다도 기판의 외주측에 배치되어 있다.
한편, 배선 적층부(30)의 하면(32) 측(제 2 주면측)에는 접속대상이 마더보드(마더기판)인 LGA(land grid array)용의 복수의 접속단자(제 2 주면측 접속단자로서의 마더기판 접속단자)(45)가 어레이 형상으로 배치되어 있다. 이들 마더기판 접속단자(45)는 상면(31) 측의 IC칩 접속단자(41) 및 콘덴서 접속단자(42)보다도 면적이 큰 접속단자이다.
수지 절연층(21,22,23,24)에는 각각 비아 홀(33) 및 필드 비아 도체(34)가 형성되어 있다. 각 비아 도체(34)는 모두 동일한 방향으로(도 1에서는 하면 측에서 상면 측으로 향함에 따라서) 직경이 확대되는 형상을 가지며, 각 도체층(26), IC칩 접속단자(41), 콘덴서 접속단자(42) 및 마더기판 접속단자(45)를 서로 전기적으로 접속하고 있다.
배선 적층부(30)의 상면(31) 측에 있어서, 최외층에 노출되는 제 4 층의 수지 절연층(24)에는 복수의 개구부(35,36)가 형성되어 있다. 개구부(35) 내에는 상면의 높이가 수지 절연층(24)의 표면(기준면)보다도 낮게 되는 상태로 IC칩 접속단자(41)가 배치되어 있으며, IC칩 접속단자(41)의 표면측 외주부가 수지 절연층(24) 내에 매립되어 있다. 또, 개구부(36) 내에는 상면의 높이가 수지 절연층(24)의 표면보다도 낮게 되는 상태로 콘덴서 접속단자(42)가 배치되어 있으며, 콘덴서 접속단자(42)의 표면측 외주부가 수지 절연층(24) 내에 매립되어 있다. IC칩 접속단자(41) 및 콘덴서 접속단자(42)는 구리층을 주체로 하여 구성되어 있다. 또한, IC칩 접속단자(41) 및 콘덴서 접속단자(42)는 주체를 이루는 구리층의 상면만을 구리 이외 도금층(46,47)(구체적으로는 니켈-금 도금층)으로 덮은 구조를 가지고 있다.
배선 적층부(30)의 하면(32) 측에 있어서, 수지 절연층(21)의 표면은 솔더 레지스트(37)에 의해서 거의 전체적으로 덮여져 있으며, 이 솔더 레지스트(37)에는 마더기판 접속단자(45)를 노출시키는 개구부(38)가 형성되어 있다. 본 실시형태에서는 상기 개구부(38)가 마더기판 접속단자(45)보다도 작으며, 마더기판 접속단자(45)의 표면측 외주부가 솔더 레지스트(37) 내에 매립되어 있다. 마더기판 접속단자(45)는 구리층을 주체로 하여 구성되어 있다. 또한, 마더기판 접속단자(45)는 주체를 이루는 구리층의 하면만을 구리 이외 도금층(48)(구체적으로는 니켈-금 도금층)으로 덮은 구조를 가지고 있다.
상기 구성의 다층 배선기판(10)은 예를 들면 이하의 순서로 제작된다.
우선 빌드업 공정에 있어서, 충분한 강도를 가지는 지지기판(支持基板)(유리 에폭시 기판 등)(50)을 준비하고, 이 지지기판 상에 수지 절연층(21∼24) 및 도체층(26)을 빌드업하여 배선 적층부(30)를 형성한다.
상세하게 설명하면, 도 3에 나타낸 바와 같이 지지기판(50) 상에 에폭시 수지로 이루어지는 시트형상의 절연 수지 기재를 붙여서 하지(下地) 수지 절연층(51)을 형성함으로써, 지지기판(50) 및 하지 수지 절연층(51)으로 이루어지는 기재(基材)(52)를 얻는다. 그리고, 도 4에 나타낸 바와 같이 기재(52)의 편면{구체적으로는 하지 수지 절연층(51)의 상면}에 적층 금속 시트체(54)를 배치한다. 여기서, 하지 수지 절연층(51) 상에 적층 금속 시트체(54)를 배치함으로써, 이후의 제조공정에서 적층 금속 시트체(54)가 하지 수지 절연층(51)으로부터 박리되지 않을 정도의 밀착성이 확보된다. 적층 금속 시트체(54)는 2장의 동박(55,56)(1쌍의 금속박)을 박리 가능한 상태로 밀착시켜서 이루어진다. 구체적으로는 금속 도금(예를 들면, 크롬 도금, 니켈 도금, 티탄 도금, 또는 이것들의 복합 도금)을 사이에 두고서 동박(55)과 동박(56)이 배치된 적층 금속 시트체(54)가 형성되어 있다.
그 후, 도 5에 나타낸 바와 같이 적층 금속 시트체(54)를 에워싸도록 시트형상의 수지 절연층(21)을 배치하고서 이 수지 절연층(21)을 붙인다. 여기서, 수지 절연층(21)은 적층 금속 시트체(54)와 밀착됨과 아울러, 이 적층 금속 시트체(54)의 주위 영역에 있어서 하지 수지 절연층(51)과 밀착됨으로써 적층 금속 시트체(54)를 밀봉한다.
그리고, 도 6에 나타낸 바와 같이, 예를 들면 엑시머 레이저나 UV 레이저나 CO2 레이저 등을 사용하여 레이저 가공을 실시함으로써 수지 절연층(21)의 소정의 위치에 비아 홀(33)을 형성한다. 이어서, 과망간산칼륨 용액 등의 에칭액을 사용하여 각 비아 홀(33) 내의 스미어를 제거하는 디스미어(desmear) 공정을 실시한다. 또한, 디스미어 공정으로서는 에칭액를 사용한 처리 이외에, 예를 들면 O₂플라즈마에 의한 플라즈마 애싱의 처리를 실시하여도 된다.
디스미어 공정 후, 종래의 공지 수법에 따라서 무전해 동도금 및 전해 동도금을 실시함으로써 각 비아 홀(33) 내에 비아 도체(34)를 형성한다. 또한, 종래의 공지 수법(예를 들면 세미 애디티브법)에 의해서 에칭을 실시함으로써 수지 절연층(21) 상에 도체층(26)을 패턴 형성한다(도 7 참조).
또, 제 2 층∼제 4 층의 수지 절연층(22∼24) 및 도체층(26)에 대해서도 상술한 제 1 층의 수지 절연층(21) 및 도체층(26)과 같은 수법에 의해서 형성하여 수지 절연층(21) 상에 적층하여 간다. 이상의 공정에 의해서 기재(52) 상에 적층 금속 시트체(54), 수지 절연층(21∼24) 및 도체층(26)을 적층한 배선 적층체(60)를 형성한다(도 8 참조). 또한, 배선 적층체(60)에 있어서 적층 금속 시트체(54) 상에 위치하는 영역이 다층 배선기판(10)의 배선 적층부(30)가 되는 부분이다. 또, 제 4 층의 수지 절연층(24)과 제 3 층의 수지 절연층(23)과의 사이에 형성되는 도체층(26)의 일부가 IC칩 접속단자(41) 및 콘덴서 접속단자(42)가 된다.
그리고, 도 9에 나타낸 바와 같이 최외층의 수지 절연층(24)에 대해서 레이저 드릴가공을 실시함에 의해서 복수의 개구부(35,36)를 형성하여 IC칩 접속단자(41) 및 콘덴서 접속단자(42)의 상면을 노출시킨다(드릴링 공정). 이어서, 과망간산칼륨 용액이나 O₂플라즈마 등으로 각 개구부(35,36) 내의 스미어를 제거하는 디스미어 공정을 실시한다.
디스미어 공정 후, 배선 적층체(60)를 다이싱 장치(도시생략)로 절단하여 배선 적층부(30)의 주위 영역을 제거한다(절단 공정). 이 때, 도 9에 나타낸 바와 같이 배선 적층부(30)와 그 주위부(64)의 경계(도 9에서는 화살표로 나타내는 경계)에 있어서, 배선 적층부(30)의 하측에 있는 기재(52){지지 기판(50) 및 하지 수지 절연층(51)}와 함께 절단한다. 이 절단에 의해서 수지 절연층(21)에 의해 밀봉되어 있던 적층 금속 시트체(54)의 외연부가 노출된 상태로 된다. 즉, 주위부(64)의 제거에 의해서 하지 수지 절연층(51)과 수지 절연층(21)의 밀착부분이 없어진다. 이 결과, 배선 적층부(30)와 기재(52)는 적층 금속 시트체(54)만을 통해서 연결된 상태가 된다.
여기서, 도 10에 나타낸 바와 같이 적층 금속 시트체(54)에 있어서의 1쌍의 동박(55,56)을 그 계면에서 박리함으로써, 배선 적층부(30)로부터 기재(52)를 제거하여 배선 적층부(30){수지 절연층(21)}의 하면 상에 있는 동박(55)을 노출시킨다(기재 제거공정). 그 후, 배선 적층부(30)에 있어서의 동박(55)을 서브트랙티브법으로 패터닝한다(접속단자 형성공정). 구체적으로는 배선 적층부(30)의 상면(31) 및 하면(32) 상에 있어서 드라이 필름을 적층하고, 이 드라이 필름에 대해서 노광 및 현상을 실시한다. 이것에 의해서 배선 적층부(30)의 상면(31)에 그 전면을 덮도록 에칭 레지스트를 형성함과 아울러, 배선 적층부(30)의 하면(32)에 마더기판 접속단자(45)에 대응한 소정 패턴의 에칭 레지스트를 형성한다. 이 상태에서 배선 적층부(30)의 동박(55)에 대해서 에칭에 의한 패터닝을 실시함으로써, 수지 절연층(21) 상에 마더기판 접속단자(45)를 형성한다.
또한, 여기서는 동박(55)에 있어서 에칭 레지스트가 형성되어 있지 않은 영역이 에칭에 의해서 서서히 용해 제거되어 간다. 즉, 동박(55)은 에칭 레지스트 측인 하면에서부터 서서히 용해 제거된다. 이 때문에, 마더기판 접속단자(45)는 하면보다도 상면 측이 면적이 큰 단면 사다리꼴 형상으로 형성된다. 그리고, 배선 적층부(30)의 상면(31) 및 하면(32)에 형성되어 있는 에칭 레지스트를 박리하여 제거한다(도 11 참조).
이어서, 수지 절연층(21) 상에 감광성 에폭시 수지를 도포하여 경화시킴에 의해서 솔더 레지스트(37)를 형성한다. 그 후, 소정의 마스크를 배치한 상태에서 노광 및 현상을 실시하여 솔더 레지스트(37)에 개구부(38)를 패터닝한다(도 12 참조).
그 후, 개구부(35)에서 노출되어 있는 IC칩 접속단자(41)의 표면(상면), 개구부(36)에서 노출되어 있는 콘덴서 접속단자(42)의 표면(상면) 및 개구부(38)에서 노출되어 있는 마더기판 접속단자(45)의 표면(하면)에 대해서 무전해 니켈 도금, 무전해 금 도금을 순차로 실시함으로써 니켈-금 도금층(46,47,48)을 형성한다(도금 공정). 이상의 공정을 거침으로써 도 1의 다층 배선기판(10)이 제조된다.
따라서, 본 실시형태에 의하면 이하의 효과를 얻을 수 있다.
(1) 본 실시형태의 다층 배선기판(10)에서는 최외층의 수지 절연층(24)이 내층의 수지 절연층(22,23)과 같은 열경화성의 수지 절연재료에 의해서 형성되어 있다. 이 경우, 포토리소그래피 공정에서는 상기 최외층의 수지 절연층(24)에 개구부(35,36)를 형성하는 것이 곤란하지만, 레이저 드릴가공을 실시함으로써 수지 절연층(24)에 개구부(35,36)를 확실하게 형성할 수 있다. 또, 빌드업 공정 후에 디스미어 공정이 실시되기 때문에, 최외층의 수지 절연층(24)의 표면 조도를 임의의 조도로 설정할 수 있다. 따라서, 최외층의 수지 절연층(24)의 표면에 대해서 플럭스나 언더필에 적합한 표면 조도를 설정할 수 있어 IC칩 등의 실장시에 있어서 이것들을 적당한 상태로 적셔서 퍼지게 하는 것이 가능하게 된다.
(2) 본 실시형태에서는 기재 제거공정을 실시하기 전의 단계에서 레이저 드릴가공에 의한 드릴링 공정이 실시되고 있다. 이 경우, 기재(52) 상의 배선 적층부(30)는 비교적 강도가 있기 때문에 뒤틀림이 없는 상태로 유지할 수 있으며, 이 배선 적층부(30)에 있어서의 최외층의 수지 절연층(24)의 표면에 있어서, 각 접속단자(41,42)에 대응한 정확한 위치에 개구부(35,36)를 형성할 수 있다.
(3) 본 실시형태에 있어서의 다층 배선기판(10)의 상면(31)에는 접속대상이 IC칩인 IC칩 접속단자(41)와 접속대상이 칩 콘덴서인 콘덴서 접속단자(42)의 2종류가 존재하고 있으며, 이들 접속단자(41,42)가 복수의 개구부(35,36) 내에 배치되어 있다. 각 접속단자(41,42)는 상면의 높이가 최외층의 수지 절연층(24)의 표면보다도 낮고 또한 표면측 외주부가 최외층의 수지 절연층(24) 내에 매립되어 있다. 따라서, 최외층의 수지 절연층(24)이 솔더 레지스트로서 기능하며, 각 접속단자(41,42)의 상면에 솔더 범프나 솔더 필릿을 확실하게 형성할 수 있다. 다층 배선기판(10)에 있어서 IC칩 접속단자(41)의 단자 간격이 좁기 때문에, IC칩 접속단자(41)의 측면으로 솔더 범프가 팽창하게 되면 단자 간의 쇼트가 문제된다. 이것에 대해서, 본 실시형태에서는 IC칩 접속단자(41)의 상면에만 솔더 범프가 형성되기 때문에, 솔더 범프가 가로방향으로 팽창하는 일이 없어 단자 간의 쇼트를 회피할 수 있다. 또한, 최외층의 수지 절연층(24)은 내층의 수지 절연층(22,23)과 같은 절연성이 우수한 빌드업 재료에 의해서 형성되기 때문에, IC칩 접속단자(41)의 간격을 좁게 할 수 있어 다층 배선기판(10)의 고집적화가 가능하게 된다.
[제 2 실시형태]
계속해서, 본 실시형태를 구체화한 제 2 실시형태를 도면에 의거하여 설명한다. 본 실시형태에서는 다층 배선기판(10)의 제조방법이 상기 제 1 실시형태와 다르다.
우선 본 실시형태에서도 제 1 실시형태와 마찬가지로 빌드업 공정을 실시하여, 기재(52) 상에 적층 금속 시트체(54), 수지 절연층(21∼24) 및 도체층(26)을 적층한 배선 적층체(60)를 형성한다(도 8 참조).
그 후, 배선 적층체(60)를 다이싱 장치(도시생략)로 절단하여 배선 적층부(30)의 주위 영역을 제거한다(절단 공정). 이어서, 도 13에 나타낸 바와 같이 적층 금속 시트체(54)에 있어서의 1쌍의 동박(55,56)의 계면에서 박리함으로써, 배선 적층부(30)로부터 기재(52)를 제거하여 배선 적층부(30){수지 절연층(21)}의 하면 상에 있는 동박(55)을 노출시킨다(기재 제거공정).
기재 제거공정 후, 배선 적층부(30)에 있어서의 동박(55)을 서브트랙티브법으로 패터닝한다(접속단자 형성공정). 구체적으로는 배선 적층부(30)의 하면(32) 상에 있어서 드라이 필름을 적층하고, 이 드라이 필름에 대해서 노광 및 현상을 실시함으로써, 배선 적층부(30)의 하면(32)에 마더기판 접속단자(45)에 대응한 소정 패턴의 에칭 레지스트를 형성한다. 이 상태에서 배선 적층부(30)의 동박(55)에 대해서 에칭에 의한 패터닝을 실시함으로써, 수지 절연층(21) 상에 마더기판 접속단자(45)를 형성한다. 그리고, 마더기판 접속단자(45)의 하면(32)에 형성되어 있는 에칭 레지스트를 박리하여 제거한다(도 14 참조).
그리고, 도 15에 나타낸 바와 같이 최외층의 수지 절연층(24)에 대해서 레이저 드릴가공을 실시함에 의해서 복수의 개구부(35,36)를 형성하여 IC칩 접속단자(41) 및 콘덴서 접속단자(42)의 상면을 노출시킨다(드릴링 공정). 이어서, 과망간산칼륨 용액이나 O₂플라즈마 등으로 각 개구부(35,36) 내의 스미어를 제거하는 디스미어 공정을 실시한다.
이어서, 수지 절연층(21) 상에 감광성 에폭시 수지를 도포하여 경화시킴에 의해서 솔더 레지스트(37)를 형성한다. 그 후, 소정의 마스크를 배치한 상태에서 노광 및 현상을 실시하여 솔더 레지스트(37)에 개구부(38)를 패터닝한다(도 12 참조).
그 후, 개구부(35)에서 노출되어 있는 IC칩 접속단자(41)의 표면, 개구부(36)에서 노출되어 있는 콘덴서 접속단자(42)의 표면 및 개구부(38)에서 노출되어 있는 마더기판 접속단자(45)의 표면에 대해서 무전해 니켈 도금, 무전해 금 도금을 순차로 실시함으로써 니켈-금 도금층(46,47,48)을 형성한다(도금 공정). 이상의 공정을 거침으로써 도 1의 다층 배선기판(10)이 제조된다.
이와 같이 본 실시형태에서는 접속단자 형성공정에 있어서, 배선 적층부(30)의 상면(31) 측의 최외층이 수지 절연층(24)으로 덮여져 있으며, 이 수지 절연층(24)에는 개구부(35,36)가 형성되어 있지 않다. 따라서, 수지 절연층(24)이 에칭 레지스트로서 기능하기 때문에, 상면(31) 측에 있어서의 에칭 레지스트의 형성이 불필요하게 되며, 하면(32) 상에만 에칭 레지스트를 형성한 상태에서 마더기판 접속단자(45)를 패턴 형성할 수 있다.
또한, 본 발명의 각 실시형태는 이하에 나타낸 바와 같이 변경하여도 좋다.
◎ 상기 각 실시형태의 다층 배선기판(10)에서는 배선 적층부(30)의 하면(32)에 솔더 레지스트(37)를 형성하고 있으나, 도 16에 나타내는 다층 배선기판(10A)과 같이 솔더 레지스트(37)를 생략하여도 좋다. 또, 다층 배선기판(10)에서는 솔더 레지스트(37)에 형성되는 개구부(38)가 마더기판 접속단자(45)보다도 작게 되어 마더기판 접속단자(45)의 표면 외주부가 솔더 레지스트(37) 내에 매립되어 있으나 이것에 한정되는 것은 아니다. 도 17의 다층 배선기판(10B)과 같이 개구부(38A)가 마더기판 접속단자(45)보다도 크게 되어 마더기판 접속단자(45)의 측면 및 하면 전체가 노출되도록 솔더 레지스트(37)를 형성하여도 좋다. 또한, 다층 배선기판(10A,10B)은 마더기판 접속단자(45)의 하면 및 측면을 도금층(48)으로 덮은 구조를 가지고 있다. 따라서, 마더기판 접속단자(45)의 하면 및 측면에 비교적 큰 솔더 필릿을 형성할 수 있어 마더보드와의 접속 강도를 충분히 확보할 수 있다. 또, 다층 배선기판(10A)에서는 솔더 레지스트(37)가 형성되어 있지 않기 때문에, 각 수지 절연층(21∼24)과 솔더 레지스트(37)의 열팽창계수의 차이에 기인하여 발생하는 다층 배선기판(10A)의 비틀림을 회피할 수 있다.
◎ 상기 각 실시형태의 다층 배선기판(10)에서는 최외층의 수지 절연층(24)에 형성되는 개구부(35,36)가 각 접속단자(41,42)보다도 작게 되어 각 접속단자(41,42)의 표면 외주부가 수지 절연층(24) 내에 매립되어 있으나 이것에 한정되는 것은 아니다. 예를 들면, 도 18의 다층 배선기판(10C)과 같이 개구부(36A)가 콘덴서 접속단자(42)보다도 크게 되어 콘덴서 접속단자(42)의 상면 및 측면 전체가 노출되도록 수지 절연층(24)를 형성하여도 좋다. 다층 배선기판(10C)은 콘덴서 접속단자(42)의 상면 및 측면을 도금층(47)으로 덮은 구조를 가지고 있다. 따라서, 콘덴서 접속단자(42)의 상면 및 측면에 비교적 큰 솔더 필릿을 형성할 수 있어 칩 콘덴서와의 접속 강도를 충분히 확보할 수 있다. 또한, 도 19의 다층 배선기판(10D)과 같이 개구부(35A)가 IC칩 접속단자(41)보다도 크게 되어 IC칩 접속단자(41)의 상면 및 측면 전체가 노출되도록 수지 절연층(24)를 형성하여도 좋다. 이 다층 배선기판(10D)은 IC칩 접속단자(41)의 상면 및 측면에 비교적 큰 솔더 범프를 형성할 수 있어 IC칩과의 접속 강도를 충분히 확보할 수 있다.
◎ 상기 각 실시형태에 있어서, 드릴링 공정에서는 최외층의 수지 절연층(24)에 복수의 개구부(35,36)를 형성하여 IC칩 접속단자(41) 및 콘덴서 접속단자(42)를 노출시키도록 하고 있으나 이것에 한정되는 것은 아니다. 예를 들면, 드릴링 공정에 있어서, 각 접속단자(41,42)에 부가하여 각 접속단자 이외의 도체층(26)(구체적으로는 얼라인먼트 마크)를 노출시키도록 하여도 좋다. 또한, 얼라인먼트 마크 이외에 시리얼 넘버, 방향 식별 마크 등의 도체층(26)을 노출시키도록 하여도 좋다.
◎ 상기 각 실시형태에서는 드릴링 공정 직후에 디스미어 공정을 실시하도록 하였으나, 솔더 레지스트(37)의 형성 후에 디스미어 공정을 실시하도록 변경하여도 좋다.
◎ 상기 각 실시형태에서는 복수의 수지 절연층(21∼24)에 형성되는 복수의 도체층(26)은 하면(32) 측에서 상면(31) 측으로 향함에 따라서 직경이 확대되는 비아 도체(34)에 의해서 서로 접속되어 있으나, 이것에 한정되는 것은 아니다. 복수의 수지 절연층(21∼24)에 형성되는 비아 도체(34)는 동일 방향으로 직경이 확대되는 형상이면 되므로, 상면(31) 측에서 하면(32) 측으로 향함에 따라서 직경이 확대되는 비아 도체에 의해서 복수의 도체층(26)을 서로 접속하여도 좋다.
◎ 상기 각 실시형태에서는 각 접속단자(41,42,45)를 피복하는 도금층(46,47,48)이 니켈-금 도금층이었으나 구리 이외의 도금층이면 되므로, 예를 들면 니켈-팔라듐-금 도금층 등의 다른 도금층으로 변경하여도 좋다.
이어서, 상술한 각 실시형태에 의해서 파악되는 기술적 사상을 이하에 열거한다.
(1) 같은 수지 절연재료를 주체로 한 복수의 수지 절연층 및 복수의 도체층을 교호로 적층하여 다층화한 적층 구조체를 가지되, 상기 적층 구조체의 제 1 주면측에는 복수의 제 1 주면측 접속단자가 배치되고, 상기 적층 구조체의 제 2 주면측에는 복수의 제 2 주면측 접속단자가 배치되고, 상기 복수의 도체층은 상기 복수의 수지 절연층에 형성되며 상기 제 1 주면측 또는 상기 제 2 주면측 중 어느 한 쪽으로 향함에 따라서 직경이 확대되는 비아 도체에 의해서 서로 접속되어 있는 다층 배선기판의 제조방법으로서, 1쌍의 금속박을 서로 박리 가능한 상태로 편면에 적층 배치하여 이루어지는 기재 상에서, 복수의 수지 절연층 및 복수의 도체층을 교호로 적층하여 다층화함에 의해서 적층 구조체를 형성하는 빌드업 공정과, 최외층의 수지 절연층에 대해서 레이저 드릴가공을 실시함에 의해서 복수의 개구부를 형성하여 상기 제 1 주면측 접속단자를 노출시키는 드릴링 공정과, 상기 빌드업 공정 후, 상기 1쌍의 금속박을 서로 박리함에 의해서 상기 기재를 제거하여 상기 금속박을 노출시키는 기재 제거공정과, 상기 드릴링 공정 후, 상기 개구부 내의 스미어를 제거하는 디스미어 공정을 포함하는 것을 특징으로 하는 다층 배선기판의 제조방법.
10,10A∼10D - 다층 배선기판 21∼24 - 수지 절연층
26 - 도체층 30 - 적층 구조체로서의 배선 적층부
31 - 제 1 주면으로서의 상면 32 - 제 2 주면으로서의 하면
33 - 비아 홀 34 - 비아 도체
35,36 - 개구부 41 - IC칩 접속단자
42 - 수동부품 접속단자로서의 콘덴서 접속단자
45 - 제 2 주면측 접속단자로서의 마더기판 접속단자
46,47,48 - 도금층 52 - 기재(基材)
55 - 금속박으로서의 동박

Claims (9)

  1. 복수의 수지 절연층 및 복수의 도체층을 교호로 적층하여 다층화한 적층 구조체를 가지되, 상기 적층 구조체의 제 1 주면측에는 복수의 제 1 주면측 접속단자가 배치되고, 상기 적층 구조체의 제 2 주면측에는 복수의 제 2 주면측 접속단자가 배치되고, 상기 복수의 도체층은 상기 복수의 수지 절연층에 형성되며 상기 제 1 주면측 또는 상기 제 2 주면측 중 어느 한 쪽으로 향함에 따라서 직경이 확대되는 비아 도체에 의해서 서로 접속되어 있는 다층 배선기판의 제조방법으로서,
    금속박을 박리 가능한 상태로 편면에 적층 배치하여 이루어지는 기재 상에서, 복수의 수지 절연층 및 복수의 도체층을 교호로 적층하여 다층화함에 의해서 적층 구조체를 형성하는 빌드업 공정과,
    최외층의 수지 절연층에 대해서 레이저 드릴가공을 실시함에 의해서 복수의 개구부를 형성하여 상기 제 1 주면측 접속단자를 노출시키는 드릴링 공정과,
    상기 드릴링 공정 후, 상기 개구부 내의 스미어를 제거하는 디스미어 공정과,
    상기 빌드업 공정 후, 상기 기재를 제거하여 상기 금속박을 노출시키는 기재 제거공정을 포함하고,
    상기 최외층의 수지 절연층은 열경화성 에폭시 수지의 경화물을 사용하여 형성하는 것을 특징으로 하는 다층 배선기판의 제조방법.
  2. 삭제
  3. 청구항 1에 있어서,
    상기 기재 제거공정 후, 상기 제 1 주면의 전면을 덮는 에칭 레지스트를 형성한 상태에서 상기 금속박을 서브트랙티브법으로 패터닝함에 의해서 상기 제 2 주면측 접속단자를 형성하는 접속단자 형성공정과,
    상기 에칭 레지스트를 제거하여 상기 제 1 주면측 접속단자를 노출시키는 레지스트 제거공정을 포함하는 것을 특징으로 하는 다층 배선기판의 제조방법.
  4. 청구항 1에 있어서,
    상기 기재 제거공정 후, 상기 제 2 주면 상에 에칭 레지스트를 형성한 상태에서 상기 금속박을 서브트랙티브법으로 패터닝함에 의해서 상기 제 2 주면측 접속단자를 형성하는 접속단자 형성공정과,
    상기 접속단자 형성공정 후에 실시되는 상기 드릴링 공정을 포함하는 것을 특징으로 하는 다층 배선기판의 제조방법.
  5. 청구항 1에 있어서,
    상기 드릴링 공정은 상기 제 1 주면측 접속단자를 노출시킴과 아울러, 접속단자 이외의 상기 도체층을 노출시키는 것을 특징으로 하는 다층 배선기판의 제조방법.
  6. 청구항 4에 있어서,
    상기 드릴링 공정은 상기 제 1 주면측 접속단자를 노출시킴과 아울러, 접속단자 이외의 상기 도체층을 노출시키는 것을 특징으로 하는 다층 배선기판의 제조방법.
  7. 복수의 수지 절연층 및 복수의 도체층을 교호로 적층하여 다층화한 적층 구조체를 가지되, 상기 적층 구조체의 제 1 주면측에는 복수의 제 1 주면측 접속단자가 배치되고, 상기 적층 구조체의 제 2 주면측에는 복수의 제 2 주면측 접속단자가 배치되고, 상기 복수의 도체층은 상기 복수의 수지 절연층에 형성되며 상기 제 1 주면측 또는 상기 제 2 주면측 중 어느 한 쪽으로 향함에 따라서 직경이 확대되는 비아 도체에 의해서 서로 접속되어 있는 다층 배선기판으로서,
    상기 복수의 수지 절연층은 열경화성 에폭시 수지의 경화물을 사용하여 형성되고,
    상기 적층 구조체의 상기 제 1 주면측에서 노출 상태에 있는 최외층의 수지 절연층에는 복수의 개구부가 형성되고,
    상기 제 1 주면에는 접속대상이 IC칩인 IC칩 접속단자 및 접속대상이 수동부품이며 상기 IC칩 접속단자보다도 접속면적이 큰 수동부품 접속단자의 2종류가 상기 제 1 주면측 접속단자로서 존재함과 아울러, 상기 복수의 개구부 내에는 복수의 상기 IC칩 접속단자가 배치됨과 아울러, 상기 복수의 IC칩 접속단자는 상면의 높이가 상기 최외층의 수지 절연층의 표면보다도 낮고 또한 표면측 외주부가 상기 최외층의 수지 절연층 내에 매립되어 있고
    상기 수동부품 접속단자는 구리층의 상면 및 측면을 니켈과 금을 포함하며 또한 구리 이외의 도금층으로 덮은 구조를 가지며, 상기 IC칩 접속단자는 구리층의 상면만을 니켈과 금을 포함하며 또한 구리 이외의 도금층으로 덮은 구조를 가지고 있는 것을 특징으로 하는 다층 배선기판.
  8. 삭제
  9. 청구항 7에 있어서,
    상기 니켈과 금을 포함하며 또한 구리 이외의 도금층은 니켈-금 도금층 또는 니켈-팔라듐-금 도금층인 것을 특징으로 하는 다층 배선기판.
KR1020100135649A 2009-12-28 2010-12-27 다층 배선기판의 제조방법 및 다층 배선기판 Expired - Fee Related KR101375998B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009296911A JP2011138869A (ja) 2009-12-28 2009-12-28 多層配線基板の製造方法及び多層配線基板
JPJP-P-2009-296911 2009-12-28

Publications (2)

Publication Number Publication Date
KR20110076804A KR20110076804A (ko) 2011-07-06
KR101375998B1 true KR101375998B1 (ko) 2014-03-19

Family

ID=44175942

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100135649A Expired - Fee Related KR101375998B1 (ko) 2009-12-28 2010-12-27 다층 배선기판의 제조방법 및 다층 배선기판

Country Status (5)

Country Link
US (2) US8707554B2 (ko)
JP (1) JP2011138869A (ko)
KR (1) KR101375998B1 (ko)
CN (1) CN102111968B (ko)
TW (1) TWI475940B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017043675A1 (ko) * 2015-09-10 2017-03-16 대덕전자 주식회사 회로기판 및 제조방법

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5566720B2 (ja) * 2010-02-16 2014-08-06 日本特殊陶業株式会社 多層配線基板及びその製造方法
CN102427684B (zh) * 2011-11-08 2014-04-23 汕头超声印制板（二厂）有限公司 一种高密度互连印制电路板的制造方法
JP2013123035A (ja) * 2011-11-09 2013-06-20 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
JP2013211519A (ja) 2012-02-29 2013-10-10 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
JP5502139B2 (ja) * 2012-05-16 2014-05-28 日本特殊陶業株式会社 配線基板
JP6166525B2 (ja) * 2012-06-18 2017-07-19 太陽誘電株式会社 電子部品の製造方法
JP6054080B2 (ja) * 2012-07-20 2016-12-27 新光電気工業株式会社 支持体及びその製造方法、配線基板の製造方法、電子部品装置の製造方法、配線構造体
CN104066275A (zh) * 2013-03-21 2014-09-24 毅嘉科技股份有限公司 用于电路板绝缘保护层的开口方法
WO2015023162A1 (ko) * 2013-08-16 2015-02-19 주식회사 엘지화학 전도성 기판 및 이의 제조방법
KR101516078B1 (ko) * 2013-09-16 2015-04-29 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판 제조 방법
US9554472B2 (en) * 2013-12-19 2017-01-24 Intel Corporation Panel with releasable core
US9522514B2 (en) * 2013-12-19 2016-12-20 Intel Corporation Substrate or panel with releasable core
US9434135B2 (en) 2013-12-19 2016-09-06 Intel Corporation Panel with releasable core
US9554468B2 (en) * 2013-12-19 2017-01-24 Intel Corporation Panel with releasable core
KR102237778B1 (ko) * 2014-01-22 2021-04-09 엘지이노텍 주식회사 임베디드 인쇄회로기판
JP2016066705A (ja) * 2014-09-25 2016-04-28 イビデン株式会社 プリント配線板およびその製造方法
TWI571994B (zh) * 2015-06-30 2017-02-21 旭德科技股份有限公司 封裝基板及其製作方法
TWI712344B (zh) * 2017-08-18 2020-12-01 景碩科技股份有限公司 可做電性測試的多層電路板及其製法
EP3454631B1 (de) * 2017-09-08 2020-03-25 voestalpine Stahl GmbH Verfahren zur herstellung eines elektrischen anschlusskontakts an einem beschichteten blech
KR102179165B1 (ko) 2017-11-28 2020-11-16 삼성전자주식회사 캐리어 기판 및 상기 캐리어 기판을 이용한 반도체 패키지의 제조방법
JP7133329B2 (ja) * 2018-03-23 2022-09-08 京セラ株式会社 配線基板
KR102499039B1 (ko) * 2018-11-08 2023-02-13 삼성전자주식회사 캐리어 기판 및 상기 캐리어 기판을 이용한 반도체 패키지의 제조방법
EP3904285A4 (en) * 2018-12-27 2022-02-23 Sumitomo Electric Industries, Ltd. CARBON NANOTUBE PRODUCTION METHOD, CARBON NANOTUBE ASSEMBLY WIRE PRODUCTION METHOD, CARBON NANOTUBE ASSEMBLY WIRE HARNESS PRODUCTION METHOD, CARBON NANOTUBE PRODUCTION DEVICE, D-WIRE PRODUCTION DEVICE CARBON NANOTUBE ASSEMBLY AND CARBON NANOTUBE ASSEMBLY WIRE HARNESS PRODUCTION DEVICE
CN109743840B (zh) * 2018-12-28 2021-05-25 广州兴森快捷电路科技有限公司 无芯基板及其封装方法
JP7424802B2 (ja) * 2019-11-12 2024-01-30 日東電工株式会社 配線回路基板およびその製造方法
TWI759095B (zh) * 2021-02-04 2022-03-21 欣興電子股份有限公司 封裝結構及其製作方法
JP7596842B2 (ja) * 2021-02-19 2024-12-10 トヨタ自動車株式会社 配線基板の製造方法
CN113593775B (zh) * 2021-07-30 2023-04-14 长春捷翼汽车科技股份有限公司 一种制造线束的方法及线束
US12266597B2 (en) 2021-12-28 2025-04-01 Texas Instruments Incorporated Multilevel package substrate with stair shaped substrate traces
CN115332117B (zh) * 2022-08-12 2024-09-24 苏州通富超威半导体有限公司 球栅阵列封装方法及装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151618A (ja) * 2000-11-15 2002-05-24 Nippon Avionics Co Ltd ビルドアッププリント配線板およびその製造方法
JP2004235323A (ja) * 2003-01-29 2004-08-19 Fujitsu Ltd 配線基板の製造方法
KR20060054578A (ko) * 2004-11-15 2006-05-23 삼성전기주식회사 고밀도 인쇄회로기판 제조방법
JP2007158174A (ja) * 2005-12-07 2007-06-21 Shinko Electric Ind Co Ltd 配線基板の製造方法及び電子部品実装構造体の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3910363B2 (ja) * 2000-12-28 2007-04-25 富士通株式会社 外部接続端子
JP2003229661A (ja) * 2001-11-30 2003-08-15 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
JP4401070B2 (ja) * 2002-02-05 2010-01-20 ソニー株式会社 半導体装置内蔵多層配線基板及びその製造方法
JP3786894B2 (ja) * 2002-04-30 2006-06-14 日本特殊陶業株式会社 配線基板およびその製造方法
JP2004111544A (ja) 2002-09-17 2004-04-08 Ngk Spark Plug Co Ltd 多層配線基板
JP3983146B2 (ja) * 2002-09-17 2007-09-26 Ｎｅｃエレクトロニクス株式会社 多層配線基板の製造方法
JP4541763B2 (ja) * 2004-01-19 2010-09-08 新光電気工業株式会社 回路基板の製造方法
JP2006019441A (ja) * 2004-06-30 2006-01-19 Shinko Electric Ind Co Ltd 電子部品内蔵基板の製造方法
JP2006024699A (ja) * 2004-07-07 2006-01-26 Cmk Corp 多層プリント配線板の製造方法
TWI250834B (en) * 2004-11-03 2006-03-01 Phoenix Prec Technology Corp Method for fabricating electrical connections of circuit board
JP2006196768A (ja) 2005-01-14 2006-07-27 Shinko Electric Ind Co Ltd 配線基板の製造方法
US20070157174A1 (en) * 2005-12-30 2007-07-05 Boris Gebhardt Debugger with on the fly script generation
JP4866268B2 (ja) * 2007-02-28 2012-02-01 新光電気工業株式会社 配線基板の製造方法及び電子部品装置の製造方法
JP5324051B2 (ja) 2007-03-29 2013-10-23 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP4881211B2 (ja) * 2007-04-13 2012-02-22 新光電気工業株式会社 配線基板の製造方法及び半導体装置の製造方法及び配線基板
JP5224784B2 (ja) * 2007-11-08 2013-07-03 新光電気工業株式会社 配線基板及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002151618A (ja) * 2000-11-15 2002-05-24 Nippon Avionics Co Ltd ビルドアッププリント配線板およびその製造方法
JP2004235323A (ja) * 2003-01-29 2004-08-19 Fujitsu Ltd 配線基板の製造方法
KR20060054578A (ko) * 2004-11-15 2006-05-23 삼성전기주식회사 고밀도 인쇄회로기판 제조방법
JP2007158174A (ja) * 2005-12-07 2007-06-21 Shinko Electric Ind Co Ltd 配線基板の製造方法及び電子部品実装構造体の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017043675A1 (ko) * 2015-09-10 2017-03-16 대덕전자 주식회사 회로기판 및 제조방법

Also Published As

Publication number Publication date
TW201132268A (en) 2011-09-16
JP2011138869A (ja) 2011-07-14
TWI475940B (zh) 2015-03-01
US20110155443A1 (en) 2011-06-30
CN102111968B (zh) 2014-03-26
KR20110076804A (ko) 2011-07-06
US20140202740A1 (en) 2014-07-24
US8707554B2 (en) 2014-04-29
CN102111968A (zh) 2011-06-29

Similar Documents

Publication Publication Date Title
KR101375998B1 (ko) 다층 배선기판의 제조방법 및 다층 배선기판
KR101281410B1 (ko) 다층 배선기판
KR101329896B1 (ko) 다층 배선기판 및 그 제조방법
US8580066B2 (en) Method for manufacturing multilayer wiring substrate
KR101215246B1 (ko) 다층 배선기판의 제조방법 및 다층 배선기판
KR101580343B1 (ko) 다층 배선기판의 제조방법
JP4538486B2 (ja) 多層基板およびその製造方法
JP5623308B2 (ja) 多層配線基板及びその製造方法
KR101323541B1 (ko) 다층 배선기판
JP5566771B2 (ja) 多層配線基板
KR20120043649A (ko) 다층 배선기판의 제조방법
KR20120047826A (ko) 다층 배선기판
TW201206296A (en) Multilayer wiring substrate and method of manufacturing the same
JP5638269B2 (ja) 多層配線基板
JP5269757B2 (ja) 多層配線基板
KR20140102144A (ko) 다층배선기판 제조용의 지지기판, 다층배선기판의 제조방법
KR20110131043A (ko) 매립형 인쇄회로기판 및 그 제조방법

Legal Events

Date Code Title Description
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20101227

PG1501 Laying open of application
A201 Request for examination
PA0201 Request for examination

Patent event code: PA02012R01D

Patent event date: 20111014

Comment text: Request for Examination of Application

Patent event code: PA02011R01I

Patent event date: 20101227

Comment text: Patent Application

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20120904

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20130213

Patent event code: PE09021S01D

E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20130826

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20140203

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20140312

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20140312

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20170221

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20170221

Start annual number: 4

End annual number: 4

LAPS Lapse due to unpaid annual fee
PC1903 Unpaid annual fee

Termination category: Default of registration fee

Termination date: 20181223